CN115062569A - 毫米波芯片设计仿真eda存算并行加速系统及方法 - Google Patents

毫米波芯片设计仿真eda存算并行加速系统及方法 Download PDF

Info

Publication number
CN115062569A
CN115062569A CN202210984887.7A CN202210984887A CN115062569A CN 115062569 A CN115062569 A CN 115062569A CN 202210984887 A CN202210984887 A CN 202210984887A CN 115062569 A CN115062569 A CN 115062569A
Authority
CN
China
Prior art keywords
eda
electromagnetic simulation
computation
center
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210984887.7A
Other languages
English (en)
Other versions
CN115062569B (zh
Inventor
邹毅
王彦杰
施政
李垚
王凌云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huajie Zhitong Technology Co ltd
Original Assignee
Shenzhen Huajie Zhitong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huajie Zhitong Technology Co ltd filed Critical Shenzhen Huajie Zhitong Technology Co ltd
Priority to CN202210984887.7A priority Critical patent/CN115062569B/zh
Publication of CN115062569A publication Critical patent/CN115062569A/zh
Application granted granted Critical
Publication of CN115062569B publication Critical patent/CN115062569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种毫米波芯片设计仿真EDA存算并行加速系统及方法，包括：基础设置模块，用于配置所需要电磁仿真的参数；多个参数调整模块，皆连接至所述基础设置模块，所述基础设置模块将每个参数发送至一个所述参数调整模块，每个所述参数调整模块可独立工作，对所接收的参数进行并行化调整，并能够独立、并行或异步将调整后的参数提交到EDA中心得到EDA电磁仿真结果；验证模块，获取EDA中心的各个EDA电磁仿真结果，并判断每个所述EDA电磁仿真结果是否满足要求，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。本发明能够进行参数并行调整和提交，实现多个参数独立处理，缩短了设计时间。

Description

毫米波芯片设计仿真EDA存算并行加速系统及方法
技术领域
本发明涉及EDA技术领域，特别涉及一种毫米波芯片设计仿真EDA存算并行加速系统及方法。
背景技术
现有的毫米波收发前端芯片设计流程中依靠设计人员人工调用EDA相关工具，进行高性能电磁仿真计算，在每个单次电磁仿真计算结束后，跟进返回的结果，例如对S11（S11代表输入反射系数，即输入回波损耗）等进行参数调整，之后重复前述电磁仿真过程，一直到结果满足设计人员的要求为止。
现有电磁仿真过程存在如下缺陷：
1）电磁仿真计算流程为顺序执行，需要等待单次电磁仿真完成之后，根据结果做出人为调整之后，才开始迭代进行下一次电磁仿真，如此反复。整个流程为顺序单一执行。
2）电磁仿真过程大量产生大量I/O到数据中心存储，大量数据往返于计算与存储之间，造成大量总线与网络带宽开销，导致计算延迟，整体设计时间冗长。
发明内容
鉴于上述问题，本发明提供了一种毫米波芯片设计仿真EDA存算并行加速系统及方法，提高执行能力，优化流程，降低设计时间。
根据本发明的第一方面，公开了一种毫米波芯片设计仿真EDA存算并行加速系统，包括：
基础设置模块，用于配置所需要电磁仿真的参数；
多个参数调整模块，皆连接至所述基础设置模块，所述基础设置模块将每个参数发送至一个所述参数调整模块，每个所述参数调整模块可独立工作，对所接收的参数进行并行化调整，并能够独立、并行或异步将调整后的参数提交到EDA中心得到EDA电磁仿真结果；
验证模块，获取EDA中心的各个EDA电磁仿真结果，并判断每个所述EDA电磁仿真结果是否满足要求，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
进一步的，所述EDA中心包括存算优化工具库和存算一体化模块，所述存算一体化模块用于调用所述存算优化工具库以在远端实现计算功能，将调整后的参数进行EDA电磁仿真。
进一步的，所述存算一体化模块包括本地存储服务器和设置在所述本地存储服务器中的EDA交互数据，所述存算一体化模块调用所述存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
根据本发明的第二方面，提供一种毫米波芯片设计仿真EDA存算并行加速方法，包括：
在基础设置模块中配置所需要电磁仿真的参数；
多个参数调整模块各接收一个需要调整的参数，独立并行的进行参数调整；
所述多个参数调整模块独立、并行或异步将调整后的参数提交到EDA中心；
所述EDA中心进行EDA电磁仿真；
验证模块获取EDA中心的各个EDA电磁仿真结果进行验证，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
进一步的，所述验证模块获取EDA中心的各个EDA电磁仿真结果进行验证时，采用异步验证的方式。
进一步的，将每个调整后的参数提交EDA中心后，进行数据本地化处理。
进一步的，所述进行数据本地化处理包括：将EDA交互数据设置于本地存储服务器中，调用存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
根据本发明的第三方面，还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。
与现有技术相比，在本发明DA电磁仿真并行处理系统及方法中，其中的多个参数调整模块，能够独立并行的进行参数调整，并能够独立、并行或异步将调整后的参数提交到EDA中心得到EDA电磁仿真结果，可见，本发明能够进行参数并行调整和并行提交，实现多个参数独立处理，相互之间无干扰，无需采用顺次的方式进行排队处理，大大缩短了设计时间。
进一步的，本发明的系统中，采用了存算加速机制，将EDA电磁仿真中数据反复往返的EDA交互数据设置于本地存储服务器中，进行数据本地化的处理，从而能够消除总线和网络数据带宽的浪费，大大降低响应延迟，同时提高了并行化执行的吞吐率。
附图说明
图1是本发明一种毫米波芯片设计仿真EDA存算并行加速系统的示意图。
图2是本发明一种毫米波芯片设计仿真EDA存算并行加速方法的流程示意图。
具体实施方式
下面将结合示意图对本发明的毫米波芯片设计仿真EDA存算并行加速系统及方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供一种毫米波芯片设计仿真EDA存算并行加速系统，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参考图1所示，一种毫米波芯片设计仿真EDA存算并行加速系统，包括：
基础设置模块，用于配置所需要电磁仿真的参数；
多个参数调整模块，皆连接至所述基础设置模块，所述基础设置模块将每个参数发送至一个所述参数调整模块，每个所述参数调整模块可独立工作，对所接收的参数进行并行化调整，并能够独立、并行或异步将调整后的参数提交到EDA中心得到EDA电磁仿真结果；
验证模块，获取EDA中心的各个EDA电磁仿真结果，并判断每个所述EDA电磁仿真结果是否满足要求，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
在本发明实施例中，参数调整模块能够对参数进行并行调整，即将现有技术中需要顺序执行的EDA仿真工作负载并行化，同时产生多个（如k个，k > 1）参数调整的参数设置，每个参数设置对应的相关电磁仿真均可独立并行异步地提交到数据中心EDA计算存储资源，即并行地对仿真的样本空间进行采样。
在一个示例中，例如针对一由三条链路构成的并联电路，每一条链路都可以被独立的进行参数调整。进一步的，在每一条链路中，其串联部分也可以被独立的进行参数调整。
可见，在本发明实施例中，所需要仿真的对象的各个参数，无需顺次进行，可以每个参数进行独立的调整。
具体的，在本发明实施例中，可以是每个参数被调整后，异步提交到EDA中心，也可以是每个参数被调整后，同步提交到EDA中心，还可以是一部分参数被调整后异步提交，另一部分参数被调整后同步提交，实现并行操作。
此外，基于以上并行模块，验证模块能够实现异步评估验证，可以在获得一个电磁仿真结果后就进行验证，而无需等待整个仿真流程完全结束后再进行验证，可以大大节省时间，提高效率。
在一个实施例中，所述EDA中心包括存算优化工具库和存算一体化模块，所述存算一体化模块用于调用所述存算优化工具库以在远端实现计算功能，将调整后的参数进行EDA电磁仿真。
其中，所述存算优化工具库可以是具有相应的API工具的常规EDA电磁仿真服务器，所述存算一体化模块包括本地存储服务器和设置在所述本地存储服务器中的EDA交互数据，所述存算一体化模块调用所述存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
在本实施例中，主要考虑的是电磁仿真工作负载运行期间产生大量中间数据（可达MB、GB甚至TB量级），同时在计算和存储服务器簇中及之间会产生大量I/O，占据大量内存和存储，带来额外不必要的带宽开销并导致总体计算延迟增加。
于是，本发明实施例根据电磁仿真计算的特性，将EDA电磁仿真中数据反复往返的部分（即EDA交互数据）设置在本地存储服务器或存储设备中，进行数据本地化的处理，由此，这部分数据无需进行往返流转，能够消除总线和网络数据带宽的浪费，大大降低响应延迟，同时提高了本发明并行化执行的吞吐率。
本发明实施例还提供一种毫米波芯片设计仿真EDA存算并行加速方法，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
参考图2所示，本发明实施例公开的一种毫米波芯片设计仿真EDA存算并行加速方法，包括：
S1，在基础设置模块中配置所需要电磁仿真的参数；
S2，多个参数调整模块各接收一个需要调整的参数，独立并行的进行参数调整；
S3，所述多个参数调整模块独立、并行或异步将调整后的参数提交到EDA中心；
S4，所述EDA中心进行EDA电磁仿真；
S5，验证模块获取EDA中心的各个EDA电磁仿真结果进行验证，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
可见，本发明实施例中，实现了参数的独立并行调整和提交，实现多个参数独立处理，而无需采用顺次的方式进行排队处理，大大缩短了设计时间。
例如在步骤S1中，例如项目是变压器，则可配置的参数例如包括电感、尺寸、电压、电流、频率等。
在步骤S4中，将每个调整后的参数提交EDA中心后，进行数据本地化处理。
具体的，进行数据本地化的处理包括：将EDA交互数据设置于本地存储服务器中，调用存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
可见，本发明实施例中，还能够消除总线和网络数据带宽的浪费，提高响应延迟，同时提高了并行化执行的吞吐率。
另外，在步骤S5中，所述验证模块获取EDA中心的各个EDA电磁仿真结果进行验证时，采用异步验证的方式。
下面以毫米波收发前端芯片设计中常见的天线振子为例描述基于本发明的一种具体实现的步骤。为突出要点并简化说明，在此假定目标是设计一个双振子天线用于28G毫米波雷达毫米波收发前端芯片，设计人员由设计需求库开始，以HFSS为第三方工具用于电磁仿真为例，设计流程如下伪代码所示：
STEP 1 GLOBAL gElements:= 2 /* 双振子天线 */
STEP 2 GLOBAL gConcurrency := 10 /* i.e. 并行化k = 10 */
STEP 3 mDesign := LOAD “28G天线设计模板” FROM db
STEP 4 mModule := CALL版图工具库::模块初始化(天线, gElements，mDesign)
STEP 5 k := 1
STEP 6 WHILE k<= gConcurrency
STEP 7 mPara := CALL加速工具库::参数设置(mModule, k)
STEP 8 mJobs[k] := CALL 加速工具库::负载调度(mPara, k)
STEP 9 CALL 加速工具库::负载提交(mJobs [k], execWork)
STEP 10 k :=k + 1
STEP 11 DONE
STEP 12 WHILE mJobs NOT DONE WAIT
STEP 13 mRets := 工具库::获取负载执行结果（mJobs）
STEP 14 IF 工具库::评估函数(mJobs, mRets) == FALSE THEN
STEP 15 IF 超过最大迭代数THEN RETURN “Failed“
STEP 16 GOTO STEP 5 /* 再次迭代k次*/
STEP 17 REPORT “Success!”
此外，对于EDA电磁仿真中数据反复往返部分，一种可行的伪代码如下所示：
STEP 1 FUNCTION execWork(mWork, k)
STEP 2 mParas := CALL工具库::初始化（“28G天线”，mWork）
STEP 3 mModule:= CALL工具库::模块生成(天线, mParas)
STEP 4 mSimuLocal := CALL工具库：：存算加速初始化（mModule）
STEP 5 mSimuRemote := CALL工具库：：存算远端加速（mEMSimuLocal）
STEP 6 mSimu := CALL工具库：：获取EDA电磁仿真结果（mSimuLocal，mSimuRemote）
STEP 7 RETURN mSimu
相应地，本发明的其他实施方式还可以提供一种计算机可读存储介质，其中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现本申请的各方法实施方式。计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于，相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型。

Claims (8)

1.一种毫米波芯片设计仿真EDA存算并行加速系统，其特征在于，包括：
基础设置模块，用于配置所需要电磁仿真的参数；
多个参数调整模块，皆连接至所述基础设置模块，所述基础设置模块将每个参数发送至一个所述参数调整模块，每个所述参数调整模块可独立工作，对所接收的参数进行并行化调整，并能够独立、并行或异步将调整后的参数提交到EDA中心得到EDA电磁仿真结果；
验证模块，获取EDA中心的各个EDA电磁仿真结果，并判断每个所述EDA电磁仿真结果是否满足要求，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
2.如权利要求1所述的毫米波芯片设计仿真EDA存算并行加速系统，其特征在于，所述EDA中心包括存算优化工具库和存算一体化模块，所述存算一体化模块用于调用所述存算优化工具库以在远端实现计算功能，将调整后的参数进行EDA电磁仿真。
3.如权利要求2所述的毫米波芯片设计仿真EDA存算并行加速系统，其特征在于，所述存算一体化模块包括本地存储服务器和设置在所述本地存储服务器中的EDA交互数据，所述存算一体化模块调用所述存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
4.一种毫米波芯片设计仿真EDA存算并行加速方法，其特征在于，包括：
在基础设置模块中配置所需要电磁仿真的参数；
多个参数调整模块各接收一个需要调整的参数，独立并行的进行参数调整；
所述多个参数调整模块独立、并行或异步将调整后的参数提交到EDA中心；
所述EDA中心进行EDA电磁仿真；
验证模块获取EDA中心的各个EDA电磁仿真结果进行验证，若至少一个不满足要求，则发送重新调整的命令至所述多个参数调整模块；若满足要求，则设计完成。
5.如权利要求4所述的毫米波芯片设计仿真EDA存算并行加速方法，其特征在于，所述验证模块获取EDA中心的各个EDA电磁仿真结果进行验证时，采用异步验证的方式。
6.如权利要求4所述的毫米波芯片设计仿真EDA存算并行加速方法，其特征在于，将每个调整后的参数提交EDA中心后，进行数据本地化处理。
7.如权利要求6所述的毫米波芯片设计仿真EDA存算并行加速方法，其特征在于，所述进行数据本地化处理包括：将EDA交互数据设置于本地存储服务器中，调用存算优化工具库至本地并应用于所述EDA交互数据进行数据本地化计算。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求4至7中任意一项所述的方法中的步骤。
CN202210984887.7A 2022-08-17 2022-08-17 毫米波芯片设计仿真eda存算并行加速系统及方法 Active CN115062569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210984887.7A CN115062569B (zh) 2022-08-17 2022-08-17 毫米波芯片设计仿真eda存算并行加速系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210984887.7A CN115062569B (zh) 2022-08-17 2022-08-17 毫米波芯片设计仿真eda存算并行加速系统及方法

Publications (2)

Publication Number Publication Date
CN115062569A true CN115062569A (zh) 2022-09-16
CN115062569B CN115062569B (zh) 2022-12-02

Family

ID=83207917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210984887.7A Active CN115062569B (zh) 2022-08-17 2022-08-17 毫米波芯片设计仿真eda存算并行加速系统及方法

Country Status (1)

Country Link
CN (1) CN115062569B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974575A (en) * 1995-11-29 1999-10-26 Nec Corporation Simulation device and method
CN106096177A (zh) * 2016-06-23 2016-11-09 中国电子科技集团公司第五十八研究所 一种基于传统eda工具的多芯片联合仿真方法
CN110635809A (zh) * 2019-09-19 2019-12-31 东南大学 一种基于公式语言的并行极化码bp译码器的设计方法
CN111523284A (zh) * 2020-03-30 2020-08-11 眸芯科技（上海）有限公司 转换芯片eda仿真配置的方法、装置及应用
CN112417803A (zh) * 2020-12-02 2021-02-26 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方案
CN113065300A (zh) * 2021-03-31 2021-07-02 眸芯科技（上海）有限公司 芯片eda仿真中回溯仿真波形的方法、系统及装置
CN113517007A (zh) * 2021-04-29 2021-10-19 西安交通大学 一种流水处理方法、系统和忆阻器阵列
CN114297934A (zh) * 2021-12-30 2022-04-08 无锡雪浪数制科技有限公司 一种基于代理模型的模型参数并行仿真优化方法及装置
CN114818565A (zh) * 2022-05-11 2022-07-29 杭州云合智网技术有限公司 基于python的仿真环境管理平台、方法、设备及介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974575A (en) * 1995-11-29 1999-10-26 Nec Corporation Simulation device and method
CN106096177A (zh) * 2016-06-23 2016-11-09 中国电子科技集团公司第五十八研究所 一种基于传统eda工具的多芯片联合仿真方法
CN110635809A (zh) * 2019-09-19 2019-12-31 东南大学 一种基于公式语言的并行极化码bp译码器的设计方法
CN111523284A (zh) * 2020-03-30 2020-08-11 眸芯科技（上海）有限公司 转换芯片eda仿真配置的方法、装置及应用
CN112417803A (zh) * 2020-12-02 2021-02-26 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方案
CN113065300A (zh) * 2021-03-31 2021-07-02 眸芯科技（上海）有限公司 芯片eda仿真中回溯仿真波形的方法、系统及装置
CN113517007A (zh) * 2021-04-29 2021-10-19 西安交通大学 一种流水处理方法、系统和忆阻器阵列
CN114297934A (zh) * 2021-12-30 2022-04-08 无锡雪浪数制科技有限公司 一种基于代理模型的模型参数并行仿真优化方法及装置
CN114818565A (zh) * 2022-05-11 2022-07-29 杭州云合智网技术有限公司 基于python的仿真环境管理平台、方法、设备及介质

Also Published As

Publication number Publication date
CN115062569B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US20240211666A1 (en) SYSTEM AND METHOD TO GENERATE A NETWORK-ON-CHIP (NoC) DESCRIPTION USING INCREMENTAL TOPOLOGY SYNTHESIS
US12045552B2 (en) Layout method of a chip and electronic equipment
US11630994B2 (en) Optimized asynchronous training of neural networks using a distributed parameter server with eager updates
US6278964B1 (en) Hot carrier effect simulation for integrated circuits
CN117035123B (zh) 一种并行训练中的节点通信方法、存储介质、设备
US10586004B2 (en) Method and apparatus for utilizing estimations for register retiming in a design compilation flow
KR20210042855A (ko) 메모리를 테스트하는 방법, 장치, 전자 기기, 저장 매체 및 프로그램
JP2023530875A (ja) 半導体回路設計およびユニット・ピン配置
CN115062569B (zh) 毫米波芯片设计仿真eda存算并行加速系统及方法
US10289775B1 (en) Systems and methods for assigning clock taps based on timing
US6760894B1 (en) Method and mechanism for performing improved timing analysis on virtual component blocks
WO2025035836A1 (zh) 电路性能预测方法及相关设备
CN118118504A (zh) 物联网设备统一接入配置方法、装置、设备及存储介质
CN116932151A (zh) 一种事务处理方法、装置、设备及存储介质
CN116089245A (zh) 面向axi主设备接口的压力测试装置、方法以及系统
JP6072028B2 (ja) シミュレーション装置及びそのシミュレーション方法
US9087036B1 (en) Methods and apparatuses for time annotated transaction level modeling
Joshi et al. Simulation-driven design of large-scale systems architecture
US11537457B2 (en) Low latency remoting to accelerators
CN110412569B (zh) 基于高级语言综合的雷达成像方法及装置
CN115238632A (zh) 芯片工具架构实现方法、平台、电子设备和存储介质
CN117709257A (zh) 一种电路时序优化方法、装置、电子设备及存储介质
US12307187B2 (en) Circuit design having an improved clock tree
CN119067024A (zh) 发送回复报文的方法、装置、计算机设备及存储介质
WO2024245162A1 (zh) 一种处理芯片、设计方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240105

Address after: 610, 6th Floor, Building A, No. 2 Lize Zhong'er Road, Chaoyang District, Beijing, 100000

Patentee after: Zhongguancun Technology Leasing Co.,Ltd.

Address before: 518002 No. 320432053206, 32F, Shenzhen Bay venture capital building, 25 Haitian 2nd Road, Binhai community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Huajie Zhitong Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20241231

Address after: Room 1902, Phase II, International Student Entrepreneurship Building, No. 46 Gaoxin South Ring Road, Gaoxin Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, China 518063

Patentee after: Shenzhen Huajie Zhitong Technology Co.,Ltd.

Country or region after: China

Address before: 610, 6th Floor, Building A, No. 2 Lize Zhong'er Road, Chaoyang District, Beijing, 100000

Patentee before: Zhongguancun Technology Leasing Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right