CN115061394A - 一种基于数字同步控制的多通道高精度相参信号生成系统 - Google Patents

一种基于数字同步控制的多通道高精度相参信号生成系统 Download PDF

Info

Publication number
CN115061394A
CN115061394A CN202210544386.7A CN202210544386A CN115061394A CN 115061394 A CN115061394 A CN 115061394A CN 202210544386 A CN202210544386 A CN 202210544386A CN 115061394 A CN115061394 A CN 115061394A
Authority
CN
China
Prior art keywords
signal
intermediate frequency
dac
coherent
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210544386.7A
Other languages
English (en)
Inventor
石慧峰
唐学军
侯雪纤
唐华
崔苇波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202210544386.7A priority Critical patent/CN115061394A/zh
Publication of CN115061394A publication Critical patent/CN115061394A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于数字同步控制的多通道高精度相参信号生成系统，包括FPGA芯片、多通道中频信号模块和变频通道；所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器。FPGA根据接收的信号参数控制命令，可控制DDS产生设定相位的数字信号，在收到同步触发信号时形成中频信号数据流。数据流发送至各通道的DAC数模转换器进行数模转换产生中频模拟信号，再传输至各变频通道完成上变频处理得到相参信号。本相参信号生成系统基于多个数模转换器高精度同步控制以实现多通道相参中频信号生成技术，采用同源本振对信号进行上变频，达到实现多通道相参射频信号的目的。

Description

一种基于数字同步控制的多通道高精度相参信号生成系统
技术领域
本发明属于测向信号模拟设备领域，尤其涉及一种基于数字同步控制的多通道高精度相参信号生成系统。
背景技术
为实现准确、快速获取目标的位置信息，现有电子装备中，常采用干涉仪体制的测向技术来实现对目标的定位。其原理在于通过多个接收通道接收空间电磁信号，再在处理机中进行数据处理和融合，利用通道间的相位差和幅度差计算出目标的方位信息。因此，构设多通道高精度相参的电磁信号环境以实现这些装备定位的功能和性能测试十分必要。
现有的雷达、通信等信号模拟设备在实现多通道射频级相参信号生成时，主要采用信号模拟源生成所需的单路射频信号，然后将单路信号功分形成多路信号，再通过IQ矢量调制器将每一个通道的信号进行移相控制，进而实现多个通道的相参信号模拟。采用这类技术体制的产品存在三个方面的缺点：
a)在上电初始化时无法实现闭环校准控制，而IQ矢量调制器和对环境温度等因素较为敏感，在不同的环境条件下，系统多通道相参特性的一致性较差。因此，在使用过程中，经常需要使用仪器开展复杂的相位校准工作。
b)高精度的IQ矢量调制器基本依赖进口，且面临成本昂贵等难题。
c)IQ矢量调制器在进行相位控制时，其相位和当前信号频率相关，如果为宽带信号，信号相位将无法实现准确控制。
发明内容
本发明的目的在于，为克服现有技术缺陷，提供了一种基于数字同步控制的多通道高精度相参信号生成系统，本相参信号生成系统基于多个数模转换器高精度同步控制以实现多通道相参中频信号生成技术，采用同源本振对信号进行上变频，达到实现多通道相参射频信号的目的。
本发明目的通过下述技术方案来实现：
一种基于数字同步控制的多通道高精度相参信号生成系统，所述相参信号生成系统包括FPGA芯片、多通道中频信号模块和变频通道；
所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器，
所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器。FPGA根据接收的信号参数控制命令，可控制DDS产生设定相位的数字信号，在收到同步触发信号时形成中频信号数据流；数据流发送至各通道的DAC数模转换器进行数模转换产生中频模拟信号，再传输至各变频通道完成上变频处理得到相参信号；
其中，各DAC数模转换器的工作时钟采用同一参考时钟源；各DDS信号发生器数据流使用同步时钟逻辑，在FPGA芯片内对DDS信号发生器产生的数据流的布线路径进行时钟约束；且各DDS信号发生器至相应DAC数模转换器的数据线采用等长度设置。
根据一个优选的实施方式，各DAC数模转换器具有同步控制功能引脚，各功能引脚进行互联或接至FPGA的控制引脚上，完成各DAC数模转换器的同步控制。
根据一个优选的实施方式，各DAC数模转换器的同步控制包括：对各DAC数模转换器的同步控制功能寄存器进行参数设置，配置完成后，对各DAC数模转换器的同步控制功能寄存器进行状态值读取，确保各DAC数模转换器工作状态和同步锁定；当读取的状态值异常，则进行二次配置，直至正常。
根据一个优选的实施方式，当所述相参信号生成系统内多通道中频信号模块大于1时，各多通道中频信号模块内的DAC数模转换器的工作时钟由同一外部参考时钟源提供，且所述外部参考时钟源到达每个多通道中频信号模块的时钟延迟相同。
根据一个优选的实施方式，外部参考时钟源输入到各多通道中频信号模块内的DAC数模转换器的时钟管脚的路径延迟相同。
根据一个优选的实施方式，当所述相参信号生成系统中多通道中频信号模块大于1时，各多通道中频信号模块之间还设置有外源同步触发信号单元，各中频信号模块对接收到的外部信号控制命令锁存，在接收到外源同步触发信号单元的同步触发信号后才开始DAC数据流的计算生成。
根据一个优选的实施方式，所述外源同步触发信号单元传输同步触发信号的走线到达各多通道中频信号模块的路径等长设置。
根据一个优选的实施方式，所述DDS信号发生器产生的正弦信号的参数特征由初始相位、相位累加值以及相位累加步进参数决定。
根据一个优选的实施方式，各变频通道进行上变频处理时的本振源为同源信号。
前述本发明主方案及其各进一步选择方案可以自由组合以形成多个方案，均为本发明可采用并要求保护的方案。本领域技术人员在了解本发明方案后根据现有技术和公知常识可明了有多种组合，均为本发明所要保护的技术方案，在此不做穷举。
本发明的有益效果：本发明基于数字同步控制的多通道高精度相参信号生成系统采用多块多通道中频信号模块和同源本振变频设计，结合高精度板间同步技术，实现多通道的相参信号模拟。可确保各通道输出信号之间的高质量相参特性，实现对信号相位的高精度控制。在0.1GHz～18GHz频段内实现通道间相参控制精度优于1.5°，相位调整分辨率小于0.5°的控制效果。
相比传统解决方案，采用上述方案可以获得更高集成度、更小硬件规模的解决方案。以生成16通道相参信号举例，经统计，硬件规模(按照常规的VPX结构形态的功能模块划分)可降低约25％，可节约经费约55.5％，具有极好的费效比。
附图说明
图1是本发明基于数字同步控制的多通道高精度相参信号生成系统的架构图；
图2是本发明基于数字同步控制的多通道高精度相参信号生成系统的数字同步控制和多通道相参信号生成的结合架构图；
图3是本发明系统的多通道相参信号生成的控制流程图；
图4是本发明的一个实施例的实施结构图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，为使本发明实施例的目的、技术方案和优点更加清楚，下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
为实现高精度的同步控制，系统在控制架构和硬件设计过程中应结合需求对控制资源和单板通道数进行合理的规划。
鉴于单个功能模块的资源有限，针对要求输出通道数较多的需求，信号模拟设备中采用多块中频信号模块进行集成设计。因此，多通道相参信号产生技术不仅需要考虑单板的多片高速数模转换器(DAC器件)的信号同步生成控制，还需实现多模块间的同步控制。
而针对信号通道数较少的需求，可采用单个中频信号模块设计信号模拟设备的解决方案，在本文提出的控制技术基础上进行裁剪即可。
本发明技术架构如参考图1至图3所示，本发明公开了一种基于数字同步控制的多通道高精度相参信号生成系统，所述相参信号生成系统包括FPGA芯片、多通道中频信号模块和变频通道。
优选地，所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器。FPGA根据接收的信号参数控制命令，可控制DDS产生设定相位的数字信号，在收到同步触发信号时形成中频信号数据流。数据流发送至各通道的DAC数模转换器进行数模转换产生中频模拟信号，再传输至各变频通道完成上变频处理得到相参信号。
其中，各DAC数模转换器的工作时钟采用同一参考时钟源。
优选地，各DAC数模转换器具有同步控制功能引脚，各功能引脚进行互联或接至FPGA的控制引脚上，完成各DAC数模转换器的同步控制。
各DAC数模转换器的同步控制包括：对各DAC数模转换器的同步控制功能寄存器进行参数设置，配置完成后，对各DAC数模转换器的同步控制功能寄存器进行状态值读取，确保各DAC数模转换器工作状态和同步锁定；当读取的状态值异常，则进行二次配置，直至正常。
当所述相参信号生成系统内多通道中频信号模块大于1时，各多通道中频信号模块内的DAC数模转换器的工作时钟由同一外部参考时钟源提供。要实现多板卡间的DAC通道同步，硬件上需确保参考时钟源到达每个多通道中频信号模块的时钟延迟相同。
外部参考时钟源输入到各多通道中频信号模块内的DAC数模转换器的时钟管脚的路径延迟相同，或者为一个固定值。并且，为了确保输入时钟的稳定可靠，信号模拟设备中建议采用稳相电缆传输时钟。
各DDS信号发生器数据流使用同步时钟逻辑，在FPGA芯片内对DDS信号发生器产生的数据流的布线路径进行时钟约束。且各DDS信号发生器至相应DAC数模转换器的数据线采用等长度设置。
具体地，每块DAC器件进行数模转换的高速数据流均由FPGA芯片(可编程逻辑器件)生成，数据流使用同步时钟逻辑，在FPGA内对这些数据流的关键布线路径需进行时钟约束。结合硬件设计上对所有数据线的等长控制，确保所有的控制数据流到达每块DAC器件数据端口的时间高精度同步。
优选地，当所述相参信号生成系统中多通道中频信号模块大于1时，各多通道中频信号模块之间还设置有外源同步触发信号单元，各中频信号模块对接收到的外部信号控制命令锁存，在接收到外源同步触发信号单元的同步触发信号后才开始DAC数据流的计算生成。否则，多板之间的同步控制会出现紊乱。
同步触发信号一般由外部控制模块在信号控制参数传输完成后产生，硬件设计上所述外源同步触发信号单元传输同步触发信号的走线到达各多通道中频信号模块的路径等长设置。
优选地，为实现射频信号的生成，需对中频信号进行上变频处理。为确保相参的中频信号变频之后保持严格的相位关系，变频的本振源需为同源信号。
以雷达信号举例，高速DAC数模转换器根据接收到的信号参数实现雷达信号基本信息模型建模，经过运算产生脉冲数据流，其中雷达信号基本信息模型主要包括脉冲的载频fRF、到达时间tTOA、脉冲宽度τPW、脉冲功率PA、脉内调制信息F等，上述参数fRF、tTOA、τPW、PA、F构成脉冲数据流，雷达脉冲信号的载频fRF、到达时间tTOA、脉冲宽度τPW、脉冲功率PA等数据模型分别如下：
1)载频模型
雷达脉冲载频可分为单载频和多载频两类。其中多载频又包括频率捷变和频率分集。
单载频的RF模型为：
Figure BDA0003651484440000071
多载频的RF模型根据下列迭代公式计算。
Figure BDA0003651484440000072
其中：
j(n)——当前脉冲的载频号；
j(n-1)——上一个脉冲的载频号；
LF(n)——与当前脉冲相同载频号的剩余脉冲数；
LF(n-1)——与上一个脉冲相同载频号的剩余脉冲数；
NF[j(n)]——与当前脉冲相同载频号的总脉冲数；
NRF——总载频数；
NF(1)——第一个载频号的总脉冲数。
Figure BDA0003651484440000073
2)脉冲宽度模型
脉冲宽度主要有单脉冲和变脉宽，单脉宽的模型为：
Figure BDA0003651484440000081
变脉宽的模型通过迭代公式计算：
Figure BDA0003651484440000082
其中：
k(n)——当前脉冲的脉宽号；
k(n-1)——上一个脉冲的脉宽号；
LW(n)——与当前脉冲相同脉宽号的剩余脉冲数；
LW(n-1)——与上一个脉冲相同脉宽号的剩余脉冲数；
NW[k(n)]——与当前脉冲相同脉宽号的总脉冲数；
NPW——总脉宽数；
NW(1)——第一个脉宽号的总脉冲数。
Figure BDA0003651484440000083
3)TOA模型
脉冲前沿到达时间主要和该脉冲发射时间及其在大气中的传播距离和传播速度有关。脉冲的发射时间和雷达的重频间隔PRI有关，其中重频间隔PRI跟具体雷达信号类型相关，如上个脉冲的发射时间为t(n-1)，则当前脉冲的发射时间t(n)为：
t(n)＝t(n-1)+tPRI (7)
由上可知，以信号数学模型为基础，在硬件平台上进行编程后即可生成想定的信号。
接下来阐述硬件平台内生成信号的具体技术方案。根据数字信号处理的基本理论，任何一个周期信号S(t)数学表达式均可表示为：
Figure BDA0003651484440000091
式中，A0为直流分量，ω1为基频。对非周期信号来说，在时域上做周期延拓后，也适用于上述表达式。
从上可知，任意信号均可拆解为多个正/余弦信号的叠加。据此，在工程实践中为确保设计的灵活性和通用性，可采用基于DDS的技术体制实现信号生成。
FPGA器件具有基于DDS设计的IP核，利用这些IP核便可生成设定的正弦信号。该信号的参数特征由初始相位、相位累加值以及相位累加步进等参数决定。
因此，在这些数字控制信号严格同步的情况下，其生成的信号也严格同步，即通过相位参数的控制，可确保所有信号均是相参的，
本发明基于数字同步控制的多通道高精度相参信号生成系统采用多块多通道中频信号模块和同源本振变频设计，结合高精度板间同步技术，实现多通道的相参信号模拟。可确保各通道输出信号之间的高质量相参特性，实现对信号相位的高精度控制。在0.1GHz～18GHz频段内实现通道间相参控制精度优于1.5°，相位调整分辨率小于0.5°的控制效果。
相比传统解决方案，采用上述方案可以获得更高集成度、更小硬件规模的解决方案。以生成16通道相参信号举例，经统计，硬件规模(按照常规的VPX结构形态的功能模块划分)可降低约25％，可节约经费约55.5％，具有极好的费效比。
实施例1
现结合本实施实例、附图对本发明进一步描述：生成16通道相参信号，相位调整范围：0～360°，相位精度：优于1.5°，相位调整分辨率：小于0.5°。
根据本发明，其具体实施过程如下：
系统采用多块多通道中频信号模块，结构形态采用VPX结构标准。单个多通道中频信号模块可实现4通道中频信号生成，共使用4块中频信号模块实现16通道的信号生成。
选用某型号DAC器件设计相应的中频信号模块。多片高速DAC芯片的同步配置如图4所示。
首先，在硬件设计方面，选用其中某个DAC作为主配芯片，其他所有的DAC芯片为从配芯片，且采用同一个高精度温补时钟源，确保时钟的偏斜抖动质量。其次，FPGA到DAC芯片的控制信号接口和数据线均采用等长设计，其等长精度控制在1mil以内。中频信号模块的DAC时钟由背板提供，所有背板与中频信号模块间的时钟均采用稳相电缆经VXP射频接口传输。
控制流程如下：
A.设备加电，上电后完成程序的初始化。
B.实时计算控制模块发送各个DAC通道的配置参数至相应的中频信号模块，中频信号模块内FPGA开始对DAC器件进行同步配置，并读取同步状态寄存器中的状态标志值回传至实时计算控制模块，实时计算控制模块判断16个通道的DAC器件配置的状态标志值是否符合设计要求，如果符合则同步配置结束，否则重新配置。
C.上位机下发各通道信号参数至实时计算控制模块，实时计算控制模块对外部控制参数进行解析并转发至中频信号模块；
D.确保信号参数下发完毕后，实时计算控制模块产生同步触发信号。各中频信号模块被有效触发后，根据接收到的信号频率信息、相位信息以及调制信息生成相应的相参信号。
E.判断是否有新的信号参数输入，如果有，则停止信号生成，等待新的同步触发信号到达，否则保持当前状态。
选取了多通道相参信号模拟设备中通道1和通道8进行测试，信号类型为无脉内的常规脉冲调制，射频频率为600MHz,测试结果显示对两个通道的相位实施155°相位调制控制后，测试结果显示控制精度约为0.24°。
实施实例验证了基于数字同步控制的多通道高精度相参信号产生技术的正确性和工程可实现性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于数字同步控制的多通道高精度相参信号生成系统，其特征在于，所述相参信号生成系统包括FPGA芯片、多通道中频信号模块和变频通道；
所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器，
所述FPGA芯片内设有若干DDS信号发生器，所述多通道中频信号模块内设有若干DAC数模转换器。FPGA根据接收的信号参数控制命令，可控制DDS产生设定相位的数字信号，在收到同步触发信号时形成中频信号数据流；数据流发送至各通道的DAC数模转换器进行数模转换产生中频模拟信号，再传输至各变频通道完成上变频处理得到相参信号；
其中，各DAC数模转换器的工作时钟采用同一参考时钟源；各DDS信号发生器数据流使用同步时钟逻辑，在FPGA芯片内对DDS信号发生器产生的数据流的布线路径进行时钟约束；且各DDS信号发生器至相应DAC数模转换器的数据线采用等长度设置。
2.如权利要求1所述的相参信号生成系统，其特征在于，各DAC数模转换器具有同步控制功能引脚，各功能引脚进行互联或接至FPGA的控制引脚上，完成各DAC数模转换器的同步控制。
3.如权利要求2所述的相参信号生成系统，其特征在于，各DAC数模转换器的同步控制包括：
对各DAC数模转换器的同步控制功能寄存器进行参数设置，配置完成后，对各DAC数模转换器的同步控制功能寄存器进行状态值读取，确保各DAC数模转换器工作状态和同步锁定；当读取的状态值异常，则进行二次配置，直至正常。
4.如权利要求3所述的相参信号生成系统，其特征在于，当所述相参信号生成系统内多通道中频信号模块大于1时，
各多通道中频信号模块内的DAC数模转换器的工作时钟由同一外部参考时钟源提供，且所述外部参考时钟源到达每个多通道中频信号模块的时钟延迟相同。
5.如权利要求4所述的相参信号生成系统，其特征在于，外部参考时钟源输入到各多通道中频信号模块内的DAC数模转换器的时钟管脚的路径延迟相同。
6.如权利要求4所述的相参信号生成系统，其特征在于，当所述相参信号生成系统中多通道中频信号模块大于1时，
各多通道中频信号模块之间还设置有外源同步触发信号单元，各中频信号模块对接收到的外部信号控制命令锁存，在接收到外源同步触发信号单元的同步触发信号后才开始DAC数据流的计算生成。
7.如权利要求6所述的相参信号生成系统，其特征在于，所述外源同步触发信号单元传输同步触发信号的走线到达各多通道中频信号模块的路径等长设置。
8.如权利要求1所述的相参信号生成系统，其特征在于，所述DDS信号发生器产生的正弦信号的参数特征由初始相位、相位累加值以及相位累加步进参数决定。
9.如权利要求1所述的相参信号生成系统，其特征在于，各变频通道进行上变频处理时的本振源为同源信号。
CN202210544386.7A 2022-05-19 2022-05-19 一种基于数字同步控制的多通道高精度相参信号生成系统 Pending CN115061394A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210544386.7A CN115061394A (zh) 2022-05-19 2022-05-19 一种基于数字同步控制的多通道高精度相参信号生成系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210544386.7A CN115061394A (zh) 2022-05-19 2022-05-19 一种基于数字同步控制的多通道高精度相参信号生成系统

Publications (1)

Publication Number Publication Date
CN115061394A true CN115061394A (zh) 2022-09-16

Family

ID=83197839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210544386.7A Pending CN115061394A (zh) 2022-05-19 2022-05-19 一种基于数字同步控制的多通道高精度相参信号生成系统

Country Status (1)

Country Link
CN (1) CN115061394A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115166382A (zh) * 2022-07-06 2022-10-11 成都中创锐科信息技术有限公司 一种多辐射源相参信号模拟装置及方法
CN115664628A (zh) * 2022-10-24 2023-01-31 中国电子科技集团公司第二十九研究所 一种多通道数字同步变频方法及系统
CN116578164A (zh) * 2023-07-13 2023-08-11 中星联华科技（北京）有限公司 多通道相参信号生成装置和多通道相参信号源

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115166382A (zh) * 2022-07-06 2022-10-11 成都中创锐科信息技术有限公司 一种多辐射源相参信号模拟装置及方法
CN115664628A (zh) * 2022-10-24 2023-01-31 中国电子科技集团公司第二十九研究所 一种多通道数字同步变频方法及系统
CN116578164A (zh) * 2023-07-13 2023-08-11 中星联华科技（北京）有限公司 多通道相参信号生成装置和多通道相参信号源
CN116578164B (zh) * 2023-07-13 2023-09-29 中星联华科技（北京）有限公司 多通道相参信号生成装置和多通道相参信号源

Similar Documents

Publication Publication Date Title
CN115061394A (zh) 一种基于数字同步控制的多通道高精度相参信号生成系统
US8819472B1 (en) Method and system for clock edge synchronization of multiple clock distribution integrated circuits by configuring master device to produce at least one gated clock output signal
EP3889636A1 (en) Radar system and control method therefor
US20110026573A1 (en) Data signal generating apparatus
CN111628753A (zh) 一种用于高速串行收发器的时钟相位对齐方法及电路
US20190131981A1 (en) Apparatus comprising a phase-locked loop
CN109640389A (zh) 一种时延补偿的方法和装置
JP6694728B2 (ja) 信号処理装置
JP2022521159A (ja) 電磁波で動作する距離センサをテストするための検査装置
CN105577352B (zh) 基于相位域实现的数字化远程相位同步方法和系统
CN114205009A (zh) 基于fpga数字相控阵天线接收通道自动化配相系统及方法
Nguyen et al. Accurate phase calibration for digital beam-forming in multi-transceiver HF radar system
CN110024221B (zh) 通过串行互连将相干信号分配至大电气距离
US11764834B2 (en) Device for and method of synchronizing multiple beamforming devices
JP2008147922A (ja) Ａ／ｄ変換装置
KR20100050487A (ko) 복수의 측정 채널 어셈블리 및/또는 측정 장치의 동기화 방법, 및 적합한 측정 장치
JP7303506B2 (ja) 量子コンピュータの制御装置
CN114116547B (zh) 一种可重构的电子对抗设备模拟器架构
Pomponio et al. Ultra-low phase noise frequency division with array of direct digital synthesizers
CN114326930B (zh) 时钟延时测试方法及时钟延时测试系统
CN116955258B (zh) 一种可灵活连接的触发连接器、信号采集控制设备及系统
CN116578164B (zh) 多通道相参信号生成装置和多通道相参信号源
JP2013102417A5 (zh)
CN108259038A (zh) 一种宽带低杂散捷变频频率合成装置
EP3851869B1 (en) Radar system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination