CN114205009A - 基于fpga数字相控阵天线接收通道自动化配相系统及方法 - Google Patents

Abstract

本发明提供一种基于FPGA数字相控阵天线接收通道自动化配相系统，其包含：计算机，用于发送配相指令和接收配相结果；阵面天线模块，其上阵列设置有多个阵面单元，用于生成射频信号；电路板模块，其上安装有FPGA芯片，且分别与计算机和阵面天线模块通信连接；信号源，用于发送信号，其输入端与计算机通信连接，输出端连接有喇叭天线；所述计算机模块发送配相指令，信号源通过喇叭天线向阵面单元发送信号，所述安装有FPGA芯片的电路板接收配相指令，控制每个阵面单元完成射频信号的配相。本发明具有配相精确、配相效率高、简化人工操作等优势。

Description

基于FPGA数字相控阵天线接收通道自动化配相系统及方法

技术领域

本发明属于相控阵天线领域，特别涉及一种基于FPGA数字相控阵天线接收通道自动化配相系统及方法。

背景技术

由于雷达、导航、卫星通信技术的不断更新和发展，相控阵天线因其具有高增益、多波束形成能力、快速扫描能力等优良特性被广泛应用于各种军事和民用电子设备中。数字阵列天线，其主要由数字T\R组件和天线组成，数字T\R组件又包括多种无源元件，各类部件的性能差异和装配误差都会带来发射通道和接收通道间的幅度和相位的不一致，引起子阵级数字化阵列天线波束恶化(如副瓣电平抬高、零值深度上升、波束指向偏移、雷达系统灵敏度下降等)，因此需要对其校正。

现在比较主流的一种配相方法是迭代配相法，即逐一开启每个阵面单元进行相位校准，利用矢量网络分析仪测出单个单元的相位，通过计算机计算出量化后的相位误差，控制T\R组件的移相器补齐相位误差，将上述操作迭代数次，完成单个单元的相位校准。在主流的相控阵天线配相过程中，需要矢量网络分析仪辅助测量天线相位，导致系统复杂度和测试成本增加，且随着对天线指标要求越来越高，阵面单元数量越来越多，导致配相效率大大降低。

发明内容

本发明的目的是提供一种基于FPGA数字相控阵天线接收通道自动化配相系统及方法，该配相系统及方法不需要使用矢量网络分析仪，并利用FPGA并行器件实现自动化配相，提升配相速度。

为实现上述目的，本发明提供一种基于FPGA数字相控阵天线接收通道自动化配相系统，其包含：计算机，用于发送配相指令和接收配相结果；阵面天线模块，其上阵列设置有多个阵面单元，用于生成射频信号；电路板模块，其上安装有FPGA芯片，且分别与计算机和阵面天线模块通信连接；信号源，用于发送信号，其输入端与计算机通信连接，输出端连接有喇叭天线；所述计算机模块发送配相指令，信号源通过喇叭天线向阵面单元发送信号，所述安装有FPGA芯片的电路板接收配相指令，控制每个阵面单元完成射频信号的配相。

优选地，所述阵面天线模块还包括多个T\R控制组件；每个所述T\R控制组件通过控制线分别与对应的阵面单元以及电路板模块中的FPGA芯片信号连接；每个所述T\R控制组件包括一个移相器和一个电源开关；所述移相器接收配相指令，调整对应阵面单元生成的射频信号的相位；所述电源开关控制对应的阵面单元打开或关闭。

优选地，所述阵面天线模块还包括多个合路器；每个所述合路器一端与一个阵面单元或多个阵面单元信号连接，另一端与电路板模块中的FPGA芯片信号连接，将阵面单元生成的射频信号传输给电路板模块。

优选地，所述电路板模块还安装有多个AD转换器，每个AD转换器通过对应的合路器与电路板模块中的FPGA芯片信号连接，将接收到的射频信号转换为数字信号。

优选地，所述基于FPGA数字相控阵天线接收通道自动化配相系统还包括下载器模块，其一端与阵面天线模块信号连接，另一端与计算机)信号连接，通过下载器模块将每个阵面单元经过配相后的相位数据传输给计算机，确认各阵面单元的相位一致性。

优选地，所述FPGA芯片内安装有T\R组件控制程序以及配相程序；所述T\R组件控制程序控制移相器和电源开关的打开或关闭；所述配相程序包括FIFO存储单元和相位测试单元，用于校准待配相阵面单元的射频信号。

一种基于FPGA数字相控阵天线接收通道自动化配相方法，采用基于FPGA数字相控阵天线接收通道自动化配相系统进行配相，包括如下步骤：

步骤S1、将阵面天线模块分别设定为基准区域和待配相区域；

步骤S2、计算机发送配相指令给电路板模块，同时控制信号源发送信号；

步骤S3、电路板模块控制基准区域中的基准阵面单元和待配相区域中的待配相阵面单元分别接收信号源通过喇叭天线发送的信号并生成射频信号；

步骤S4、将步骤S3中基准阵面单元生成的射频信号和待配相阵面单元生成的射频信号分别传输给对应的AD转换器，输出基准数字信号和待配相数字信号；

步骤S5、通过电路板模块的FPGA芯片中的配相程序判断待配相数字信号与基准数字信号，将待配相阵面单元的射频信号调校到与基准阵面单元生成的射频信号相位一致。

优选地，若基准区域仅包含一个阵面单元，则将所述阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开待配相区域的待配相阵面单元，直至将待配相区域中的所有待配相阵面单元的数字信号全部调校到与基准区域选取的基准阵面单元的数字信号相位一致；若基准区域包含两个以上阵面单元，则包含两个步骤：步骤a、选取基准区域中的一个阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开待配相区域的待配相阵面单元，直至将待配相区域中的所有待配相阵面单元的数字信号全部调校到与基准区域的阵面单元的数字信号相位一致；步骤b、选取待配相区域中的一个阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开基准区域中的所有待配相阵面单元，直至将基准区域中的所有待配相阵面单元的数字信号全部调校到与待配相区域中选取的基准阵面单元的数字信号相位一致。

优选地，所述信号源通过喇叭天线发送的信号为关于时间t的正弦信号；每个所述阵面单元生成的射频信号是关于时间t的连续正弦信号；所述射频信号经过AD转换器生成的数字信号是t个时间的连续数字信号。

优选地，步骤S5所述的配相程序包括如下步骤：

步骤S501、分别将基准阵面单元和待配相阵面单元对应的AD转换器输出的t个时间的连续基准数字信号和t个时间的连续待配相数字信号存入FIFO存储单元形成数据流；

步骤S502、将i时间和i+1时间分别对应的FIFO存储单元中的数据流依次传输给相位测试单元进行FFT运算得到第一组信号包和第二组信号包；所述第一组信号包由与基准数字信号对应的包含有第一实部I_i和第一虚部Q_i的第一信号和与待配相数字信号对应的包含有第二实部I_i’和第二虚部Q_i’的第二信号组成；所述第二组信号包由与基准数字信号对应的包含有第三实部I_i+1和第三虚部Q_i+1的第三信号和与待配相数字信号对应的包含有第四实部I_i+1’和第四虚部Q_i+1’的第四信号组成，0＜i＜t且i为整数；

步骤S503、根据计算公式temp＝I_a×I_a’+Q_a×Q_a’，计算得到第一组信号包的结果记为temp0，第二组信号包的结果记为temp1，a＝时间i；

步骤S504、判断相邻两组信号包的结果，若temp0>0且temp1<0时，则待配相阵面单元的相位校准完成，否则，进入步骤S505；

步骤S505、控制待配相阵面单元信号连接的移相器步进加1，并返回步骤S501；

重复执行步骤S501～步骤S505，直至所述待配相阵面单元生成的射频信号的相位校准完成，保存校准结果。

综上所述，与现有技术相比，本发明提供的一种基于FPGA数字相控阵天线接收通道自动化配相系统及方法，具有如下有益效果：(1)本发明将多个阵面单元的接收信号经过多个AD转换器获得多路数字信号，将所有可能影响相位的因素都包括在了配相过程中，弱化了外部因素对阵面单元相位的影响；(2)通过FPGA将多路接收的数字信号进行FFT运算，利用FPGA的并行高速运算，进一步提升了配相速度；(3)经过多次迭代后，相较于传统的配相方式，提升了配相精度；(4)整个配相过程省略了相位测量仪器，简化了人工设置的步骤。

附图说明

图1为本发明的基于FPGA数字相控阵天线接收通道自动化配相系统的结构示意图；

图2为本发明的基于FPGA数字相控阵天线接收通道自动化配相系统的阵面天线模块2内的连接关系示意图；

图3为本发明的基于FPGA数字相控阵天线接收通道自动化配相方法的配相数据流图；

图4为本发明的基于FPGA数字相控阵天线接收通道自动化配相方法的配相程序流程图。

具体实施方式

以下将结合本发明实施例中的附图1～附图4，对本发明实施例中的技术方案、构造特征、所达成目的及功效予以详细说明。

需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。

需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括明确列出的要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

本发明提供了一种基于FPGA数字相控阵天线接收通道自动化配相系统，所述FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种半定制化、可编程的集成电路，其能够执行计算任务、通信任务等；所述相阵控天线由多个阵面单元组成，所述阵面单元接收到相位相同的正弦信号后，能够生成射频信号，而阵面单元由于受到制作工艺的影响，导致每个阵面单元生成的射频信号发生相位移动，因此需要对阵面单元生成的射频信号进行配相，使每个阵面单元的射频信号的相位保持一致，如图1所示，该自动化配相系统包括：计算机1，用于发送配相指令和接收配相结果；阵面天线模块2，其上阵列设置有多个阵面单元，用于生成射频信号；电路板模块3，其上安装有FPGA芯片，且分别与计算机1和阵面天线模块2通信连接；信号源4，用于发送信号，其输入端与计算机1通信连接，输出端连接有喇叭天线5；所述计算机模块1发送配相指令，信号源4通过喇叭天线5向阵面单元发送信号，所述安装有FPGA芯片的电路板3接收配相指令，控制每个阵面单元完成射频信号的配相。

其中，所述阵面天线模块2还包括多个T\R控制组件；每个所述T\R控制组件通过控制线分别与对应的阵面单元以及电路板模块3中的FPGA芯片信号连接，也就是说，每个T\R控制组件均与一个阵面单元信号连接。每个所述T\R控制组件包括一个移相器和一个电源开关；所述移相器用于接收配相指令，调整对应阵面单元生成的射频信号的相位；所述电源开关用于控制对应的阵面单元打开或关闭。进一步地，所述阵面天线模块2还包括多个合路器；每个所述合路器一端与一个阵面单元或多个阵面单元信号连接，另一端与电路板模块3中的FPGA芯片信号连接，用于将阵面单元生成的射频信号传输给电路板模块3。

进一步地，由于移相器引起阵面天线模块2内阵面单元生成的射频信号相位分布的离散性，导致天线波束位置也是离散的；两个相邻天线波束指向之间的间隔称为波束跃度；为了提高跟踪测量精度，要求天线波束跃度尽可能降低，同时考虑到性能指标和设计成本，在一实施例中采用6位移相器，即移相器最小步进量为5.625°，降低天线波束跃度。

其中，如图2所示，所述电路板模块3还安装有多个AD转换器(模拟数字转换器)，每个AD转换器通过对应的合路器与电路板模块3中的FPGA芯片信号连接，用于将接收到的射频信号转换为数字信号。

其中，所述基于FPGA数字相控阵天线接收通道自动化配相系统还包括下载器模块6，其一端与阵面天线模块2信号连接，另一端与计算机1信号连接，通过下载器模块6将每个阵面单元经过配相后的相位数据传输给计算机1，确认各阵面单元的相位一致性。

其中，所述FPGA芯片内安装有T\R组件控制程序以及配相程序；所述T\R组件控制程序可以控制移相器和电源开关的打开或关闭；所述配相程序包括FIFO(先入先出)存储单元和相位测试单元，用于校准待配相阵面单元的射频信号。

采用基于FPGA数字相控阵天线接收通道自动化配相系统进行信号配相时，包括如下步骤：

步骤S1、将阵面天线模块2分别设定为基准区域和待配相区域；

步骤S2、计算机1发送配相指令给电路板模块3，同时控制信号源4发送信号；

步骤S3、电路板模块3控制基准区域中的基准阵面单元和待配相区域中的待配相阵面单元分别接收信号源4通过喇叭天线5发送的信号并生成射频信号；

步骤S4、将步骤S3中基准阵面单元生成的射频信号和待配相阵面单元生成的射频信号分别传输给对应的AD转换器，输出基准数字信号和待配相数字信号；

步骤S5、通过电路板模块3的FPGA芯片中的配相程序判断待配相数字信号与基准数字信号，将待配相阵面单元的射频信号调校到与基准阵面单元生成的射频信号相位一致。

具体地，如图1～图4所示，在一实施例中，计算机1通过网线控制信号源4发送信号，所述信号源4发送的信号为相位相同的正弦信号，阵面天线模块2上有16个阵面单元，执行步骤S1：将阵面天线模块2中的16个阵面单元分为2个区域，一个区域命名为A区(相当于基准区域)，A区中的阵面单元作为基准单元，另一个区域命名为非A区(相当于待配相区域)，非A区中的阵面单元作为待配相阵面单元。

其中，所述A区包含4个阵面单元，且4个阵面单元共用一个第一合路器与电路板模块3信号连接；所述非A区中的12个阵面单元通过共用一个第二合路器与电路板模块3信号连接，即A区的阵面单元与非A区的阵面单元不在同一个合路器上；A区的阵面单元生成的射频信号通过第一合路器输入给电路板模块3上的第一AD转换器(AD1)，非A区的阵面单元生成的射频信号通过第二合路器输入给电路板模块3上的第二AD转换器(AD2)。

执行步骤S2：计算机1通过串口线发送配相指令给电路板模块3；在进行信号配相时，先以A区的阵面单元中的1个阵面单元生成的射频信号作为基准信号校准非A区的待配相阵面单元；执行步骤S3：电路板模块3通过控制线控制A区打开第1阵面单元接收正弦信号生成第一射频信号作为第一基准信号并保持常开状态，即保持生成的第一射频信号的相位不变，同时打开非A区中的第1阵面单元接收正弦信号生成第二射频信号作为第一待配相信号；执行步骤S4：所述第一基准信号传输给第一AD转换器并输出第一数字信号作为第一基准数字信号，所述第一待配相信号传输给第二AD转换器并输出第二数字信号作为第一待配相数字信号；执行步骤S5：通过配相程序判断第二AD转换器输出的第一待配相数字信号与第一AD转换器输出的第一基准数字信号，将非A区的第1阵面单元的第二射频信号的相位调校到与A区第1阵面单元生成的第一射频信号相位一致；

由于待配相区域内包含有多个待配相阵面单元，重复步骤S3～步骤S5，依次打开非A区中的所有待配相阵面单元，直至将该非A区中的所有待配相阵面单元的待配相信号与A区第1阵面单元的基准信号相位调校一致。

非A区中的每个阵面单元相位校准完成后，由于A区采用的是第1阵面单元作为基准信号，而A区内的其他阵面单元(本实施例中还有3个阵面单元)未执行校准操作，所以还需要以非A区中的1个阵面单元作为基准信号对A区中的非第1阵面单元进行校准；重复执行步骤S3～步骤S5，具体地，执行步骤S3：电路板模块3控制非A区打开第1阵面单元接收正弦信号生成第三射频信号作为第二基准信号并保持常开状态，同时打开A区中的第2阵面单元接收正弦信号生成第四射频信号作为第二待配相信号；执行步骤S4：将所述第二基准信号传输给第二AD转换器并输出第二数字信号作为第二基准数字信号，将所述第二待配相信号传输给第一AD转换器并输出第一数字信号作为第二待配相数字信号；执行步骤S5：通过配相程序判断第一AD转换器输出的第二待配相数字信号与第二AD转换器输出的第二基准数字信号，将A区的第2阵面单元的第四射频信号的相位调校到与非A区第1阵面单元生成的第三射频信号相位一致；

与以A区中的阵面单元作为基准单元进行配相时的过程相同，重复步骤S3～步骤S5，直至将该A区中的所有阵面单元的待配相信号与非A区第1单元的基准信号相位调校一致。

在另一实施例中，若作为基准单元的A区只包含一个阵面单元，则无需再以非A区的阵面单元作为基准单元对A区进行相位配相；相比A区中只包含一个阵面单元作为基准单元的配相过程而言，A区中包含有多个阵面单元作为基准单元的配相过程，由于进行了两次相位校准，具有更为优越的抗干扰性能，在实际应用中，配相效果也更为精准。

进一步地，由于每个阵面单元生成的射频信号是关于时间t的连续正弦信号，所以所述射频信号经过AD转换器生成的数字信号是t个时间的连续数字信号，步骤S5所述的配相程序的具体步骤，如图4所示，包括：步骤S501、分别将第一AD转换器和第二AD转换器输出的t个时间的连续第一数字信号和t个时间的连续第二数字信号存入FIFO存储单元形成数据流；步骤S502、将i(0＜i＜t，i为整数)时间对应的FIFO存储单元中的数据流依次传输给相位测试单元进行FFT运算得到第一组信号包，该第一组信号包由与第一数字信号对应的包含有第一实部I1和第一虚部Q1的第一信号和与第二数字信号对应的包含有第二实部I1’和第二虚部Q1’的第二信号组成；同样地，将i+1时间对应的FIFO存储单元中的数据流依次传输给相位测试单元进行FFT运算得到第二组信号包，该第二组信号包由与第一数字信号对应的包含有第三实部I2和第三虚部Q2的第三信号和与第二数字信号对应的包含有第四实部I2’和第四虚部Q2’的第四信号；步骤S503、根据计算公式temp＝I_a×I_a’+Q_a×Q_a’，计算得到第一组信号包的结果记为temp0，第二组信号包的结果记为temp1，其中a＝时间i；步骤S504、判断相邻时间的两组信号包的结果，若temp0>0且temp1<0时，则非A区中对应的待配相阵面单元的相位校准完成，否则，进入步骤S505；步骤S505、控制非A区中对应的待配相阵面单元信号连接的移相器步进加1(相当于非A区的该阵面单元的射频信号相位移动5.625°)，并返回步骤S501；重复执行步骤S501～步骤S505，直至非A区的该待配相阵面单元生成的射频信号的相位校准完成，保存校准结果。

在执行步骤S1～步骤S5时，配相过程中的配相数据流图如图3所示，阵面天线模块2上的A区阵面单元和非A区阵面单元接收到喇叭天线5发射的相位相同的正弦信号后，生成不同相位的第一射频信号和第二射频信号并传输给对应的第一AD转换器(AD1)和第二AD转换器(AD2)，经过第一AD转换器和第二AD转换器转换生成的第一数字信号和第二数字信号输出到FPGA芯片，第一数字信号和第二数字信号通过FIFO存储单元形成数据流，所述数据流传输给相位测试单元进行FFT运算，计算第一数字信号和第二数字信号的相位差，根据相位差判断第一数字信号和第二数字信号的相位是否一致。

综上所述，与现有技术相比，本发明所提供的基于FPGA数字相控阵天线接收通道自动化配相系统及方法具有配相精确、配相效率高、简化人工操作等优势。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，包括：

计算机(1)，用于发送配相指令和接收配相结果；

阵面天线模块(2)，其上阵列设置有多个阵面单元，用于生成射频信号；

电路板模块(3)，其上安装有FPGA芯片，且分别与计算机(1)和阵面天线模块(2)通信连接；

信号源(4)，用于发送信号，其输入端与计算机(1)通信连接，输出端连接有喇叭天线(5)；

所述计算机模块(1)发送配相指令，信号源(4)通过喇叭天线(5)向阵面单元发送信号，所述安装有FPGA芯片的电路板(3)接收配相指令，控制每个阵面单元完成射频信号的配相。

2.如权利要求1所述的基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，所述阵面天线模块(2)还包括多个T\R控制组件；每个所述T\R控制组件通过控制线分别与对应的阵面单元以及电路板模块(3)中的FPGA芯片信号连接；每个所述T\R控制组件包括一个移相器和一个电源开关；所述移相器接收配相指令，调整对应阵面单元生成的射频信号的相位；所述电源开关控制对应的阵面单元打开或关闭。

3.如权利要求2所述的基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，所述阵面天线模块(2)还包括多个合路器；每个所述合路器一端与一个阵面单元或多个阵面单元信号连接，另一端与电路板模块(3)中的FPGA芯片信号连接，将阵面单元生成的射频信号传输给电路板模块(3)。

4.如权利要求3所述的基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，所述电路板模块(3)还安装有多个AD转换器，每个AD转换器通过对应的合路器与电路板模块(3)中的FPGA芯片信号连接，将接收到的射频信号转换为数字信号。

5.如权利要求4所述的基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，还包括下载器模块(6)，其一端与阵面天线模块(2)信号连接，另一端与计算机(1)信号连接，通过下载器模块(6)将每个阵面单元经过配相后的相位数据传输给计算机(1)，确认各阵面单元的相位一致性。

6.如权利要求5所述的基于FPGA数字相控阵天线接收通道自动化配相系统，其特征在于，所述FPGA芯片内安装有T\R组件控制程序以及配相程序；所述T\R组件控制程序控制移相器和电源开关的打开或关闭；所述配相程序包括FIFO存储单元和相位测试单元，用于校准待配相阵面单元的射频信号。

7.一种基于FPGA数字相控阵天线接收通道自动化配相方法，采用如权利要求1～6任一项所述的基于FPGA数字相控阵天线接收通道自动化配相系统进行配相，其特征在于，包括如下步骤：

步骤S1、将阵面天线模块(2)分别设定为基准区域和待配相区域；

步骤S2、计算机(1)发送配相指令给电路板模块(3)，同时控制信号源(4)发送信号；

步骤S3、电路板模块(3)控制基准区域中的基准阵面单元和待配相区域中的待配相阵面单元分别接收信号源(4)通过喇叭天线(5)发送的信号并生成射频信号；

步骤S4、将步骤S3中基准阵面单元生成的射频信号和待配相阵面单元生成的射频信号分别传输给对应的AD转换器，输出基准数字信号和待配相数字信号；

步骤S5、通过电路板模块(3)的FPGA芯片中的配相程序判断待配相数字信号与基准数字信号，将待配相阵面单元的射频信号调校到与基准阵面单元生成的射频信号相位一致。

8.如权利要求7所述的基于FPGA数字相控阵天线接收通道自动化配相方法，其特征在于，

若基准区域仅包含一个阵面单元，则将所述阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开待配相区域的待配相阵面单元，直至将待配相区域中的所有待配相阵面单元的数字信号全部调校到与基准区域选取的基准阵面单元的数字信号相位一致；

若基准区域包含两个以上阵面单元，则包含两个步骤：

步骤a、选取基准区域中的一个阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开待配相区域的待配相阵面单元，直至将待配相区域中的所有待配相阵面单元的数字信号全部调校到与基准区域的阵面单元的数字信号相位一致；

步骤b、选取待配相区域中的一个阵面单元作为基准阵面单元提供基准信号，重复执行步骤S3～步骤S5，依次打开基准区域中的所有待配相阵面单元，直至将基准区域中的所有待配相阵面单元的数字信号全部调校到与待配相区域中选取的基准阵面单元的数字信号相位一致。

9.如权利要求8所述的基于FPGA数字相控阵天线接收通道自动化配相方法，其特征在于，所述信号源(4)通过喇叭天线(5)发送的信号为关于时间t的正弦信号；每个所述阵面单元生成的射频信号是关于时间t的连续正弦信号；所述射频信号经过AD转换器生成的数字信号是t个时间的连续数字信号。

10.如权利要求9所述的基于FPGA数字相控阵天线接收通道自动化配相方法，其特征在于，步骤S5所述的配相程序包括如下步骤：

步骤S501、分别将基准阵面单元和待配相阵面单元对应的AD转换器输出的t个时间的连续基准数字信号和t个时间的连续待配相数字信号存入FIFO存储单元形成数据流；

步骤S502、将i时间和i+1时间分别对应的FIFO存储单元中的数据流依次传输给相位测试单元进行FFT运算得到第一组信号包和第二组信号包；所述第一组信号包由与基准数字信号对应的包含有第一实部I_i和第一虚部Q_i的第一信号和与待配相数字信号对应的包含有第二实部I_i’和第二虚部Q_i’的第二信号组成；所述第二组信号包由与基准数字信号对应的包含有第三实部I_i+1和第三虚部Q_i+1的第三信号和与待配相数字信号对应的包含有第四实部I_i+1’和第四虚部Q_i+1’的第四信号组成，0＜i＜t且i为整数；

步骤S503、根据计算公式temp＝I_a×I_a’+Q_a×Q_a’，计算得到第一组信号包的结果记为temp0，第二组信号包的结果记为temp1，a＝时间i；

步骤S504、判断相邻两组信号包的结果，若temp0>0且temp1<0时，则待配相阵面单元的相位校准完成，否则，进入步骤S505；

步骤S505、控制待配相阵面单元信号连接的移相器步进加1，并返回步骤S501；

重复执行步骤S501～步骤S505，直至所述待配相阵面单元生成的射频信号的相位校准完成，保存校准结果。

Images