CN115053141A - 校准接口板 - Google Patents

校准接口板 Download PDF

Info

Publication number
CN115053141A
CN115053141A CN202180012816.4A CN202180012816A CN115053141A CN 115053141 A CN115053141 A CN 115053141A CN 202180012816 A CN202180012816 A CN 202180012816A CN 115053141 A CN115053141 A CN 115053141A
Authority
CN
China
Prior art keywords
test
signal
test system
dib
transmission paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180012816.4A
Other languages
English (en)
Inventor
史蒂芬·J·莱昂斯
大卫·图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN115053141A publication Critical patent/CN115053141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明公开了一种示例性测试系统，其包括设备接口板(DIB)，该设备接口板具有一个或多个信号传输路径和用于连接至该测试系统的一个或多个其它组件的接口。测试电路，该测试电路被配置为将测试信号注入至该一个或多个信号传输路径中，并在该接口处测量该测试信号的传输版本以获得测量信号。一个或多个处理设备，该一个或多个处理设备被配置为基于该注入的测试信号与该测量信号之差来生成校准系数，并且将该校准系数存储在计算机存储器中。该校准系数用于对该一个或多个信号传输路径对该测试信号的影响进行校正。

Description

校准接口板
技术领域
本说明书大体上涉及用于校准测试系统中的接口板的示例性方法。
背景技术
自动测试装备(ATE)包括用于向待测设备(DUT)发送信号以及用于从待测设备接收信号以便测试DUT的操作的电子器件。ATE包括测试仪器，诸如射频(RF)或微波仪器，其经过校准以进行操作。可以在仪器输入或输出之后，在特定连接器处对测试仪器进行功率、噪声、阻抗或其它参数的校准。此位置称为校准平面，并且在此位置，测试仪器性能已指定或已知。
发明内容
本发明公开了一种示例性测试系统，其包括设备接口板(DIB)，该设备接口板具有一个或多个信号传输路径和用于连接至该测试系统的一个或多个其它组件的接口。测试电路，该测试电路被配置为将测试信号注入至该一个或多个信号传输路径中，并在该接口处测量该测试信号的传输版本以获得测量信号。一个或多个处理设备，该一个或多个处理设备被配置为基于该注入的测试信号与该测量信号之差来生成校准系数，并且将该校准系数存储在计算机存储器中。该校准系数用于对该一个或多个信号传输路径对该测试信号的影响进行校正。该测试系统可包括下列特征中的一者或多者(单独地或组合地)。
该测试信号可以扫过一个频率范围。该一个或多个处理设备可以被编程为生成用于在计算机显示设备上进行显示的用户界面(UI)。该UI可以用于启动多个测试系统参数的编程，包括上述频率范围的设置。在该测试信号中，具有不同频率的不同测试信号可以同时具有不同的功率水平。该校准系数可以对该DIB上的一个或多个信号传输路径上的信号损耗进行校正。
上述测试系统可以包括探针，其用于选择性地接触该DIB上的信号触点，以将该测试信号注入至该一个或多个信号传输路径中。该计算机存储器可以位于该DIB上。该测试系统可包括用于连接至该DIB的接口以获得该测量信号的电路。
该一个或多个传输路径中的传输路径可以包括无源电子设备或有源电子设备中的至少一者。该测试电路可以是射频(RF)测试仪器的一部分，并且该一个或多个信号传输路径可以被配置为传输RF信号。该测试信号的频率可以大于2千兆赫(GHz)。测试信号的频率可以在毫米(MM)波范围内。该测试信号的频率可以大于6千兆赫(GHz)。该测试信号的频率可以大于18千兆赫(GHz)。
该校准系数可以对由沿着该一个或多个信号传输路径的传输引起的该测试信号中的功率变化进行校正。该校准系数可以对由沿着该一个或多个信号传输路径的传输引起的该测试信号的频率变化进行校正。该校准系数可以对由沿着该一个或多个信号传输路径的传输引起的该测试信号中的功率、线性或增益变化中的至少一者进行校正。该校准系数可以对该一个或多个信号传输路径中的信号传输路径的长度对该测试信号的影响进行校正。该校准系数可以对该一个或多个信号传输路径中的信号传输路径的受损或插入损耗对该测试信号的影响进行校正。该校准系数可以对该一个或多个信号传输路径中的信号传输路径的阻抗对该测试信号的影响进行校正。
该DIB可以为多个DIB中被配置为与该测试系统一起使用的一个DIB。该计算机存储器可以位于该DIB上，并且该校准系数可以独属于该DIB。该计算机存储器可以位于该DIB上，并且该计算机存储器中的校准系数可以由计算系统通过应用程序编程接口(API)获取。
该测试电路可以被配置为输出测试信号到附接到该DIB的待测设备(DUT)。该DUT可以用于响应于该测试信号，产生输出信号。该一个或多个处理设备可以被编程为基于该校准系数中的至少一个校准系数来校正该输出信号。
本说明书(包括此发明内容部分)中所描述的特征中的任何两者或更多者可组合以形成本文未具体描述的具体实施。
本文所述的系统和技术或其一部分可通过计算机程序产品实现或被计算机程序产品控制，该计算机程序产品包括存储于一个或多个非暂态机器可读存储介质上的指令，并且该指令可在一个或多个处理设备上执行以控制(例如，协调)本文所述的操作。本文所述的系统和技术、或其一部分可被实现为设备、方法或电子系统，该设备、方法或电子系统可包括一个或多个处理设备以及存储用于实现各种操作的可执行指令的存储器。
附图和以下具体实施方式中陈述了一个或多个具体实施的详细信息。通过具体实施和附图以及通过权利要求书，其他特征结构、对象和优点将显而易见。
附图说明
图1为可用于为接口板生成校准系数的示例性测试系统的组件的侧视框图。
图2为可用于为接口板生成校准系数的示例性测试系统的组件的顶视框图。
图3为示出包括在为接口板生成校准系数并将那些校准系数用于校正信号的示例方法中的操作的流程图。
不同图中的类似附图标记指示类似元件。
具体实施方式
一种示例性测试系统，诸如自动测试装备(ATE)，包括被配置为输出测试信号到待测设备(DUT)并从该DUT接收信号的测试仪器。接收的信号可以响应于该测试信号或独立于测试信号。测试仪器中的电路，诸如能够进行功率测量的射频(RF)接收器，处理接收的信号以确定，例如，该信号是否处于可接受范围内，并因此确定该DUT是否通过测试。设备接口板(DIB)，也称为“负载板”，其在该DUT与该测试仪器之间提供机械连接和电连接。例如，该DIB可以包括与该DUT相连接的信号触点，诸如球栅阵列(BGA)垫。电缆，诸如传导迹线或射频(RF)电缆，其在那些信号触点与该测试仪器之间运行，以在该测试仪器和该DUT之间传递信号。在一些具体实施中，可以存在一个或多个插入器或其它接口板，其是该DUT与该测试仪器之间机械连接和电连接的一部分，并且完成该连接。
在一些示例中，ATE按照DIB进行校准。例如，该DIB可以是测试仪器性能已指定或已知的点。该位置被称为该测试仪器的校准平面。在该校准平面以外(例如，从该校准平面到该信号触点)，测试系统性能可能不是已指定或已知的。相应地，本文所述为用于校准测试系统中的接口板诸如DIB的示例性技术。在一些具体实施中，由于基于校准平面的校准已知，并且本文所述的技术用于校准该校准平面与该DIB上的信号触点之间的路径的其余部分，该测试仪器与该DIB上的信号触点之间的整个信号路径可以经过校准。
前述段落中描述的测试系统的示例包括具有一个或多个信号传输路径的DIB和用于连接至该测试系统的一个或多个组件的接口。测试电路被配置为，例如被构造、被布置、被编程或被控制为将测试信号注入至该一个或多个信号传输路径中，并在该接口处测量该测试信号的传输版本以获得测量信号。一个或多个处理设备被配置为，例如被编程为基于该注入的测试信号与该测量信号之差来生成校准系数，并且将该校准系数存储在DIB上的计算机存储器中。该校准系数对该一个或多个信号传输路径对该测试信号的影响进行校正。例如，该校准系数可以校正信号传输路径的长度、信号传输路径的受损或插入损耗，或信号传输的阻抗。该校准系数可以独属于该DIB，并且可以在该DIB连接至不同测试系统时被获取，从而实现对DUT的点的校准。
图1示出了示例性ATE 10的部件，其可用于实现本文所述的技术。在图1中，虚线在概念上表示系统部件之间的潜在信号路径。
ATE 10包括测试头12和控制系统13。该控制系统可包括计算系统，该计算系统由一个或多个微处理器或如本文所描述的其他适当的处理设备组成。设备接口板(DIB)15包括印刷电路板(PCB)，该印刷电路板连接至测试头12，并且包括与正在接受测试的或待通过ATE进行测试的一个或多个DUT(未示出)连接的机械接口和电接口。功率，包括电压在内，可经由该DIB中的一个或多个导管运行至连接至该DIB的DUT。
在图1的示例中，DIB 15电连接和机械连接到测试头12。该DIB包括位点19，其可包括销钉、BGA垫，或该DUT可连接至的其它电连接和机械连接点。测试信号和响应信号，诸如RF信号和其它信号，经由穿过位点的测试通道在该DUT与测试仪器之间传递。DIB 15还包括连接器、传导迹线和用于在该测试仪器、连接至位点19的DUT以及其它电路之间路由信号的电路等。DIB 15还包括用于存储如本文所述的DIB的校准系数的计算机存储器23。
控制系统13与测试头中包括的部件通信以控制测试。例如，控制系统13可将测试程序集下载到测试头中的测试仪器16A至16N。该测试仪器包括硬件设备，并且可包括一个或多个处理设备和其它电路。测试仪器16A至16N可运行该测试程序集，以测试与该测试仪器通信的DUT。控制系统13还可向该测试头中的测试仪器发送指令、测试数据和/或可由该测试仪器用来在通过接口连接至该DIB的DUT上执行适当测试的其它信息。在一些具体实施中，该信息可经由计算机或其他类型的网络或经由直接电路径发送。在一些具体实施中，该信息可经由局域网(LAN)或广域网(WAN)发送。
在一个示例中，测试程序生成测试流以提供给该DUT。例如，该测试流被写入为输出测试信号，以引出来自DUT的响应。如上指出，该测试信号和来自该DUT的响应可包括RF信号。
在图1的示例中，ATE 10包括多个测试仪器16A至16N，每个测试仪器可被适当地配置为执行一个或多个测试和/或其它功能。尽管仅描绘了四个测试仪器，但是系统可包括任何适当数量的测试仪器，包括存在于测试头12外部的测试仪器。在一些具体实施中，每个测试仪器可被配置为输出模拟信号、数字信号或RF信号以基于例如由控制系统提供的数据来测试DUT，并接收来自该DUT的模拟响应信号、数字响应信号或RF响应信号。不同的测试仪器可被配置为执行不同类型的测试和/或被配置为测试不同的DUT。例如，该测试仪器可包括RF测试仪器16B，以将RF测试信号发送到DUT，并接收来自该DUT的RF响应信号。该接收的信号可包括基于该测试信号的RF响应信号和/或源自该DUT的未被(例如，未响应于)测试信号提示的信号。在一些具体实施中，在该用于发送测试和响应信号的DUT、DIB与测试仪器接口之间可能存在电导体，诸如同轴线。
包括RF信号的测试信号可通过多个测试通道或其它导电介质发送到该DUT或从其接收。在一些示例中，测试通道可包括物理传输介质，通过该物理传输介质，信号从该测试仪器发送到DUT，以及从该DUT接收信号。物理传输介质可以包含但不限于单独或与无线传输介质组合的电导体。在一些示例中，测试通道可包括频率范围，信号在该范围内通过一个或多个物理传输介质进行传输。测试通道可包括该DIB上的传导迹线和/或电连接至该DIB上的传导迹线。测试通道还可包括该测试仪器上用于接收和数字化信号的硬件。
在一些示例中，ATE 10包括将测试仪器测试通道21连接至DIB 15的连接接口18。连接接口18可包括连接器20或用于在该测试仪器与DIB 15之间路由信号的其它设备。例如，连接接口可包括其上安装有此类连接器的一个或多个电路板或其他基板。包括在该测试通道中的导体可被引导穿过连接接口和该DIB。在此示例中，连接接口18为上述校准平面。也就是说，作为DIB 15的一部分或在其外部的连接接口18是ATE 10的性能已指定或已知的点。例如，连接接口18是测试仪器16中的一个或多个或每个测试仪器的性能已指定或已知的点。
探针22，诸如微波探针，可连接至DIB 15上的每个信号触点19，以在该触点处注入信号，或从其接收信号。在一些具体实施中，该探针是ATE 10的一部分。在一些具体实施中，该探针可以连接至控制该探针操作的单独测试仪。
在一些具体实施中，该系统包括RF探针。此类系统具有测量不同DUT间距和DUT着陆模式的灵活性。可以利用操作员指导来选择RF路径控制对象，以获得精确的针对该DIB上的每个导电路径的探针布置。
图2为ATE的另一集中于进行DIB校准的具体实施的框图。在图2中，DIB 25可以具有与图1的DIB 15相同的结构和功能；测试头27可以具有与图1的测试头12相同的结构和功能；测试仪器28可以具有与图1的测试仪器16相同的结构和功能；并且探针头29可以具有与图1的探针头22相同的结构和功能。图2包括连接接口30，其可以具有与图1的连接接口18相同的结构和功能，并且其可以是该DIB和可以对应于图1的计算机存储器23的NOR闪存存储器31或任何可编程固态半导体存储设备的一部分或在其外部。信号触点32，诸如BGA，可以具有与图1的信号触点19相同的结构和功能。图2还示出了探针定位器34，其可以被配置，并由测试仪器28控制，以选择性地接触DIB 25上的信号触点，包括信号触点32，从而将测试信号注入至该DIB上的一个或多个信号传输路径37中。如上指出，DIB传输路径可以包括传导迹线，并且还可以包括有源电子设备，诸如继电器和无源电子设备，诸如电阻器和电容器。延伸电缆38可以将控制信号发送到探针定位器，以控制上述探针头在上述信号触点之间的移动。通过该延伸电缆发送的控制信号还可以用于控制将哪些测试信号注入到哪些信号触点中从而执行如本文所述的DIB 25的校准。图2还示出了连接器40，其经由传输路径41连接测试仪器28和DIB 25，并且还将延伸电缆38连接至测试仪器28。
在图2的示例中，测试仪器性能和由此而来的校准对于区域45是已知的，并且对于区域44是未知的或已知的。在一个示例中，校准从测试仪器28到连接接口30(校准平面)是已知的，并且校准对于探针头29也是已知的。在本文所述的示例性过程中，为该DIB，例如，沿着其传导迹线，确定校准系数。例如，该DIB可以影响通过其中的信号的水平或其它特征。在本文所述的此过程中，确定当与输出信号水平组合时产生期望的信号水平或特征的值(校准系数)。这些校准系数存储在该DIB上的计算机存储器中。因此，每当该DIB被转移至新测试系统时，这些校准系数将保留在DIB上，并且可继续进入该新测试系统。这些校准系数可以，例如由上述控制系统，应用于通过该DIB的信号。因此，每当该DIB被再次使用时，无需重新校准该DIB也可保持通过该DIB的信号的准确度。上述计算机存储器中的校准系数可以通过应用程序编程接口(API)由计算系统诸如测试仪器或控制系统获取。
在一些具体实施中，该校准平面可以不同于前述段落中描述的校准平面。例如，该校准平面可以位于连接器40，在传输路径41上的任何适当的点，或在该DIB上的任何适当位置处。本文所述的这些过程可用于确定校准系数，以校准从任意测试系统校准平面到上述DUT信号触点的信号。
图3示出了为接口板如本文所述的示例性DIB生成校准系数的示例性过程50。根据过程50，探针头被移动(51)至与该DIB上的信号触点发生接触。例如，该探针头可以选择性地连接至该DIB上的信号触点。该探针头被控制注入(52)一个或多个测试信号到该信号触点中，并且由此贯穿该DIB上的一个或多个信号传输路径。在这方面，可以通过将该探针头移动到与连续的信号触点进行接触来将信号注入到每个信号触点和对应的传输路径中。然后，可以针对该DIB上的每个信号触点生成校准系数，并且将其存储在与该信号触点的标识相关联的计算机存储器23/NOR闪存存储器31中。这些校准系数可以用于校准通过那些信号触点的信号。
在图2的示例中，探针头29将测试信号注入到信号触点32中。在一些示例中，该探针头可由测试仪器直接控制、由控制系统直接控制，或者由控制系统通过测试仪器控制。例如，该控制系统可以引导该测试仪器控制该探针头，以将测试信号注入到具有由该控制系统指定的特征的信号触点32中。在一些具体实施中，射频(RF)测试仪器包括电路，该电路被配置为，例如被构造、被布置和/或被编程为控制、协调或启动测试信号的注入。
在一些具体实施中，该控制系统被配置为，例如，被编程为生成用于在计算机显示设备上进行显示的用户界面(UI)。该UI用于启动多个测试系统参数包括上述测试信号的设置参数的编程。例如，这些注入到每个信号触点中的测试信号可以扫过一个频率范围。该UI可以允许用户设置这一频率范围。在这些测试信号中，具有不同频率的不同测试信号同时具有不同的功率水平。在一些示例中，对于该频率范围内的每个频率，该频率下的测试信号将具有不同的功率水平。在一些示例中，对于该频率范围内的每个频率，该频率下的测试信号将具有多个不同的功率水平。在一些示例中，在一个或多个频率但并非全部频率下的测试信号将具有不同的功率水平。该UI可以被配置为允许用户选择性地对哪个频率将具有哪个功率水平进行编程。可以针对每个信号触点/频率/功率水平组合确定单独的校准系数。
这些测试信号可以具有任何适当的频率和功率水平。在一些具体实施中，这些测试信号的频率大于2千兆赫(GHz)，诸如3GHz、4GHz、5GHz或6GHz。在一些具体实施中，这些测试信号的频率大于6GHz，诸如7GHz、8GHz、9GHz或10GHz。在一些具体实施中，这些测试信号的频率大于18GHz，诸如19GHz、20GHz、21GHz或22GHz。在一些具体实施中，这些测试信号的频率处于6GHz至18GHz的范围内。在一些具体实施中，这些测试信号的频率处于18GHz至20GHz的范围内。在一些具体实施中，这些测试信号的频率在毫米(MM)波范围内。根据一个示例的定义，MM波频率是在30GHz至300GHz范围内的电磁光谱中的射频频带。根据一个示例的定义，MM波频率是在24GHz至100GHz范围内的电磁光谱中的射频频带。在一些具体实施中，这些测试信号的频率在5G范围内(例如，第5代新空口(NR)频带)，包括MM波、中频带(例如，低于6GHz)和/或低频带频率(例如，低于1GHz)。
在图2的示例中，这些测试信号穿过传输路径37到连接接口30。尽管在图2中未明确示出，但传输路径37可以包括一个或多个传导迹线和沿着一个、一些或所有传导迹线的一个或多个有源和/或无源电子设备。在连接接口30处测量(53)在信号触点32处被注入的测试信号的传输版本，以获得测量信号。该测量信号可以是，或包括，该测试信号的传输版本或其特征，诸如功率、参数和频率。在一些具体实施中，电路(未示出)连接至该DIB上的连接接口30，以获得该测量信号。该电路可以包括探针或其它类型的采样设备。
过程50还包括全部或部分基于注入的测试信号与该测量信号之差生成(54)校准系数。过程50将该校准系数存储(55)在DIB上的计算机存储器31中。如本文所解释的，该校准系数对该DIB上或贯穿该DIB的一个或多个信号传输路径对该测试信号的影响进行校正。就这一点而言，该DIB可以为多个DIB中被配置为与该测试系统一起使用的一个。在一些具体实施中，该校准系数独属于特定的DIB。在一些具体实施中，所有或部分相同的校准系数可以用于相同的DIB。
该校准系数可由一个或多个处理设备生成，该处理设备驻留在测试仪器、测试头或控制系统上，其实例在本文中有所描述。在一些具体实施中，可以通过在测试仪器上和控制系统上执行的处理的组合来执行确定校准系数的计算。计算可以包括：确定信号属性诸如信号功率是否符合预期，以及如果不符合，则产生对该不可预期的信号属性诸如信号功率进行校正的校准系数。
下面示出示例性校准系数(或“cal因子”)的计算，并且呈现以下定义和值。
1.源功率(dBm(分贝-毫瓦))：来自源的注入测试信号的功率水平。
2.探针头损耗(dB(分贝))：探针头RF路径上的损耗分量。
3.延伸电缆损耗(dB)：从测试仪器连接至探针头的电缆上的损耗。
4.总损耗：导致衰减的RF路径损耗。
5.传输线损耗(dB)：DIB RF传输线迹线损耗。
6.实际源功率：DUT在信号触点经历的功率。
7.RF适配器：用于转换的RF连接器。
8.校正的源功率：经过校正的源功率。
探针头损耗＝2dB
延伸电缆损耗＝3dB
传输线损耗＝6dB
源功率＝-10dBm(DUT在10GHz下接收-10dBm作为其输入)
目标源功率水平＝源功率+总损耗+校准系数(1)
总损耗(dB)＝探针头损耗+延伸电缆损耗+传输线损耗
校正的源功率＝目标源功率水平+cal因子
实际源功率＝源功率+总损耗
实际源功率＝-10-3-2-6＝-22dBm：此为测量信号的功率水平
目标源功率＝实际源功率+校准系数
校准系数＝目标源功率-实际源功率＝-10-(-22)＝+12dB
因此，校准系数＝+12dB
该校准系数可以结合到等式(1)中，以如下校正DUT接收的源功率：
目标源功率＝-10dBm(-10dBm是DUT接收的功率)
校正的源功率＝目标源功率水平+cal因子＝-10+12＝+2dBm(2)
在一些具体实施中，该校准系数对由沿着该DIB上的一个或多个信号传输路径的传输引起的该测试信号中的功率变化进行校正。在一些具体实施中，该校准系数对由沿着该DIB上的该一个或多个信号传输路径的传输引起的该测试信号的频率变化进行校正。在一些具体实施中，该校准系数对由沿着该DIB上的该一个或多个信号传输路径的传输引起的该测试信号中的功率、线性或增益变化中的至少一者进行校正。在一些具体实施中，该校准系数对该DIB上的该一个或多个信号传输路径中信号传输路径的长度对该测试信号的影响进行校正。在一些具体实施中，该校准系数对该DIB上的该一个或多个信号传输路径中信号传输路径的受损或插入损耗对该测试信号的影响进行校正。在一些具体实施中，该校准系数对该DIB上的该一个或多个信号传输路径中信号传输路径的阻抗对该测试信号的影响进行校正。在校准平面不处于接口30的具体实施中，该校准系数可以校正从来自校准平面到来自DUT信号触点在DIB上的位置的任何前述影响。
再次参考图3，在测试期间，测试电路，诸如测试仪器28，被配置为将测试信号输出到附接到DIB 25的DUT。该DUT响应于该测试信号产生输出信号。该测试仪器或控制系统可以识别与该DUT连接的信号触点，并且可以识别该测试信号的频率和功率水平。已知该信息的测试仪器或控制系统可以通过API获取适合于来自计算机NOR闪存存储器31的测试信号的校准系数。例如，该测试仪器或控制系统可以针对信号触点获取用于与该测试信号具有相同频率和功率水平的信号的校准系数。然后，该测试仪器或控制系统可以基于从该存储器获得的校准系数中的至少一个校准系数来校正(56)该输出信号。相对于以上等式(2)描述可执行的校正的示例。
本文所述的示例性系统可包括硬件，或硬件和软件的组合。例如，类似本文所述系统的系统可包括各种控制器和/或处理设备，各种控制器和/或处理设备定位于系统中的各点处以控制自动化元件的操作。中央计算机可协调在各种控制器或处理设备中的操作。中央计算机、控制器和处理设备可执行各种软件例程来实现对各种自动化元件的控制和协调。
本文所述的过程可由系统或任何其他适当的计算设备执行。该过程可至少部分地通过使用一个或多个计算机程序产品来控制，该计算机程序产品例如为一个或多个信息载体(诸如一个或多个非暂态机器可读介质)中有形体现的一个或多个计算机程序，以用于一个或多个数据处理装置的执行或控制一个或多个数据处理装置的运行，该数据处理装置例如为可编程处理器、计算机、多台计算机和/或可编程逻辑部件。
计算机程序可采用任何形式的编程语言编写，包括编译或解释语言，并且其可以任何形式部署，包括作为独立程序或作为模块、部件、子程序或适用于计算环境中的其他单元。计算机程序可被部署成在一台计算机上或者在一个站点处或分布在多个位点并且通过网络互连的多台计算机上执行。
与实现全部或部分测试相关联的动作可通过一个或多个可编程处理器进行，该处理器执行一个或多个计算机程序来进行本文所述的一些功能。全部或部分测试可使用专用逻辑电路例如FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)来实现。
适用于计算机程序执行的处理器包括(举例来说)通用和专用微处理器两者，以及任何种类数字计算机的任何一个或多个处理器。通常，处理器将从只读存储区或随机存取存储区或这二者接收指令和数据。计算机(包括服务器)的元件包括用于执行指令的一个或多个处理器以及用于存储指令和数据的一个或多个存储区设备。通常，计算机还将包括(或者操作地耦接以从其接收数据或向其传输数据或这二者)一个或多个机器可读存储介质，诸如用于存储数据的大容量存储设备，例如，磁盘、磁光盘或光盘。适于体现计算机程序指令和数据的机器可读存储介质包括所有形式的非易失性存储区，包括(以举例的方式)半导体存储区设备，例如，EPROM、EEPROM和快闪存储区设备；磁盘，例如内部硬盘或可移动磁盘；磁光盘；以及CD-ROM盘和DVD-ROM盘。
如本文所述的任何“电连接”可包括直接的物理连接或包括中间部件但仍允许电信号在所连接的部件之间流动的间接连接。除非另有说明，否则无论是否用字词“电”来修饰术语“连接”，本文中所提到的涉及电信号流过的电路的任何“连接”均为电连接，而不一定是直接的物理连接。
本文所述的不同具体实施的元件可组合在一起以形成未在上面具体阐明的其他实施方案。多个元件可被排除在本文所述的结构之外而不对其操作产生不利影响。此外，各单独元件可组合为一个或多个单个元件来进行本文所述的功能。

Claims (23)

1.一种测试系统，所述测试系统包括：
设备接口板(DIB)，所述设备接口板包括一个或多个信号传输路径和用于连接至所述测试系统的一个或多个其它组件的接口；
测试电路，所述测试电路用于将测试信号注入至所述一个或多个信号传输路径中，并在所述接口处测量所述测试信号的传输版本以获得测量信号；以及
一个或多个处理设备，所述一个或多个处理设备用于基于所述注入的测试信号与所述测量信号之差来生成校准系数，并且将所述校准系数存储在计算机存储器中，所述校准系数对所述一个或多个信号传输路径对所述测试信号的影响进行校正。
2.根据权利要求1所述的测试系统，其中所述测试信号扫过一个频率范围。
3.根据权利要求2所述的测试系统，其中所述一个或多个处理设备被编程为生成用于在计算机显示设备上进行显示的用户界面(UI)，所述UI用于启动多个测试系统参数的编程，包括所述频率范围的设置。
4.根据权利要求1所述的测试系统，其中在所述测试信号中，具有不同频率的不同测试信号同时具有不同的功率水平。
5.根据权利要求1所述的测试系统，其中所述校准系数对所述DIB上的所述一个或多个信号传输路径上的信号损耗进行校正。
6.根据权利要求1所述的测试系统，所述测试系统还包括：
探针，所述探针用于选择性地接触所述DIB上的信号触点，以将所述测试信号注入至所述一个或多个信号传输路径中。
7.根据权利要求1所述的测试系统，其中所述计算机存储器位于所述DIB上。
8.根据权利要求1所述的测试系统，所述测试系统还包括用于连接至所述DIB的所述接口以获得所述测量信号的电路。
9.根据权利要求1所述的测试系统，其中所述一个或多个传输路径中的传输路径包括无源电子设备或有源电子设备中的至少一者。
10.根据权利要求1所述的测试系统，其中所述测试电路是射频(RF)测试仪器的一部分，并且所述一个或多个信号传输路径被配置为传输RF信号。
11.根据权利要求1所述的测试系统，其中所述测试信号的频率大于2千兆赫(GHz)。
12.根据权利要求1所述的测试系统，其中所述测试信号的频率在毫米(MM)波范围内。
13.根据权利要求1所述的测试系统，其中所述测试信号的频率大于6千兆赫(GHz)。
14.根据权利要求1所述的测试系统，其中所述测试信号的频率大于18千兆赫(GHz)。
15.根据权利要求1所述的测试系统，其中所述校准系数对由沿着所述一个或多个信号传输路径的传输引起的所述测试信号中的功率变化进行校正。
16.根据权利要求1所述的测试系统，其中所述校准系数对由沿着所述一个或多个信号传输路径的传输引起的所述测试信号中的频率变化进行校正。
17.根据权利要求1所述的测试系统，其中所述校准系数对由沿着所述一个或多个信号传输路径的传输引起的所述测试信号中的功率、线性或增益变化中的至少一者进行校正。
18.根据权利要求1所述的测试系统，其中所述校准系数对所述一个或多个信号传输路径中信号传输路径的长度对所述测试信号的影响进行校正。
19.根据权利要求1所述的测试系统，其中所述校准系数对所述一个或多个信号传输路径中的信号传输路径的受损或插入损耗对所述测试信号的影响进行校正。
20.根据权利要求1所述的测试系统，其中所述校准系数对所述一个或多个信号传输路径中的信号传输路径的阻抗对所述测试信号的影响进行校正。
21.根据权利要求1所述的测试系统，其中所述DIB是多个DIB中被配置为与所述测试系统一起使用的一个DIB，所述计算机存储器位于所述DIB上，并且所述校准系数独属于所述DIB。
22.根据权利要求1所述的测试系统，其中所述计算机存储器位于所述DIB上，并且所述计算机存储器中的校准系数能够由计算系统通过应用程序编程接口(API)获取。
23.根据权利要求1所述的测试系统，其中所述测试电路被配置为输出测试信号到附接到所述DIB的待测设备(DUT)，所述DUT用于响应于所述测试信号产生输出信号；并且
其中所述一个或多个处理设备被编程为基于所述校准系数中的至少一个校准系数来校正所述输出信号。
CN202180012816.4A 2020-03-11 2021-03-03 校准接口板 Pending CN115053141A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/815,132 2020-03-11
US16/815,132 US11221365B2 (en) 2020-03-11 2020-03-11 Calibrating an interface board
PCT/US2021/020666 WO2021183342A1 (en) 2020-03-11 2021-03-03 Calibrating an interface board

Publications (1)

Publication Number Publication Date
CN115053141A true CN115053141A (zh) 2022-09-13

Family

ID=77664566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180012816.4A Pending CN115053141A (zh) 2020-03-11 2021-03-03 校准接口板

Country Status (5)

Country Link
US (1) US11221365B2 (zh)
JP (1) JP2023517832A (zh)
KR (1) KR20220153023A (zh)
CN (1) CN115053141A (zh)
WO (1) WO2021183342A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921598B2 (en) 2021-10-13 2024-03-05 Teradyne, Inc. Predicting which tests will produce failing results for a set of devices under test based on patterns of an initial set of devices under test
WO2024175211A1 (en) * 2023-02-24 2024-08-29 Advantest Corporation System and method for calibrating a device-under-test interface

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288561B1 (en) 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US4864077A (en) 1988-06-10 1989-09-05 Teradyne, Inc. Shielded enclosure
US4894753A (en) 1988-09-09 1990-01-16 Teradyne, Inc. Electrical circuitry support apparatus
GB2257272B (en) 1991-06-29 1995-01-04 Genrad Ltd DC level generator
US5471136A (en) 1991-07-24 1995-11-28 Genrad Limited Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
US5572160A (en) 1994-12-01 1996-11-05 Teradyne, Inc. Architecture for RF signal automatic test equipment
US5615219A (en) 1995-11-02 1997-03-25 Genrad, Inc. System and method of programming a multistation testing system
US6204813B1 (en) 1998-02-20 2001-03-20 Trakus, Inc. Local area multiple object tracking system
US6275962B1 (en) 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
WO2002075343A1 (en) 2001-03-19 2002-09-26 Teradyne, Inc. Ate calibration method and corresponding test equipment
US6504395B1 (en) 2001-08-30 2003-01-07 Teradyne, Inc. Method and apparatus for calibration and validation of high performance DUT power supplies
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US7034548B2 (en) 2003-04-11 2006-04-25 Agilent Technologies, Inc. Balanced device characterization including test system calibration
JP2007519892A (ja) 2003-06-11 2007-07-19 アジレント・テクノロジーズ・インク 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換
US7203460B2 (en) 2003-10-10 2007-04-10 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
CN101069101A (zh) * 2004-08-26 2007-11-07 特斯检验株式会社 半导体的测试系统
US7046027B2 (en) 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
US7717629B2 (en) 2004-10-15 2010-05-18 Lifesize Communications, Inc. Coordinated camera pan tilt mechanism
US7643545B2 (en) 2005-03-31 2010-01-05 Teradyne, Inc. Calibrating automatic test equipment to account for magnitude and phase offsets
US7480581B2 (en) * 2006-06-27 2009-01-20 Teradyne, Inc. Calibrating a testing device
US7768278B2 (en) 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US7888947B2 (en) 2007-11-21 2011-02-15 Teradyne, Inc. Calibrating automatic test equipment
US9735779B1 (en) 2009-07-07 2017-08-15 Altera Corporation Apparatus and methods for on-die temperature sensing to improve FPGA performance
US8751183B2 (en) 2011-09-26 2014-06-10 Texas Instruments Incorporated Tester having system maintenance compliance tool
US10048304B2 (en) 2011-10-25 2018-08-14 Teradyne, Inc. Test system supporting simplified configuration for controlling test block concurrency
US9147620B2 (en) * 2012-03-28 2015-09-29 Teradyne, Inc. Edge triggered calibration
KR20140112135A (ko) 2013-03-11 2014-09-23 삼성전자주식회사 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템
KR101487979B1 (ko) 2013-07-26 2015-01-29 엘아이지넥스원 주식회사 증폭기 성능 시험에서의 번-아웃 방지 장치 및 그 방법
US10345418B2 (en) 2015-11-20 2019-07-09 Teradyne, Inc. Calibration device for automatic test equipment
US9755766B2 (en) 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
US9786977B2 (en) 2015-12-10 2017-10-10 Teradyne, Inc. Pocketed circuit board

Also Published As

Publication number Publication date
WO2021183342A1 (en) 2021-09-16
JP2023517832A (ja) 2023-04-27
US11221365B2 (en) 2022-01-11
US20210286000A1 (en) 2021-09-16
KR20220153023A (ko) 2022-11-17

Similar Documents

Publication Publication Date Title
US10345418B2 (en) Calibration device for automatic test equipment
US8446165B2 (en) Link analysis compliance and calibration verification for automated printed wiring board test systems
US7906979B2 (en) High frequency differential test probe for automated printed wiring board test systems
CN106663645B (zh) 用于在测试设备中传输信号的同轴结构
CN115053141A (zh) 校准接口板
JP7288464B2 (ja) 分散されたリソースを有する試験システム
US20110156730A1 (en) Chip-based prober for high frequency measurements and methods of measuring
US10371716B2 (en) Method and apparatus for socket power calibration with flexible printed circuit board
US20190391193A1 (en) An interferometric IQ-mixer/DAC solution for active, high speed vector network analyser impedance renormalization
JP2023547606A (ja) 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法
US10145931B2 (en) Tester
TW201428303A (zh) Ｒｆ探針
Rumiantsev et al. Calibration, repeatability and related characteristics of on-wafer, broadband 70 kHz–220 GHz single-sweep measurements
EP3680674B1 (en) Method for determining angle of probe, high-frequency characteristic inspecting device, program and storage medium
US9964573B2 (en) Method for measuring characteristic impedance of electric transmission line
US10151822B2 (en) Tester
Kotzev et al. Extraction of broadband error boxes for microprobes and recessed probe launches for measurement of printed circuit board structures
Liang et al. A broad band Through-Line-Line de-embedding technique for BGA package measurements
TW202301822A (zh) 用於測量導電射頻（ｒｆ）測試信號路徑之路徑損失之系統及方法
Kataria PHASE MEASUREMENTS, CALIBRATION TECHNIQUES CRITICAL IN VERIFYING MMWAVE DESIGNS.
Wang et al. Measurement and correlation of the PCB high speed links
Li et al. An approach for microprobe measurement and modeling for millimeter-wave application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination