CN115051954B - 一种基于FPGA BlockRam的大容量以太网报文统计限速装置 - Google Patents

一种基于FPGA BlockRam的大容量以太网报文统计限速装置 Download PDF

Info

Publication number
CN115051954B
CN115051954B CN202210984811.4A CN202210984811A CN115051954B CN 115051954 B CN115051954 B CN 115051954B CN 202210984811 A CN202210984811 A CN 202210984811A CN 115051954 B CN115051954 B CN 115051954B
Authority
CN
China
Prior art keywords
counter
field
counting
value
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210984811.4A
Other languages
English (en)
Other versions
CN115051954A (zh
Inventor
孙云刚
于洪涛
孙光来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zuojiang Technology Co ltd
Original Assignee
Beijing Zuojiang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zuojiang Technology Co ltd filed Critical Beijing Zuojiang Technology Co ltd
Priority to CN202210984811.4A priority Critical patent/CN115051954B/zh
Publication of CN115051954A publication Critical patent/CN115051954A/zh
Application granted granted Critical
Publication of CN115051954B publication Critical patent/CN115051954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/20—Traffic policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0894—Packet rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种基于FPGA BlockRam的大容量以太网报文统计限速装置，属于网络通信领域。本发明通过小位宽的预加模块对刷新周期内的事件发生次数进行记录，在较小的资源开销下保证了计数器的准确性；通过FPGA中的Block RAM构建大位宽计数器，合理地利用了FPGA内的资源；通过周期刷新的策略将预加计数器的信息同步至Block RAM中的主计数器中；通过存储单元中的丢弃阈值字段配合计数器字段实现特定事件的限速；通过计数修正字段对结构性的丢弃精度进行了补偿。保证了平均限速精度。本发明提出的方案合理地利用了FPGA中大规模存在的SRAM资源，可以在较小的逻辑资源消耗下实现较大规模的统计限速功能。有利于FPGA内资源消耗的平衡和时序的优化。

Description

一种基于FPGA BlockRam的大容量以太网报文统计限速装置
技术领域
本发明属于网络通信领域，具体涉及一种基于FPGA BlockRam的大容量以太网报文统计限速装置。
背景技术
基于安全、审计、流量控制、调试等诸多需求，在网络设备中有大量用于报文统计限速的计数结构存在。这些计数结构用于统计在单位时间内特定报文的发生频度并在计数器达到特定阈值后执行报文丢弃以达到限速效果。在电路层面单个计数结构所需的电路面积较小，在实际情况中这种小规模的电路在特定设计中会成百上千地出现，大量消耗FPGA逻辑资源。本发明将设计一种基于FPGA BlockRam资源的报文统计限速结构，综合局部小规模计数缓冲，全局周期刷新等技术以较小的逻辑资源消耗实现大容量报文统计限速结构。
在FPGA实现中通常以逻辑资源实现计数器结构，随着网络带宽的增加，统计特定时间内特定报文数量的计数器位宽也随之增加。以以太网为例，千兆以太网报文速率上限为1.5Mpps（packet per second），以秒为统计周期的报文计数器位宽为21bit，这一数量在10Gbps（bit per second）、40Gbps、 100Gbps以太网环境下分别增长至15Mpps、60Mpps和150Mpps与之对应的计数器位宽分别为24bit，27bit，和28bit。相对应的byte per second计数器位宽分别为 27bit，31bit，33bit和34bit。在需要大量统计限速结构存在的场景中这些计数器将及大地消耗FPGA逻辑资源，导致FPGA布局布线和时序收敛的困难，严重的可能导致FPGA布局布线失败。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是如何提供一种基于FPGA BlockRam的大容量以太网报文统计限速装置，以解决计数器将及大地消耗FPGA逻辑资源，导致FPGA布局布线和时序收敛困难的问题。
（二）技术方案
为了解决上述技术问题，本发明提出一种基于FPGA BlockRam的大容量以太网报文统计限速装置，该装置包括n个预加模块、周期刷新模块和主计数器；
n个预加模块为n个独立的小位宽计数器，分别对n事件进行累加，待周期刷新模块将预加模块的预加值读取并合并到主计数器的相关存储单元后预加模块的计数值清零；预加模块包含一个丢弃标志，此标志由周期刷新模块根据主计数器中的计数值是否超过丢弃阈值进行设置，在计数周期结束时清除；
主计数器的核心结构为一双口RAM，双口RAM中包括n个主计数器存储单元，每个主计数器存储单元包括：计数器字段、计数保持字段、丢弃阈值字段和计数修正字段；双口RAM其中一个接口为读取/配置接口，该接口为其他逻辑或CPU提供了对存储单元各字段的读取接口和丢弃阈值字段的配置接口；双口ram的另一接口与周期刷新模块连接，周期刷新模块通过此接口对计数器字段、计数保持字段和计数修正字段进行更新；主计数器的一个存储单元对应一个计数器和计数事件，并持续地对该事件的发生次数进行记录；
周期刷新模块连续地扫描n个预加模块以及与之关联的n个主计数器存储单元，一个预加模块和一个关联的主计数器存储单元组成一个计数单元，扫描到特定计数单元后获取对应的预加模块的预加值和主计数器各个字段，基于不同的条件执行刷新操作。
进一步地，该装置包括事件向量接口，事件向量接口为n bit向量，连接到n个预加模块，对应n个以太网事件，若某事件发生则事件向量对应的bit置位为1。
进一步地，该装置包括秒脉冲接口，秒脉冲接口为秒定时接口，连接周期刷新模块，每1秒钟产生1个高脉冲，此信号用于计数单元的周期性清零。
进一步地，该装置包括读取/配置接口，读取/配置接口连接到主计数器，用于配置各个计数单元丢弃阈值，获取计数值。
进一步地，所述预加模块的计数位宽综合刷新周期和事件最高频度进行设计以防止计数器溢出。
进一步地，计数器字段为大位宽的计数器，用以实时累加相关事件发生次数。
进一步地，计数保持字段用以记录上一计数周期结束时计数器字段的值，通过读取/配置接口获取。
进一步地，丢弃阈值字段：通过读取/配置接口进行设置，若计数周期内计数器的值超过丢弃阈值则该周期剩余时间内该计数器对应事件再次发生将触发报文丢弃。
进一步地，计数修正字段：用于记录特定周期内报文丢弃数量误差，在下一计数周期的丢弃策略将感知这一误差并进行相应的修正，保证在多个计数周期平均后丢弃报文数量与丢弃阈值能准确对应。
进一步地，所述基于不同的条件执行刷新操作具体包括：
若PPS有效，执行如下操作：
主计数器的计数保持字段置为：计数器字段+预加值；
主计数器的计数器字段清零；
预加模块的预加值清零；
预加模块的丢弃标记清零；
若主计数器中的（计数器字段+预加值）超过（丢弃阈值字段-计数修正字段）
主计数修正字段设置为：计数器字段+预加值-（丢弃阈值字段-计数修正字段）；
主计数器的计数器字段置为：计数器字段+预加值；
预加模块的预加值清零；
预加模块的丢弃标记置位；
其他情况：
主计数器的计数器字段置为：计数器字段+预加值；
预加模块的预加值清零；
在完成上述操作后周期刷新模块继续进行下一计数单元的刷新操作。
（三）有益效果
本发明提出一种基于FPGA BlockRam的大容量以太网报文统计限速装置，本发明通过小位宽的预加模块对刷新周期内的事件发生次数进行记录，在较小的资源开销下保证了计数器的准确性；通过FPGA中的Block RAM构建大位宽计数器，合理地利用了FPGA内的资源；通过周期刷新的策略将预加计数器的信息同步至Block RAM中的主计数器中；通过存储单元中的丢弃阈值字段配合计数器字段实现特定事件的限速；通过计数修正字段对结构性的丢弃精度进行了补偿。保证了平均限速精度。本发明提出的方案合理地利用了FPGA中大规模存在的SRAM资源，可以在较小的逻辑资源消耗下实现较大规模的统计限速功能。有利于FPGA内资源消耗的平衡和时序的优化。
附图说明
图1为本发明的整体结构示意图；
图2为本发明的主计数器存储单元示意图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明基于FPGA BlockRam资源配合少量逻辑资源实现大容量以太网报文统计限速装置，充分利用FPGA内大量存在的BlockRam资源，节约了珍贵的LUT，Register等逻辑资源，实现了FPGA多种资源利用比例的平衡。本发明提出的方案，有利于FPGA设计资源整体使用率和时序的提升，同时基于BlockRam的技术结构实现了计数结构的模块化和参数化设计，有利于FPGA设计开发效率的提升。
本发明基于FPGA BlockRam的大容量以太网报文统计限速装置整体方案如图1所示，该装置与外围电路主要接口包括事件向量接口、秒脉冲(PPS,pulse per second)接口和读取/配置接口。
其中事件向量接口为n bit向量，连接到n个预加模块，对应n个以太网事件，若某事件发生则事件向量对应的bit置位为1。
秒脉冲接口为秒定时接口，连接周期刷新模块，每1秒钟产生1个高脉冲，此信号用于计数单元的周期性清零。
读取/配置接口用于配置各个计数单元丢弃阈值，获取计数值等操作。
如图1所示，本发明的装置包括n个预加模块，周期刷新模块和主计数器。
其中n个预加模块为n个独立的小位宽计数器，分别对n事件进行累加，待周期刷新模块将预加模块的预加值读取并合并到主计数器的相关存储单元后预加模块的计数值清零。此外预加模块包含一个丢弃标志，此标志由周期刷新模块根据主计数器中的计数值是否超过丢弃阈值进行设置，在计数周期（计数周期由PPS信号确定）结束时清除。预加模块的计数位宽需综合刷新周期和事件最高频度进行合理设计以防止计数器溢出。
周期刷新模块连续地扫描n个预加模块以及与之关联的n个主计数器存储单元，一个预加模块和一个关联的主计数器存储单元组成一个计数单元，扫描到特定计数单元后获取对应的预加模块值和主计数器各个字段（主计数器结构见图2），基于不同的条件执行以下刷新操作。
A：若PPS有效，执行如下操作
1：主计数器的计数保持字段置为：计数器字段+预加值。
2：主计数器的计数器字段清零。
3：预加模块的预加值清零。
4：预加模块的丢弃标记清零。
B：若主计数器中的（计数器字段+预加值）超过（丢弃阈值字段-计数修正字段）
1：主计数修正字段设置为：计数器字段+预加值-（丢弃阈值字段-计数修正字段）。
2：主计数器的计数器字段置为：计数器字段+预加值。
3：预加模块的预加值清零。
4：预加模块的丢弃标记置位。
C: 其他情况
1：主计数器的计数器字段置为：计数器字段+预加值。
2：预加模块的预加值清零。
在完成上述操作后周期刷新模块继续进行下一计数单元的刷新操作。
主计数器核心结构为一双口RAM，双口RAM其中一个接口为读取/配置接口，该接口为其他逻辑或CPU提供了对存储单元各字段的读取接口和丢弃阈值字段的配置接口；双口ram的另一接口与周期刷新模块连接，周期刷新模块通过此接口对计数器字段、计数保持字段和计数修正字段进行更新。主计数器存储单元如图2所示。主计数器的一个存储单元对应一个计数器和计数事件，并持续地对该事件的发生次数进行记录。主计数器各个字段的含义和功能如下：
计数器字段：大位宽的计数器，用以实时累加相关事件发生次数。
计数保持字段：用以记录上一计数周期结束时计数器字段的值，可通过读取/配置接口获取。
丢弃阈值字段：通过读取/配置接口进行设置，若计数周期内计数器的值超过丢弃阈值则该周期剩余时间内该计数器对应事件再次发生将触发报文丢弃。
计数修正字段：由于采用预加+周期刷新结构，特定周期内报文丢弃数量的准确度存在误差，该误差将被记录在计数修正字段，在下一计数周期的丢弃策略将感知这一误差并进行相应的修正，保证在多个计数周期平均后丢弃报文数量与丢弃阈值能准确对应。
本发明的关键在于：
通过小位宽的预加模块对刷新周期内的事件发生次数进行记录，在较小的资源开销下保证了计数器的准确性。
通过FPGA中的Block RAM构建大位宽计数器，合理地利用了FPGA内的资源。
通过周期刷新的策略将预加计数器的信息同步至Block RAM中的主计数器中。
通过存储单元中的丢弃阈值字段配合计数器字段实现特定事件的限速。
通过计数修正字段对结构性的丢弃精度进行了补偿。保证了平均限速精度。
相对于FPGA中常用的以逻辑资源构建的统计限速装置，本发明提出的方案合理地利用了FPGA中大规模存在的SRAM资源，可以在较小的逻辑资源消耗下实现较大规模的统计限速功能。有利于FPGA内资源消耗的平衡和时序的优化。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，该装置包括n个预加模块、周期刷新模块和主计数器；
该装置包括事件向量接口，事件向量接口为n bit向量，连接到n个预加模块，对应n个以太网事件，若某事件发生，则事件向量对应的bit置位为1；
n个预加模块为n个独立的小位宽计数器，分别对n个以太网事件进行累加，待周期刷新模块将预加模块的预加值读取并合并到主计数器的相关存储单元后预加模块的计数值清零；预加模块包含一个丢弃标志，此标志由周期刷新模块根据主计数器中的计数值是否超过丢弃阈值进行设置，在计数周期结束时清除；
主计数器的核心结构为一双口RAM，双口RAM中包括n个主计数器存储单元，每个主计数器存储单元包括：计数器字段、计数保持字段、丢弃阈值字段和计数修正字段；双口RAM其中一个接口为读取/配置接口，该接口为其他逻辑或CPU提供了对存储单元各字段的读取接口和丢弃阈值字段的配置接口；双口RAM的另一接口与周期刷新模块连接，周期刷新模块通过此接口对计数器字段、计数保持字段和计数修正字段进行更新；主计数器的一个存储单元对应一个计数器和以太网事件，并持续地对该事件的发生次数进行记录；
周期刷新模块连续地扫描n个预加模块以及与之关联的n个主计数器存储单元，一个预加模块和一个关联的主计数器存储单元组成一个计数单元，扫描到特定计数单元后获取对应的预加模块的预加值和主计数器各个字段，基于不同的条件执行刷新操作。
2.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，该装置包括秒脉冲接口，秒脉冲接口为秒定时接口，连接周期刷新模块，每1秒钟产生1个高脉冲，此信号用于计数单元的周期性清零。
3.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，该装置包括读取/配置接口，读取/配置接口连接到主计数器，用于配置各个计数单元丢弃阈值，获取计数值。
4.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，所述预加模块的计数位宽综合刷新周期和事件最高频度进行设计以防止计数器溢出。
5.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，计数器字段为大位宽的计数器，用以实时累加相关事件发生次数。
6.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，计数保持字段用以记录上一计数周期结束时计数器字段的值，通过读取/配置接口获取。
7.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，丢弃阈值字段：通过读取/配置接口进行设置，若计数周期内计数器的值超过丢弃阈值则该周期剩余时间内该计数器对应事件再次发生将触发报文丢弃。
8.如权利要求1所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，计数修正字段：用于记录特定周期内报文丢弃数量误差，在下一计数周期的丢弃策略将感知这一误差并进行相应的修正，保证在多个计数周期平均后丢弃报文数量与丢弃阈值能准确对应。
9.如权利要求1-8任一项所述的基于FPGA BlockRAM的大容量以太网报文统计限速装置，其特征在于，所述基于不同的条件执行刷新操作具体包括：
若PPS有效，执行如下操作：
主计数器的计数保持字段置为：计数器字段+预加值；
主计数器的计数器字段清零；
预加模块的预加值清零；
预加模块的丢弃标记清零；
若主计数器中的（计数器字段+预加值）超过（丢弃阈值字段-计数修正字段）
主计数修正字段设置为：计数器字段+预加值-（丢弃阈值字段-计数修正字段）；
主计数器的计数器字段置为：计数器字段+预加值；
预加模块的预加值清零；
预加模块的丢弃标记置位；
其他情况：
主计数器的计数器字段置为：计数器字段+预加值；
预加模块的预加值清零；
在完成上述操作后周期刷新模块继续进行下一计数单元的刷新操作。
CN202210984811.4A 2022-08-17 2022-08-17 一种基于FPGA BlockRam的大容量以太网报文统计限速装置 Active CN115051954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210984811.4A CN115051954B (zh) 2022-08-17 2022-08-17 一种基于FPGA BlockRam的大容量以太网报文统计限速装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210984811.4A CN115051954B (zh) 2022-08-17 2022-08-17 一种基于FPGA BlockRam的大容量以太网报文统计限速装置

Publications (2)

Publication Number Publication Date
CN115051954A CN115051954A (zh) 2022-09-13
CN115051954B true CN115051954B (zh) 2022-11-11

Family

ID=83168303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210984811.4A Active CN115051954B (zh) 2022-08-17 2022-08-17 一种基于FPGA BlockRam的大容量以太网报文统计限速装置

Country Status (1)

Country Link
CN (1) CN115051954B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752196A (zh) * 2012-06-19 2012-10-24 中兴通讯股份有限公司 统计信息的发送、统计计数方法及装置
CN108600118A (zh) * 2018-03-30 2018-09-28 新华三技术有限公司 报文处理方法、装置以及电子设备
CN111262579A (zh) * 2020-03-31 2020-06-09 杭州国彪超声设备有限公司 基于fpga的二维超声装置频率跟踪与相位控制电路
CN111782700A (zh) * 2020-08-05 2020-10-16 中国人民解放军国防科技大学 基于双层结构的数据流频次估计方法、系统及介质
CN113194101A (zh) * 2021-05-10 2021-07-30 天津光电通信技术有限公司 一种实现任意小位宽数据转大位宽数据的方法
CN114697186A (zh) * 2022-03-03 2022-07-01 中国电子科技集团公司第二十八研究所 一种基于对偶路由的即插式网络管理系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9413358B2 (en) * 2012-04-29 2016-08-09 Hewlett Packard Enterprise Development Lp Forward counter block
CN103259668B (zh) * 2013-04-02 2016-07-06 中兴通讯股份有限公司 实现计数器计数控制的方法及网络芯片
US10177997B1 (en) * 2014-11-05 2019-01-08 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for packet and byte counting
US11029921B2 (en) * 2019-02-14 2021-06-08 International Business Machines Corporation Performing processing using hardware counters in a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752196A (zh) * 2012-06-19 2012-10-24 中兴通讯股份有限公司 统计信息的发送、统计计数方法及装置
CN108600118A (zh) * 2018-03-30 2018-09-28 新华三技术有限公司 报文处理方法、装置以及电子设备
CN111262579A (zh) * 2020-03-31 2020-06-09 杭州国彪超声设备有限公司 基于fpga的二维超声装置频率跟踪与相位控制电路
CN111782700A (zh) * 2020-08-05 2020-10-16 中国人民解放军国防科技大学 基于双层结构的数据流频次估计方法、系统及介质
CN113194101A (zh) * 2021-05-10 2021-07-30 天津光电通信技术有限公司 一种实现任意小位宽数据转大位宽数据的方法
CN114697186A (zh) * 2022-03-03 2022-07-01 中国电子科技集团公司第二十八研究所 一种基于对偶路由的即插式网络管理系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EBRAM - Extending the BlockRAMs in FPGAs to support caches and hash tables in an efficient manner;Andreas Ehliar;《2012 IEEE 20th International Symposium on Field-Programmable Custom Computing Machines》;20121231;第242页 *

Also Published As

Publication number Publication date
CN115051954A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US8914662B2 (en) Implementing transparent clock by correcting time information carried in data using residence time information
CN102752674B (zh) 10g epon报文的捕获电路及写控制方法
CN100546191C (zh) 一种大容量无刷新的高速统计计数器
CN105207817B (zh) 一种过程层设备抵御网络风暴的方法
CN103795640B (zh) 一种流量监管方法和装置
CN102932084A (zh) 采样时钟同步的方法及系统
CN112865901B (zh) 一种基于fpga纳秒时间戳的高速数据包采集系统及方法
CN103259668B (zh) 实现计数器计数控制的方法及网络芯片
US10291232B2 (en) Counter and counting method
CN115051954B (zh) 一种基于FPGA BlockRam的大容量以太网报文统计限速装置
CN101854259B (zh) 一种数据包的计数方法及系统
CN201657014U (zh) 双接口千兆以太网数据采集卡
CN110852903B (zh) 一种基于fpga的阶梯型弹性网络风暴过滤方法
CN102404222B (zh) 一种支持多端口的网络数据报文统计系统
CN108108149A (zh) 一种基于分离统计高效收集的性能统计电路
CN105610633A (zh) 一种通信设备中实时性能自采样系统及方法
CN116074191A (zh) 一种ioam处理方法、装置、电子设备和计算机可读存储介质
CN114978967A (zh) 基于流表项有效时间的sdn大象流侦测器实现方法
CN106814231A (zh) 一种数字高捕获率方法
CN1929476B (zh) 一种实现无损伤虚级联恢复的方法
CN1838575A (zh) 一种大容量时分交叉后进行b3字节再生的方法
CN107276782B (zh) 一种信息处理方法、设备和系统
CN1599342A (zh) E1仿真系统
CN116582412B (zh) Otn跨芯片发送、接收开销及请求的方法、装置和介质
CN115412511B (zh) 一种用于以太网交换芯片的高性能计数器电路及计数方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant