CN115050644B - 一种晶圆的刻蚀方法及系统 - Google Patents
一种晶圆的刻蚀方法及系统 Download PDFInfo
- Publication number
- CN115050644B CN115050644B CN202210983922.3A CN202210983922A CN115050644B CN 115050644 B CN115050644 B CN 115050644B CN 202210983922 A CN202210983922 A CN 202210983922A CN 115050644 B CN115050644 B CN 115050644B
- Authority
- CN
- China
- Prior art keywords
- etching
- electrode
- wafer
- preset range
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 301
- 238000000034 method Methods 0.000 title claims abstract description 70
- 235000012431 wafers Nutrition 0.000 claims abstract description 214
- 238000012360 testing method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 abstract description 34
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000012423 maintenance Methods 0.000 description 17
- 230000003449 preventive effect Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 14
- 238000003860 storage Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000002354 daily effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002894 chemical waste Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/3299—Feedback systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种晶圆的刻蚀方法及系统，属于半导体制造技术领域。所述晶圆的刻蚀方法包括以下步骤：刻蚀晶圆，并记录刻蚀所述晶圆的批次数量；当所述晶圆的批次数量到达预设值时，获取当前批次所述晶圆的刻蚀速率、关键尺寸和膜层厚度；依据所述晶圆的刻蚀速率、关键尺寸或膜层厚度，判断第一电极和第二电极之间的距离是否在预设范围内：若所述距离在所述预设范围内，则继续蚀刻所述晶圆；若所述距离超过所述预设范围，则调整所述第一电极和所述第二电极之间距离。通过本发明提供的一种晶圆的刻蚀方法及系统，可实时监控调整刻蚀工艺，提高刻蚀良率。
Description
技术领域
本发明属于半导体制造领域，特别涉及一种晶圆的刻蚀方法及系统。
背景技术
在半导体器件制作过程中，刻蚀是制造工艺以及微纳制造工艺中的一种相当重要的步骤，是对半导体器件和各功能层图形化（pattern）处理的一种主要工艺。干法刻蚀具备选择比高、可控性、灵活性、重复性好、细线条操作安全、易实现自动化、无化学废液、处理过程未引入污染以及洁净度高等优点，是制备半导体器件制作过程中常用的刻蚀方式。
干法刻蚀多数采用容性耦合等离子体（Capacitive Coupled Plasma，CCP）机型，CCP机型配置有第一电极和第二电极，第一电极和第二电极之间的区域即是蚀刻电浆生成以及与晶圆产生反应的区域。在刻蚀过程中，第一电极产生损耗，第一电极和第二电极之间的距离方式变化对晶圆的蚀刻能力产生影响，进而影响到机台整体的蚀刻能力，降低晶圆刻蚀良率。
发明内容
本发明的目的在于提供一种晶圆的刻蚀方法及系统，通过本发明提供的晶圆的刻蚀方法及系统，可真空状态时调整第一电极和第二电极之间的距离，提高刻蚀良率。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种晶圆的刻蚀方法，至少包括以下步骤：
刻蚀晶圆，并记录刻蚀所述晶圆的批次数量；
当所述晶圆的批次数量到达预设值时，获取当前批次所述晶圆的刻蚀速率、关键尺寸和膜层厚度；
依据所述晶圆的刻蚀速率、关键尺寸或膜层厚度，判断第一电极和第二电极之间的距离是否在预设范围内：
若所述距离在所述预设范围内，则继续蚀刻所述晶圆；
若所述距离超过所述预设范围，则调整所述第一电极和所述第二电极之间距离。
在本发明一实施例中，所述晶圆的刻蚀方法还包括，对调整后的所述第一电极和所述第二电极之间的所述距离进行验证。
在本发明一实施例中，对调整后的所述第一电极和所述第二电极之间的所述距离进行验证的方法包括：
获取测试晶圆的刻蚀速率，并判断所述刻蚀速率是否在预设范围内；
若所述刻蚀速率在所述预设范围内，则获取所述测试晶圆的关键尺寸和/或膜层厚度；
若所述刻蚀速率不在所述预设范围内，则调整所述第一电极和所述第二电极之间的所述距离，对所述刻蚀速率进行重新验证，直至所述刻蚀速率在预设范围内。
在本发明一实施例中，所述验证的方法还包括：判断所述测试晶圆的关键尺寸和/或膜层厚度是否在预设范围内，若所述测试晶圆的关键尺寸和/或膜层厚度在预设范围内，则使用刻蚀机台蚀刻所述晶圆。
在本发明一实施例中，所述验证的方法还包括：若所述测试晶圆的关键尺寸和/或膜层厚度不在预设范围内，则对所述第一电极和所述第二电极之间的所述距离进行重新验证。
在本发明一实施例中，在所述晶圆刻蚀过程中，获取的所述晶圆的刻蚀速率、关键尺寸或膜层厚度不在预设范围内，获取下一批次晶圆的所述刻蚀速率，并获取下一批次及已生产的所述晶圆的关键尺寸和膜层厚度。
在本发明一实施例中，所述下一批次晶圆的所述刻蚀速率、关键尺寸和膜层厚度在预设范围，则继续蚀刻所述晶圆。
在本发明一实施例中，所述下一批次晶圆的所述刻蚀速率、关键尺寸或膜层厚度不在预设范围内，则调整所述第一电极和所述第二电极之间距离并进行验证。
本发明还提供一种晶圆的刻蚀系统，包括：
刻蚀数据记录单元，用于记录晶圆刻蚀的批次数；
数据获取单元，与刻蚀数据记录单元连接，用于获取当前批次所述晶圆的刻蚀速率、关键尺寸和膜层厚度；
判断单元，与所述数据获取单元连接，用于判断所述晶圆的刻蚀速率、关键尺寸和膜层厚度是否在预设范围内；以及
程序调节单元，与所述判断单元连接，用于调整第一电极和第二电极之间的距离。
在本发明一实施例中，所述程序调节单元在真空状态下，调整所述第一电极和所述第二电极之间的所述距离。
如上所述本发明提供的一种晶圆的刻蚀方法及系统，可在真空状态下对第一电极和第二电极之间的距离进行调整，可实时监控刻蚀的过程，随时可调整刻蚀工艺，提高刻蚀良率，可对各刻蚀工艺中以及刻蚀机台不同工作时期内进行调整。同时能够准确判断刻蚀参数误差是否是个别现象，准确确定刻蚀机台进行预防性维护的时间，减少不必要的预防性维护，提高机台工作效率。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中一种晶圆的刻蚀方法的流程图。
图2为一实施例中晶圆的刻蚀系统示意图。
图3为一实施例中刻蚀参数与第一电极和第二电极之间距离的变化关系。
图4为一实施例中复机后晶圆的刻蚀方法流程图。
图5为一实施例中生产过程中晶圆的刻蚀方法流程图。
图6为一实施例中生产过程中晶圆的刻蚀方法流程图。
图7为一种计算机可读存储介质的框图。
图8为一种电子设备的结构原理框图。
标号说明：
201数据获取单元；202刻蚀数据记录单元；203判断单元；204程序调节单元；205刻蚀单元；30计算机可读存储介质；300计算机指令；40处理器；50存储器。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在干法刻蚀过程中，CCP机型的第一电极和第二电极之间的区域即是蚀刻电浆生成以及与晶圆产生反应的区域。第一电极和/或第二电极与动力装置连接，可通过动力装置的作用下，调整第一电极和第二电极之间的距离。但第一电极和第二电极之间的距离需要在大气环境下才能进行调整和测量，刻蚀机台需要停机进行预防性维护（PreventiveMaintenance，PM），浪费人力物力，且影响企业生产效率。本发明提供一种晶圆的刻蚀方法及系统，在CCP机型初始刻蚀程序存储单元的前提下，增加程序调节单元，可在真空状态下对第一电极和第二电极之间的距离进行调整，可实时监控刻蚀的过程，随时可调整刻蚀工艺，提高刻蚀良率，可对各刻蚀工艺中以及刻蚀机台不同工作时期内进行调整。
请参阅图2所示，本发明还提供一种晶圆的刻蚀系统，包括数据获取单元201、刻蚀数据记录单元202、判断单元203、程序调节单元204以及刻蚀单元205。其中，数据获取单元201，用于获取预设批次晶圆的刻蚀速率、关键尺寸（Critical Dimension，CD）和膜层厚度，刻蚀数据记录单元202用于记录晶圆刻蚀的批次数。判断单元203，用于判断晶圆的刻蚀速率、关键尺寸和膜层厚度等参数是否在预设范围内，程序调节单元204用于调节第一电极和第二电极之间的距离，刻蚀单元205对晶圆进行刻蚀。其中，数据获取单元201与刻蚀数据记录单元202连接，数据获取单元201获取蚀数据记录单元202中预设批次晶圆的刻蚀速率、关键尺寸和膜层厚度。判断单元203中设置有刻蚀晶圆的种类，刻蚀速率、关键尺寸和膜层厚度等与第一电极和第二电极之间距离的关系等信息，且判断单元203与数据获取单元201连接，对获取的预设批次晶圆的刻蚀速率、关键尺寸和膜层厚度进行判断。程序调节单元204和刻蚀单元205与判断单元203连接，若判断单元203判断的第一电极和第二电极之间距离在所述预设范围内，则刻蚀单元205继续刻蚀。刻蚀单元205还与程序调节单元204连接，即程序调节单元204位于判断单元203和刻蚀单元205之间，若判断单元203判断的第一电极和第二电极之间距离超过所述预设范围，则程序调节单元204调整第一电极和第二电极之间距离，调整后，再通过刻蚀单元205继续刻蚀。
请参阅图3所示，在本发明一实施例中，建立晶圆的刻蚀速率、关键尺寸和膜层厚度等参数与第一电极和第二电极之间距离的关系。在刻蚀过程中，伴随着生产过程中的等离子体损伤，第一电极的厚度会越来越薄，第一电极和第二电极之间的距离会逐渐变大，刻蚀能力下降，刻蚀速率下降，晶圆的关键尺寸和膜层厚度增加。不同材料层在刻蚀过程中，第一电极和第二电极之间的距离，对晶圆的刻蚀速率、关键尺寸和膜层厚度等参数的影响趋势相同，但具体的数值上存在差异，可建立不同材料层的刻蚀参数与第一电极和第二电极之间的距离的关系。在本实施例中，例如提供氮化硅层的刻蚀参数与第一电极和第二电极之间的距离的关系。
请参阅图1和图2所示，本发明提供一种晶圆的刻蚀方法及其系统，首先，依据刻蚀材料的不同，在判断单元203中建立起第一电极和第二电极之间的距离与晶圆的刻蚀速率、关键尺寸以及膜层厚度之间的关联性，同时在操作系统中增加程序调节单元204。通过本发明的晶圆的刻蚀方法及其系统，可以实时对刻蚀工艺进行监控和调整，确保刻蚀工艺的稳定性。具体的，本发明提供的一种晶圆的刻蚀方包括步骤S11-S16。
S11、刻蚀晶圆，并记录刻蚀晶圆的批次数量。
请参阅图1至图6所示，在刻蚀机台开始工作时，刻蚀单元205对晶圆进行刻蚀，同时，刻蚀数据记录单元202记录晶圆刻蚀的批次数。其中，晶圆可以为测试晶圆、试作晶圆或生产晶圆等，即可以在测试机台进行预防性维护后、参数调整后或正常生产过程中，对不同晶圆以及晶圆的不同阶段进行刻蚀，并记录刻蚀晶圆的批次数量。
请参阅图1所示，在本发明一实施例中，在对刻蚀晶圆的批次数量记录后，执行步骤S12、当晶圆的批次数量到达预设值时，获取当前批次晶圆的刻蚀速率、关键尺寸和膜层厚度。
请参阅图1至图6所示，在刻蚀机台开始工作时，根据刻蚀数据记录单元202记录晶圆刻蚀的批次数，通过数据获取单元201，获取当前批次晶圆的刻蚀速率、关键尺寸和膜层厚度。其中，依据测试机台的工作阶段，选取的晶圆批次数量的预设值不同，例如在预防性维护后，选取维护后的第一批次的测试晶圆，在日常监控中，可依据机台每天可生产的晶圆批次数量，均匀选取晶圆的批次数，以及程序调节单元204对刻蚀参数调整后，获取试作晶圆的刻蚀参数。
请参阅图1所示，在本发明一实施例中，在对刻蚀晶圆的批次数量记录后，执行步骤S13、依据晶圆的刻蚀速率、关键尺寸或膜层厚度，判断第一电极和第二电极之间的距离是否在预设范围内。
请参阅图1至图6所示，在刻蚀过程时，刻蚀的材料层不同，第一电极和第二电极之间的距离不同，则依据当前刻蚀工序，确定晶圆的刻蚀速率、关键尺寸或膜层厚度与第一电极和第二电极之间的距离的关系，在通过判断单元203，依据晶圆的刻蚀速率、关键尺寸或膜层厚度，以判断第一电极和第二电极之间的距离是否在预设范围内。
请参阅图1至图2所示，在本发明一实施例中，在对第一电极和第二电极之间的距离进行判断后，执行步骤S16、继续生产，或执行步骤S14-S15、通过程序调节单元204对距离进行调整，采用调整后的程序对晶圆进行刻蚀，并获取晶圆的刻蚀速率、关键尺寸和膜层厚度。
请参阅图1至图2所示，在本发明一实施例中，在获得的晶圆的刻蚀速率、关键尺寸和膜层厚度在预设值时，且第一电极和第二电极之间的距离在预设范围内后，可以继续生产。若通过判断单元203得到第一电极和第二电极之间的距离偏移预设范围，则通过程序调节单元204对第一电极和第二电极之间的距离进行调整，采用调整后的程序对晶圆进行刻蚀，获取晶圆的刻蚀速率、关键尺寸或膜层厚度，再通过判断单元203对第一电极和第二电极之间的距离进行判断，直至距离在预设范围内，然后继续生产。
请参阅图1和图4所示，在本发明一实施例中，第一电极例如为硅或石英晶体等材料制备而成，第二电极例如为金属或合金等材料制备而成。在刻蚀过程中，伴随着生产过程中的等离子体损伤，第一电极的厚度会越来越薄，当第一电极的损耗通过距离调整无法弥补对刻蚀的影响时，需要对第一电极进行更换。同时，刻蚀机台在对晶圆进行刻蚀的过程中，大部分的刻蚀产物与刻蚀气体反应，并通过真空系统抽出腔室，但也会产生碎屑等污染物残留在刻蚀腔室内，污染物在刻蚀腔室内累积，达到一定程度后，对后续刻蚀产生影响，此时，需要对刻蚀机台进行预防性维护。因此，例如在一至两周内，需要对刻蚀机台停机清理和维护，维护后，需要对刻蚀机台进行复机。图4是进行预防性维护后，结合图1提供的晶圆的刻蚀方法，详细描述对晶圆的刻蚀方法。
请参阅图4所示，在本发明一实施例中，在步骤S21中，在预防性维护时，对刻蚀腔室内的环境进行清理。然后检查第一电极的损耗情况，依据第一电极可满足工作的尺寸范围，可对第一电极进行更换，第一电极更换后，设定第一电极和第二电极之间的距离。确保刻蚀机台腔室内的清洁度，同时，确保第一电极能够满足刻蚀要求。
请参阅图4所示，在本发明一实施例中，在步骤S22中，刻蚀机台预防性维护后，采用测试晶圆对刻蚀机台进行测机，并通过数据获取单元获取测晶圆的刻蚀速率。在刻蚀机台对测试晶圆刻蚀之前，需要对刻蚀机台进行例如1-2次预热机（season）操作，使刻蚀机台达到刻蚀条件时，再进行测试晶圆的刻蚀。
请参阅图4所示，在本发明一实施例中，在步骤S23-S26中，依据刻蚀速率与第一电极和第二电极之间的距离关系，通过刻蚀速率是否在预设范围内，反推第一电极和第二电极之间的距离是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S26，采用试作晶圆进行验证，并获取试作晶圆的关键尺寸和膜层厚度。若刻蚀速率不在预设范围内，则执行步骤S24，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，刻蚀速率可作为调整依据。调整完成后，则执行步骤S25，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S26。若刻蚀速率不在预设范围内，则继续执行步骤S24，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S25，直至刻蚀速率在预设范围内。在本实施例中，步骤S24-S25的循环次数并不是无限的，循环例如3~5次，若循环过后，刻蚀速率依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图4所示，在本发明一实施例中，在刻蚀机台预防性维护后，通过测试晶圆，确保刻蚀速率在预设范围内后，对试作晶圆进行刻蚀，通过数据获取单元获取试作晶圆的关键尺寸和膜层厚度。在获取试作晶圆的关键尺寸和膜层厚度后，执行步骤S27，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内，若试作晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S28，刻蚀机台可进行生产。若试作晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S24，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，试作晶圆的关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S25，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，通过数据获取单元获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S24，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S25，直至刻蚀速率在预设范围内后，执行步骤S26，再次对试作晶圆的关键尺寸和膜层厚度进行判断。若刻蚀速率在预设范围内，则执行步骤S26，重新对试作晶圆进行刻蚀，并获取试作晶圆的关键尺寸和膜层厚度，并再次执行步骤S27，对试作晶圆的关键尺寸和膜层厚度进行判断，若在预设范围内，则可以执行步骤S28，若不在预设范围内，则继续执行步骤S24。在本实施例中，步骤S27的判断次数并不是无限的，循环例如3~5次，若循环过后，试作晶圆的关键尺寸和膜层厚度依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图4所示，在本发明一实施例中，对预防性维护后的刻蚀机台进行测机和验证，通过刻蚀程序和程序调节单元对晶圆的刻蚀速率、关键尺寸和膜层厚度进行验证，确保晶圆的刻蚀速率、关键尺寸和膜层厚度在预设范围内，确保刻蚀机台的正常工作。同时，在验证过程中，只需通过程序调节单元对第一电极和第二电极之间的距离进行调整，且调整过程可在真空条件下进行，减少在大气条件下调整和测量第一电极和第二电极之间距离的复杂性，减少停机时间，能够简化调整工艺，节约调整时间，提高企业生产效率。
请参阅图5所示，在本发明一实施例中，在步骤S31-S32中，在生产过程中，第一电极的厚度会随着生产的进程会越来越薄，第一电极和第二电极的距离会变大，影响刻蚀工艺。因此，需要对刻蚀机台的刻蚀参数进行日常监控，及时调整第一电极和第二电极的距离，以确保刻蚀机台的稳定运行。在日常监控中，例如对每班开始的第一批次晶圆和中间批次的晶圆进行监控，监控晶圆的刻蚀速率、关键尺寸以及膜层厚度等参数，确保刻蚀机台的正常运行。在监控过程中，例如晶圆的刻蚀速率出现异常时，即晶圆的刻蚀速率不在预设范围内时，则执行步骤S32，对晶圆继续进行刻蚀，通过数据获取单元，获取下一批次晶圆的刻蚀速率，并获取该批次及已生产的晶圆的关键尺寸和膜层厚度。
请参阅图5所示，在本发明一实施例中，在步骤S33中，判断重新获取的刻蚀速率是否在预设范围内，若重新获取的刻蚀速率在预设范围内，则执行步骤S38，判断获取的晶圆的关键尺寸和膜层厚度是否在预设范围内。通过再次验证刻蚀速率，以减少因个别刻蚀速率偏差而对刻蚀程序调整，导致的刻蚀偏差。
请参阅图5所示，在本发明一实施例中，在步骤S33中，若重新获取的刻蚀速率不在预设范围内时，则执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，刻蚀速率可作为调整依据。调整完成后，则执行步骤S35，采用调整后的刻蚀程序，使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S35，直至刻蚀速率在预设范围内。若刻蚀速率在预设范围内，则执行步骤S36，使用试作晶圆对调整第一电极和第二电极之间的距离后的刻蚀程序进行验证。在本实施例中，步骤S34-S35的循环次数并不是无限的，循环例如3~5次，若循环过后，刻蚀速率依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图5所示，在本发明一实施例中，在步骤S37中，当刻蚀速率在预设范围内时，对试作晶圆进行刻蚀，通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度，通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若试作晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S39，刻蚀机台可以继续进行生产。若试作晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，试作晶圆的关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S35，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S35，直至刻蚀速率在预设范围内后，执行步骤S36-S37，对试作晶圆进行刻蚀，并通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度。通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S39。若不在预设范围内，则继续执行步骤S34-S36。本实施例中，步骤S37的判断次数并不是无限的，循环例如3~5次，若循环过后，试作晶圆的关键尺寸和膜层厚度依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图5所示，在本发明一实施例中，在步骤S33和步骤S38中，判断重新获取的刻蚀速率是否在预设范围内，若重新获取的刻蚀速率在预设范围内，则执行步骤S38，判断获取的晶圆的关键尺寸和膜层厚度是否在预设范围内。若晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S39，刻蚀机台继续生产，可判断出现的刻蚀速率偏差，为个别情况，对晶圆的刻蚀速率、关键尺寸和膜层厚度等不存在影响，可不进行刻蚀程序的修改。
请参阅图5所示，在本发明一实施例中，在步骤S38中，判断重新获取的刻蚀速率是否在预设范围内，若重新获取的刻蚀速率在预设范围内，而获取的晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S34。通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，刻蚀速率可作为调整依据。调整完成后，则执行步骤S35，采用调整后的刻蚀程序，使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S35，直至刻蚀速率在预设范围内。若刻蚀速率在预设范围内，则执行步骤S36，使用试作晶圆对调整第一电极和第二电极之间的距离后的刻蚀程序进行验证。
请参阅图5所示，在本发明一实施例中，在步骤S37中，当刻蚀速率在预设范围内时，对试作晶圆进行刻蚀，通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度，通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若试作晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S39，刻蚀机台可以继续进行生产。若试作晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，试作晶圆的关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S35，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S34，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S35，直至刻蚀速率在预设范围内后，执行步骤S36-S37，对试作晶圆进行刻蚀，并通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度。通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S39。若不在预设范围内，则继续执行步骤S34-S36。本实施例中，步骤S34-S37的循环次数并不是无限的，循环例如3~5次，若循环过后，试作晶圆的关键尺寸和膜层厚度依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图6所示，在本发明一实施例中，在步骤S41-S42中，在日常监控中，监控晶圆的刻蚀速率、关键尺寸以及膜层厚度等参数，确保刻蚀机台的正常运行。在监控过程中，例如晶圆的关键尺寸和/或膜层厚度出现异常时，即晶圆的关键尺寸和/或膜层厚度不在预设范围内时，则执行步骤S32，对晶圆继续进行刻蚀，通过数据获取单元，获取下一批次晶圆的刻蚀速率，并获取该批次及已生产的晶圆的关键尺寸和膜层厚度。
请参阅图6所示，在本发明一实施例中，在步骤S43中，判断数据获取单元获取的刻蚀速率是否在预设范围内，若获取的刻蚀速率在预设范围内，则执行步骤S48，判断获取的晶圆的关键尺寸和膜层厚度是否在预设范围内。通过验证刻蚀速率和再次获取以及已经获取的关键尺寸和膜层厚度，以减少因个别晶圆的关键尺寸和膜层厚度的偏差而对刻蚀程序调整，导致的刻蚀偏差。
请参阅图6所示，在本发明一实施例中，在步骤S43中，若获取的刻蚀速率不在预设范围内时，则执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，刻蚀速率可作为调整依据。调整完成后，则执行步骤45，采用调整后的刻蚀程序，使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S45，直至刻蚀速率在预设范围内。若刻蚀速率在预设范围内，则执行步骤S46，使用试作晶圆对调整第一电极和第二电极之间的距离后的刻蚀程序进行验证。
请参阅图6所示，在本发明一实施例中，在步骤S45-S47中，当刻蚀速率在预设范围内时，对试作晶圆进行刻蚀，通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度，通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若试作晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S49，刻蚀机台可以继续进行生产。若试作晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，试作晶圆的关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S45，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S45，直至刻蚀速率在预设范围内后，执行步骤S46-S47，对试作晶圆进行刻蚀，并通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度。通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S49。若不在预设范围内，则继续执行步骤S44-S46。本实施例中，步骤S44-S47的循环次数并不是无限的，循环例如3~5次，若循环过后，试作晶圆的关键尺寸和膜层厚度依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图6所示，在本发明一实施例中，在步骤S43和步骤S48中，判断获取的刻蚀速率是否在预设范围内，若获取的刻蚀速率在预设范围内，则执行步骤S48，判断获取的晶圆的关键尺寸和膜层厚度是否在预设范围内。若晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S49，刻蚀机台继续生产。可判断出现的关键尺寸和/或膜层厚度出现偏差，为个别情况，对晶圆的刻蚀速率、关键尺寸和膜层厚度等不存在影响，可不进行刻蚀程序的修改。
请参阅图6所示，在本发明一实施例中，在步骤S48中，若获取的晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S44。通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S45，采用调整后的刻蚀程序，使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S45，直至刻蚀速率在预设范围内。若刻蚀速率在预设范围内，则执行步骤S46，使用试作晶圆对调整第一电极和第二电极之间的距离后的刻蚀程序进行验证。
请参阅图6所示，在本发明一实施例中，在步骤S47中，当刻蚀速率在预设范围内时，对试作晶圆进行刻蚀，通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度，通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若试作晶圆的关键尺寸和膜层厚度在预设范围内，则执行步骤S49，刻蚀机台可以继续进行生产。若试作晶圆的关键尺寸和膜层厚度不在预设范围内，则执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离进行调整，在调整过程中，试作晶圆的关键尺寸和膜层厚度可作为调整依据。调整完成后，则执行步骤S45，采用调整后的刻蚀程序，再次使用测试晶圆进行测机，获取使用调整后的刻蚀程序的刻蚀速率，并判断刻蚀速率是否在预设范围内。若刻蚀速率不在预设范围内，则继续执行步骤S44，通过程序调节单元对第一电极和第二电极之间的距离再次进行调整，调整后，再次执行步骤S45，直至刻蚀速率在预设范围内后，执行步骤S46-S47，对试作晶圆进行刻蚀，并通过数据获取单元，获取试作晶圆的关键尺寸和膜层厚度。通过判断单元，判断试作晶圆的关键尺寸和膜层厚度是否在预设范围内。若刻蚀速率在预设范围内，则执行步骤S49。若不在预设范围内，则继续执行步骤S44-S46。本实施例中，步骤S44-S47的循环次数并不是无限的，循环例如3~5次，若循环过后，试作晶圆的关键尺寸和膜层厚度依旧不在预设范围内，则对刻蚀机台重新进行预防性维护。
请参阅图7所示，本实施例还提出一种计算机可读存储介质30，计算机可读存储介质30存储有计算机指令300，计算机指令300用于所述晶圆的刻蚀方法及系统。计算机可读存储介质30可以是，电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质30还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘和光盘。光盘可以包括光盘-只读存储器(CD-ROM)、光盘-读/写(CD-RW)和DVD。
请参阅图8所示，本发明还提供一种电子设备，包括处理器40和存储器50，存储器50存储有程序指令，处理器40运行程序指令实现所述晶圆的刻蚀方法及系统。处理器40可以是通用处理器，包括中央处理器（Central Processing Unit，简称CPU）、网络处理器（Network Processor，简称NP）等；还可以是数字信号处理器（Digital SignalProcessing，简称DSP）、专用集成电路（Application Specific Integrated Circuit，简称ASIC）、现场可编程门阵列（Field-Programmable Gate Array，简称FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件；存储器50可能包含随机存取存储器（Random Access Memory，简称RAM），也可能还包括非易失性存储器（Non-VolatileMemory），例如至少一个磁盘存储器。存储器50也可以为随机存取存储器（Random AccessMemory，RAM）类型的内部存储器，处理器40、存储器50可以集成为一个或多个独立的电路或硬件，如：专用集成电路（Application SpecificIntegrated Circuit，ASIC）。需要说明的是，存储器50中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，电子设备，或者网络设备等）执行本发明各个实施例方法的全部或部分步骤。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (5)
1.一种晶圆的刻蚀方法，其特征在于，至少包括以下步骤：
刻蚀晶圆，并记录刻蚀所述晶圆的批次数量；
当所述晶圆的批次数量到达预设值时，获取当前批次所述晶圆的刻蚀速率、关键尺寸和膜层厚度；
判断所述刻蚀速率是否在预设范围内；
若所述刻蚀速率超出预设范围，则调整第一电极和第二电极之间的距离，并对调整后的所述第一电极和所述第二电极之间的所述距离进行验证；
若所述刻蚀速率在预设范围内，则判断所述关键尺寸和/或所述膜层厚度是否在预设范围内；
若所述关键尺寸和/或所述膜层厚度在预设范围内，则继续蚀刻所述晶圆；
若所述关键尺寸和/或所述膜层厚度超出预设范围，则调整所述第一电极和所述第二电极之间距离，并对调整后的所述第一电极和所述第二电极之间的所述距离进行验证；
所述验证的方法包括：
获取测试晶圆的刻蚀速率，并判断所述刻蚀速率是否在预设范围内；
若所述刻蚀速率在所述预设范围内，则获取所述测试晶圆的关键尺寸和/或膜层厚度；
若所述刻蚀速率不在所述预设范围内，则调整所述第一电极和所述第二电极之间的所述距离，对所述刻蚀速率进行重新验证，直至所述刻蚀速率在预设范围内。
2.根据权利要求1所述的晶圆的刻蚀方法，其特征在于，所述验证的方法还包括：判断所述测试晶圆的关键尺寸和/或膜层厚度是否在预设范围内，若所述测试晶圆的关键尺寸和/或膜层厚度在预设范围内，则使用刻蚀机台蚀刻所述晶圆。
3.根据权利要求2所述的晶圆的刻蚀方法，其特征在于，所述验证的方法还包括：若所述测试晶圆的关键尺寸和/或膜层厚度不在预设范围内，则对所述第一电极和所述第二电极之间的所述距离进行重新验证。
4.一种晶圆的刻蚀系统，用于执行权利要求1-3任意一项所述的刻蚀方法，其特征在于，包括：
刻蚀数据记录单元，用于记录晶圆刻蚀的批次数；
数据获取单元，与刻蚀数据记录单元连接，用于获取当前批次所述晶圆的刻蚀速率、关键尺寸和膜层厚度，以及获取调整第一电极和第二电极之间的距离后的测试晶圆的刻蚀速率、关键尺寸和膜层厚度；
判断单元，与所述数据获取单元连接，用于判断所述晶圆的刻蚀速率、关键尺寸和膜层厚度是否在预设范围内，以及判断调整所述第一电极和所述第二电极之间的距离后的所述测试晶圆的刻蚀速率、关键尺寸和膜层厚度是否在预设范围内；以及
程序调节单元，与所述判断单元连接，当所述第一电极和所述第二电极之间的距离超出预设范围时，用于调整所述第一电极和所述第二电极之间的距离。
5.根据权利要求4所述的晶圆的刻蚀系统，其特征在于，所述程序调节单元在真空状态下，调整所述第一电极和所述第二电极之间的所述距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210983922.3A CN115050644B (zh) | 2022-08-17 | 2022-08-17 | 一种晶圆的刻蚀方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210983922.3A CN115050644B (zh) | 2022-08-17 | 2022-08-17 | 一种晶圆的刻蚀方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115050644A CN115050644A (zh) | 2022-09-13 |
| CN115050644B true CN115050644B (zh) | 2022-11-15 |
Family
ID=83167791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210983922.3A Active CN115050644B (zh) | 2022-08-17 | 2022-08-17 | 一种晶圆的刻蚀方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050644B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444637A (en) * | 1993-09-28 | 1995-08-22 | Advanced Micro Devices, Inc. | Programmable semiconductor wafer for sensing, recording and retrieving fabrication process conditions to which the wafer is exposed |
| CN1429399A (zh) * | 2000-05-12 | 2003-07-09 | 东京电子株式会社 | 调整等离子体加工系统中电极厚度的方法 |
| CN1682338A (zh) * | 2002-10-01 | 2005-10-12 | 东京毅力科创株式会社 | 用于从等离子体工艺中分析数据的方法和系统 |
| CN110036347A (zh) * | 2016-12-02 | 2019-07-19 | Asml荷兰有限公司 | 改变蚀刻参数的方法 |
| CN112992638A (zh) * | 2019-12-02 | 2021-06-18 | 东京毅力科创株式会社 | 等离子体处理装置和电极消耗量测定方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107403723A (zh) * | 2017-06-20 | 2017-11-28 | 上海华力微电子有限公司 | 一种改善刻蚀关键尺寸稳定性的方法 |
| CN109698147B (zh) * | 2018-12-24 | 2021-06-15 | 上海华力微电子有限公司 | 晶圆刻蚀系统及晶圆刻蚀方法 |
-
2022
- 2022-08-17 CN CN202210983922.3A patent/CN115050644B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444637A (en) * | 1993-09-28 | 1995-08-22 | Advanced Micro Devices, Inc. | Programmable semiconductor wafer for sensing, recording and retrieving fabrication process conditions to which the wafer is exposed |
| CN1429399A (zh) * | 2000-05-12 | 2003-07-09 | 东京电子株式会社 | 调整等离子体加工系统中电极厚度的方法 |
| CN1682338A (zh) * | 2002-10-01 | 2005-10-12 | 东京毅力科创株式会社 | 用于从等离子体工艺中分析数据的方法和系统 |
| CN110036347A (zh) * | 2016-12-02 | 2019-07-19 | Asml荷兰有限公司 | 改变蚀刻参数的方法 |
| CN112992638A (zh) * | 2019-12-02 | 2021-06-18 | 东京毅力科创株式会社 | 等离子体处理装置和电极消耗量测定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115050644A (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101380515B1 (ko) | 반도체 제조의 ｆａｂ 프로세스를 개선하기 위한 툴 기능의 신규한 설계 | |
| TWI484435B (zh) | 預測蝕刻率均勻性以驗證電漿腔室的方法與設備 | |
| EP1532674A2 (en) | Dynamic targeting for a process control system | |
| KR20020087047A (ko) | 마이크로전자 디바이스들의 제조시 최적의 공정 목표들을결정하는 방법 | |
| TW200308186A (en) | Integrated stepwise statistical process control in a plasma processing system | |
| JP2015180953A (ja) | ツール及びプロセスの効果を分離する基板マトリクス | |
| CN102201324A (zh) | 半导体制造方法与系统 | |
| CN112002640B (zh) | 监控退火工艺稳定性的方法 | |
| CN115050644B (zh) | 一种晶圆的刻蚀方法及系统 | |
| CN109637945B (zh) | 半导体器件sti形貌的监控方法、其应用方法及改善tcr结构的方法 | |
| US7101722B1 (en) | In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development | |
| US7324865B1 (en) | Run-to-run control method for automated control of metal deposition processes | |
| JP2009521800A (ja) | 情報信憑性に基づく改良された状態推定 | |
| CN103489806B (zh) | 一种在线监测离子损伤的方法 | |
| US7348187B2 (en) | Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects | |
| CN114093785B (zh) | 用于监控微刻蚀风险的衬底结构及监控方法 | |
| CN111243993A (zh) | 注入机角度监控方法 | |
| CN113919515A (zh) | 干法刻蚀机预防性维护方法、系统及存储介质 | |
| US7200459B1 (en) | Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication | |
| US20230236553A1 (en) | Training method for semiconductor process prediction model, semiconductor process prediction device, and semiconductor process prediction method | |
| CN115621107B (zh) | 一种离子注入机束流状态侦测方法、装置、设备及介质 | |
| CN117724458B (zh) | 一种Etch设备自动监控和故障解决方法及系统 | |
| TWI220764B (en) | The detective method for the dry-etching machine | |
| JP2005019808A (ja) | 品質管理方法、品質管理システムおよび半導体装置の製造方法 | |
| CN101995774A (zh) | 监测dmr性能的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |