CN115037431B - 一种二进制数字调制中的码元同步方法 - Google Patents
一种二进制数字调制中的码元同步方法 Download PDFInfo
- Publication number
- CN115037431B CN115037431B CN202210623722.7A CN202210623722A CN115037431B CN 115037431 B CN115037431 B CN 115037431B CN 202210623722 A CN202210623722 A CN 202210623722A CN 115037431 B CN115037431 B CN 115037431B
- Authority
- CN
- China
- Prior art keywords
- code stream
- speed
- low
- signal
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及一种二进制数字调制中的码元同步方法,属于数字通信技术领域,该方法包括:发送端将低速信息码流中的每个bit重复多遍后形成码流段,在每个码流段末尾添加相同的时钟bit作为码元同步指示码构成高速码流段发到接收端;接收端对接收到的高速码流段进行低通滤波,利用低通滤波减缓变化的特性,使得码元指示出现的时刻,滤波器输出波形仍保留着码流段的信息。使用码元指示可直接从信号中恢复低速信息码流。本发明具有实现简单,功耗极低的特点。特别适合用于对速率要求不高,但对功耗和复杂度要求很高的数字通信场景。
Description
技术领域
本发明属于数字调制解调技术领域,特别提出一种二进制数字调制中的码元同步方法。
背景技术
数字调制是用数字码元控制载波,使其带有数字信息的过程。二进制数字调制中,码元只有“0”、“1”两种,相应的,载波只有两种状态与之对应。基本的二进制数字调制有:二进制振幅键控(2ASK),使用两个幅度代表0/1;开关键控(OOK),使用“有无”代表0/1;二进制相移键控(BPSK),使用相位0/π代表0/1;二进制频移键控(2FSK),使用2个频率分别代表0/1。
在数字通信系统中,数据信号是以码元形式逐个发送和接收的。接收方收到信号后,需要在合适的时刻对信号进行采样,得到bit。这个过程称为码元同步。通常接收方要有一个和发送方同步的时钟信号。
码元同步通常有以下几类方式:
1.收发双方约定时钟频率。对齐数据开始时间后,接收方本地产生时钟
2.发送方不变,接收方收到信号后,使用时钟恢复算法从数据提取时钟。经典的时钟恢复算法有:数字平方算法、Godar算法、Gardner算法等。
3.发送方单独发送时钟。
4.发送方采用“同步时钟编码”,使数据流包含时钟信息。例如曼彻斯特编码。
以上第1类方式,对齐起始时间需要专门的设备或流程。而且只适用于数据比较短的情况,因为收发双方的时钟是不同步的,它们之间的差别会随着时间的增加而积累。
以上第2类方式性能好,但算法复杂,需要大量的数字计算,造成接收机结构复杂,功耗大。
以上第3类方式需要使用额外的信道,且收发两侧都需要增加额外的设备。
以上第4类方式虽然信号流中包含了时钟信息,但由于无法直接区分数据产生的上升/下降沿和所加时钟的上升/下降沿,仍然需要复杂的时钟提取电路。
在某些场景下,对通信速率要求不高,但要求接收机有超低的功耗和非常简单的结构,现有方法不能满足要求。
发明内容
本发明的目的是为克服已有技术的不足之处,提出一种二进制数字调制中的码元同步方法,本发明具有实现简单,功耗极低的特点。
为达此目的,本发明提出一种二进制数字调制中的码元同步方法,包括:发送端将低速信息码流中的每个bit重复多遍后形成码流段,在每个码流段末尾添加相同的时钟bit作为码元同步指示码构成高速码流段发到接收端;接收端对接收到的高速码流段进行低通滤波,使得码元指示出现的时刻,滤波器输出波形保留码流段的信息;使用所述码元指示从信号中恢复低速信息码流。
进一步地,所述时钟bit为0-1跳变或1-0跳变形成码元指示。
进一步地,该方法具体包括以下步骤:
1)发送端对低速信息码流进行时钟编码,将所述低速信息码流每个bit复制n遍,n>1,然后在每n个bit之间插入时钟码01或10作为码元同步指示码,得到高速码流;
2)发送端将所述高速码流进行调制后发送;
3)接收端将接收的高速码流进行下变频,得到基带信号C;
4)接收端对基带信号C进行第一次脉冲整形,脉冲整形后得到信号D,信号D上升沿或下降沿即为码元指示;
5)接收端对信号D进行低通滤波,得到信号E;
6)接收端对信号E进行第二次脉冲整形,得到码流波形F;
7)接收端根据步骤4)得到的信号D的码元指示对码流波形F进行取样后恢复成所发低速码流。
进一步地,所述调制的方式采用OOK、2ASK、BPSK、2FSK或DPSK之中任意一种。
本发明的特点及有益效果:
本发明解决了在速度要求不高的场景下,二进制数字接收机码元同步结构复杂,运算量大,功耗高的问题。
本发明对要发送的低速bit流进行一种新的“同步时钟编码”。此编码流具有以下特征:1)每个信息bit重复多遍,后面再添加时钟bit。2)无论信息bit如何组合,每段信息码之间一定会出现一个且只有一个码元指示。码元指示可以是0-1跳变或1-0跳变。
接收机使用低通滤波器,例如RC低通滤波,把各段信息码的信息保留到码元指示出现的时刻,可直接使用这个码元指示从波形中恢复数据。
本发明特别适合用于对速率要求不高,但对功耗和复杂度要求很高的数字通信场景。
附图说明
图1是本发明实施例中一种二进制数字调制中的码元同步方法的整体流程图。
图2是本发明一个具体实施例的波形变化示例图。
具体实施方式
本发明提出一种二进制数字调制中的码元同步方法,下面结合附图及具体实施例详细说明如下:
本发明提出一种二进制数字调制中的码元同步方法,包括:
发送端将低速信息码流中的每个bit重复多遍后形成码流段,再在每个码流段末尾添加相同的时钟bit作为码元同步指示码构成高速码流段发到接收端;
接收端对接收到的高速码流段进行低通滤波,利用低通滤波减缓变化的特性,使得码元指示出现的时刻,滤波器输出波形仍保留着码流段的信息。使用码元指示可直接从信号中恢复低速信息码流。
具体地,本发明实施例提出一种二进制数字调制中的码元同步方法,整体流程如图1所示,包括以下步骤:
1)发送端对低速信息码流进行时钟编码,将所述低速信息码流每个bit复制n遍,n>1,然后在每n个bit之间插入时钟码01或10作为码元同步指示码,得到高速码流bit1;
2)发送端将所述高速码流按照常规调制方式流程进行调制后发送;
3)接收端将接收的高速码流按照常规方式进行下变频,得到基带信号C;
4)接收端对基带信号C进行第一次脉冲整形,脉冲整形后得到信号D,信号D上升沿或下降沿即为对应码元同步指示码的码元指示;
5)接收端对信号D进行低通滤波,得到信号E;
6)接收端对信号E进行第二次脉冲整形,得到码流波形F;
7)接收端根据步骤4)得到的信号D的码元指示对码流波形F进行取样后恢复成所发低速码流。
需要说明的是,本发明实施例中采用的调制方式可为OOK、2ASK、BPSK、2FSK或DPSK之中任意一种。
进一步地,本发明一个具体实施例中,上述一种二进制数字调制中的码元同步方法具体包括以下步骤:
1)发送端对低速信息码流进行时钟编码,n取6,时钟码取01;即:将低速信息码流中的每个bit复制6遍后得到一个码流段,然后在每6个bit之间(即每个码流段末尾)插入时钟码01构成高速码流段。
例如,低速信息码流为:“0,1,1,1,0,1…”,则编码后的高速码流bit1为:“00000001,11111101,11111101,11111101,00000001,11111101...”;
需要说明的是,复制遍数越大,码元同步的可靠性越高,传输速率越慢。
编码后的高速码流中,无论信息bit如何组合,每段信息之间必然有1个0-1跳变。因此,0-1跳变可作为码元同步指示。高速码流段的速率记作1/T。
若插入10,则1-0跳变可作为码元同步指示。
2)发送端得到高速码流bit1后,按照常规调制方式流程进行调制后发送;
3)接收端按照常规接收方式进行下变频,得到基带信号C;
4)接收端对信号C进行第一次脉冲整形,把不规则波形整成“0/高”矩形波形,得到信号D,信号D的上升沿即为码元指示。
具体做法是:使用一个比较器。若输入信号大于设定阈值则输出“高电平”,若信号小于设定阈值输出“0电平”。所述阈值的确定和步骤2)中具体的调制方式有关,例如:
若采用OOK调制,则阈值为接收“1”时信号C的期望输出电压的1/2。
若采用2ASK调制,则阈值为接收“1”时信号C的期望输出电压与接收“0”时信号C的期望输出电压的平均值。
若采用BPSK调制,则阈值为0。
若采用2FSK调制,与前3种模式略有不同的是,常规2FSK的下变频模块会输出两路基带信号,对应两个频率,把它们的差输入比较器,阈值为0。做差时谁减谁取决于调制时两个频率与01的对应关系。
若采用DPSK调制,则阈值为0。
5)接收端对信号D进行RC低通滤波,得到信号E;
需要说明的是,RC低通滤波的作用是,使信号缓慢变化:只有多个“1”才能把电平从0提升到“高”,只有多个“0”才能把电平从“高”降到0;单个“1”或“0”只能引起小的变化,不足以使波形升高或降低,影响后级“脉冲整形2”;
为满足上述要求,需确定RC低通的间常数τ,τ的取值范围是τ>T,τ越大,则信号上升或下降的越慢。
本发明一个具体实施例中,设最高输出电压为U,一个“1”可提升信号电压至V1,6个“1”可提升信号电压至V2;一个“0”可降低信号电压至V3,6个“0”可降低信号电压至V4。选择τ=2.5T。使得,V1≈0.32U,V2≈0.9U,V3≈0.68U,V4≈0.1U
6)接收端采用施密特触发器对信号E进行第二次脉冲整形,得到码流波形F。施密特触发器的上升阈值记作th21,下降阈值记作th22。阈值的取值要求满足:
V1<th21<V2
V4<th22<V3
本发明一个具体实施例中,th21=0.7U;th22=0.3U;
7)接收端根据步骤4)得到的信号D的上升沿对码流波形F进行取样即可恢复所发低速码流。其中,若采用DPSK调制的方式得到的bit是相对码,做差分解码即可得到低速码流。
图2给出本发明一个具体实施例中,当低速码流是“011101011…”时,以上各步骤中信号变化关系。
本实施例中,仅使用RC低通滤波器、施密特触发器和简单的整形电路即可从接收信号中直接提取码元指示,完成码元同步,得到发送bit。不需要本地时钟系统或复杂的时钟提取电路,也不需要模数转换器,而这些都是一般数字接收机中的基本部件。因此按照本发明实现的接收机结构非常简单,相应的功耗也可以很低。
Claims (2)
1.一种二进制数字调制中的码元同步方法,其特征在于,包括:
发送端将低速信息码流中的每个bit复制n遍后形成码流段,在每个码流段末尾添加相同的时钟bit作为码元同步指示码构成高速码流段发到接收端;所述时钟bit为0-1跳变或1-0跳变形成的码元指示;
接收端对接收到的所述高速码流段进行低通滤波,使得码元指示出现的时刻,滤波器输出波形保留所述码流段的信息;使用所述码元指示从信号中恢复所述低速信息码流;
该方法具体包括以下步骤:
1)发送端对低速信息码流进行时钟编码,将所述低速信息码流每个bit复制n遍,n>1,然后在每n个bit之间插入时钟码01或10作为码元同步指示码,得到高速码流;
2)发送端将所述高速码流进行调制后发送;
3)接收端将接收的高速码流进行下变频,得到基带信号C;
4)接收端对基带信号C进行第一次脉冲整形,脉冲整形后得到信号D,信号D上升沿或下降沿即为码元指示;
5)接收端对信号D进行低通滤波,得到信号E;
6)接收端对信号E进行第二次脉冲整形,得到码流波形F;
7)接收端根据步骤4)得到的信号D的码元指示对码流波形F进行取样后恢复成所发低速码流。
2.如权利要求1所述的二进制数字调制中的码元同步方法,其特征在于,所述调制的方式采用OOK、2ASK、BPSK、2FSK或DPSK之中任意一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210623722.7A CN115037431B (zh) | 2022-06-03 | 2022-06-03 | 一种二进制数字调制中的码元同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210623722.7A CN115037431B (zh) | 2022-06-03 | 2022-06-03 | 一种二进制数字调制中的码元同步方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115037431A CN115037431A (zh) | 2022-09-09 |
CN115037431B true CN115037431B (zh) | 2023-07-21 |
Family
ID=83123269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210623722.7A Active CN115037431B (zh) | 2022-06-03 | 2022-06-03 | 一种二进制数字调制中的码元同步方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115037431B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3263185A (en) * | 1964-02-06 | 1966-07-26 | Automatic Elect Lab | Synchronous frequency modulation of digital data |
US5526391A (en) * | 1995-04-28 | 1996-06-11 | Motorola Inc. | N+1 frequency divider counter and method therefor |
KR20090105333A (ko) * | 2008-04-02 | 2009-10-07 | 주식회사 동부하이텍 | 데이터 수신 장치 |
CN104639410A (zh) * | 2013-11-13 | 2015-05-20 | 沈阳高精数控技术有限公司 | 一种现场总线光纤通信接口的设计方法 |
CN104717036A (zh) * | 2015-03-01 | 2015-06-17 | 深圳中科讯联科技有限公司 | 一种差分曼彻斯特解码电路及解码系统 |
CN105071912A (zh) * | 2015-07-03 | 2015-11-18 | 华中科技大学 | 一种基于双电平的二进制数字基带码元通信方法 |
WO2015176597A1 (zh) * | 2014-05-23 | 2015-11-26 | 中兴通讯股份有限公司 | 一种基于ebpsk的通信方法及系统 |
CN107968757A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种频移键控调制信号的解调方法及系统 |
CN109194431A (zh) * | 2018-08-13 | 2019-01-11 | 郑州威科姆华大北斗导航科技有限公司 | 一种时钟时频一体传输方法及装置 |
CN113433516A (zh) * | 2021-06-24 | 2021-09-24 | 中国人民解放军海军大连舰艇学院 | 一种多雷达目标信号同步注入系统 |
-
2022
- 2022-06-03 CN CN202210623722.7A patent/CN115037431B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3263185A (en) * | 1964-02-06 | 1966-07-26 | Automatic Elect Lab | Synchronous frequency modulation of digital data |
US5526391A (en) * | 1995-04-28 | 1996-06-11 | Motorola Inc. | N+1 frequency divider counter and method therefor |
KR20090105333A (ko) * | 2008-04-02 | 2009-10-07 | 주식회사 동부하이텍 | 데이터 수신 장치 |
CN104639410A (zh) * | 2013-11-13 | 2015-05-20 | 沈阳高精数控技术有限公司 | 一种现场总线光纤通信接口的设计方法 |
WO2015176597A1 (zh) * | 2014-05-23 | 2015-11-26 | 中兴通讯股份有限公司 | 一种基于ebpsk的通信方法及系统 |
CN104717036A (zh) * | 2015-03-01 | 2015-06-17 | 深圳中科讯联科技有限公司 | 一种差分曼彻斯特解码电路及解码系统 |
CN105071912A (zh) * | 2015-07-03 | 2015-11-18 | 华中科技大学 | 一种基于双电平的二进制数字基带码元通信方法 |
CN107968757A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种频移键控调制信号的解调方法及系统 |
CN109194431A (zh) * | 2018-08-13 | 2019-01-11 | 郑州威科姆华大北斗导航科技有限公司 | 一种时钟时频一体传输方法及装置 |
CN113433516A (zh) * | 2021-06-24 | 2021-09-24 | 中国人民解放军海军大连舰艇学院 | 一种多雷达目标信号同步注入系统 |
Also Published As
Publication number | Publication date |
---|---|
CN115037431A (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060198463A1 (en) | Device for converting a transmitted signal into a digital signal | |
EP0185556B1 (en) | A method for digital clock signal recovery from manchester-encoded signals | |
US4606052A (en) | Method for detection of line activity for Manchester-encoded signals | |
US20110175758A1 (en) | System and method for removing glitches from a bit stream | |
US4255742A (en) | Data communication code | |
JP3504119B2 (ja) | 復調装置、クロック再生装置、復調方法及びクロック再生方法 | |
CN115037431B (zh) | 一种二进制数字调制中的码元同步方法 | |
JP3065919B2 (ja) | Fm変復調システム及びfm変調器 | |
US4740998A (en) | Clock recovery circuit and method | |
CN109861692B (zh) | 高速曼彻斯特编码的解码方法及装置 | |
US4825452A (en) | Digital FSK demodulator | |
US4759040A (en) | Digital synchronizing circuit | |
US5625645A (en) | Differential pulse encoding and decoding for binary data transmissions | |
EP0786182B1 (en) | Coding for infrared signals | |
CN218162472U (zh) | 一种磁耦合全双工通讯系统 | |
CN1708039B (zh) | 将字段同步信息插入字段的单载波发送器及其方法 | |
CN114124283A (zh) | 一种基于频率编码的单线通信方法 | |
EP0140703A2 (en) | Pulse width decoder for double frequency encoded serial data | |
WO1990007242A1 (en) | Apparatus and method for binary data transmission | |
US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
CN112615711B (zh) | 一种非同步的保密通信系统 | |
CN112073151B (zh) | 一种基于fpga的遥测pcm解码和帧同步方法 | |
CN118101127A (zh) | 数据传输方法及装置、芯片、通信设备和存储介质 | |
CN211063587U (zh) | 载波提取电路 | |
US20230208684A1 (en) | Transmission/reception method and device for isolated communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |