CN115023808A - 具有包括耦接至部件焊盘的电容器的电力分配网络的电子系统 - Google Patents

具有包括耦接至部件焊盘的电容器的电力分配网络的电子系统 Download PDF

Info

Publication number
CN115023808A
CN115023808A CN202180011074.3A CN202180011074A CN115023808A CN 115023808 A CN115023808 A CN 115023808A CN 202180011074 A CN202180011074 A CN 202180011074A CN 115023808 A CN115023808 A CN 115023808A
Authority
CN
China
Prior art keywords
capacitor
component
substrate
nanostructures
electronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180011074.3A
Other languages
English (en)
Inventor
M·沙菲克·卡比尔
文森特·德马里斯
安德斯·约翰逊
奥拉·特维曼
卡尔·伦达尔
里卡德·安德森
穆罕默德·阿明·萨利姆
玛丽亚·比隆德
维克多·马克纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN115023808A publication Critical patent/CN115023808A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子系统，包括：衬底，其具有包括衬底焊盘的衬底导体图案；半导体部件，其具有有源电路和部件焊盘，部件焊盘耦接至半导体部件的有源电路并连接至衬底的衬底焊盘；电源接口，其用于从电源接收电力；以及电力分配网络，其用于将电力从电源接口分配到半导体部件的有源电路。电力分配网络包括：第一电容器，其由半导体部件中包括的导电结构实现，第一电容器耦接至半导体部件的第一部件焊盘和第二部件焊盘；第二电容器，其布置在衬底与半导体部件之间，第二电容器耦接至部件封装的第一部件焊盘和第二部件焊盘；以及衬底导体图案的电网部分。

Description

具有包括耦接至部件焊盘的电容器的电力分配网络的电子 系统
技术领域
本发明涉及包括电力分配网络(PDN)的电子系统。
背景技术
作为超越摩尔(Moore)定律的前进道路，下一代硅技术的2.5D和3D集成已经出现。这样的方案提供了SoC/SiP级别的持续系统扩展、性能增强、更高频操作、功耗的总体降低、设备小型化以及成本最小化。此外，2.5D/3D技术还加快了从低端便携式电子设备到高端超级计算机等新系统应用的上市时间。因此，2.5D和3D硅管芯堆叠和硅封装集成带动了整个半导体产业的发展。然而，这样的集成正在产生其他问题，例如，在需要时以给定频率向这些硅管芯提供电力的电力管理、热管理等。为了管理系统中的电力需求和分配，使用了电力分配/输送网络(PDN)。PDN的作用是从电源(通常称为稳压器模块(VRM))向系统中的所有部件输送稳定的电力供应。
在管芯级别，在CMOS电路中，逻辑管芯在其晶体管切换时消耗电流，从而导致PDN中的波纹电压。这种效应被称为同步开关噪声(SSN)，并且被认为是数字IC中的主要噪声源。由于在电路层面，高逻辑状态和低逻辑状态是通过感测电压(具有接受裕度)来定义的，因此PDN中的电压纹波超过该裕度可能导致核心处理中的逻辑错误。随着晶体管技术的进步，今天的晶体管可以在更高的频率下切换，从而更频繁地导致出现SSN噪声。
为了保持性能提高的过程，微电子器件的传统架构正在向3D集成电路架构(3DIC)发展，其中异构管芯彼此堆叠。虽然全3D堆叠解决方案等待整个行业生态系统的发展，但是2.5D已成为设计和工艺成熟度方面的中间步骤，其中硅管芯并排放置或者以所谓的小芯片的形式放置，以集成在例如硅或玻璃的插入器上。具有更高互连密度的插入器允许在其表面上堆叠多个异构管芯，从而增加它们的通信带宽。然而，插入器的添加通过引入新元件(例如TSV、μ-凸块、正面和背面再分配层(RDL)给整体封装结构带来了复杂化，这些新元件在系统的PDN中充当寄生元件。
众所周知，对于经典电路，电力管理中的主要问题来自芯片/封装反谐振，当在片上电容CFE与封装电感之间形成并联LC谐振器电路时会发生芯片/封装反谐振。这样的问题对于2.5D/3D封装变得更加突出。由堆叠管芯引起的复杂性对PDN的质量产生了多个明显的影响。如果多个逻辑管芯集成在同一平台上，则晶体管在切换期间消耗的电流会增加，从而导致更高的SSN。插入器结构中存在的新元件促进了中频处更高的阻抗峰值。
小型化不仅仅发生在管芯或封装级别。例如，终端用户对更薄/紧凑但功能更强大的智能电话的需求不断增加，需要不断减小容纳所有部件的逻辑板的面积。
例如，板面积的这种减小将允许实现更大的电池。
然而，当数字部件转换逻辑状态时，印刷电路板(PCB)或类衬底PCB(SLP)会受到PDN中产生的电力和返回平面反弹的影响。状态变化会在每个边沿时间导致电力轨和返回轨中的显著电流尖峰，并且有时被称为“接地反弹”或“击穿”电位。如果电力引脚和返回引脚的能量存储不足，则将发生平面反弹。
PCB/SLP中的电力平面和返回平面都被视为传输线，并且这些平面必须以它们的特征阻抗终止。当部件切换状态时，发生传播波效应，传播到PCB/SLP的边缘并反射回来。对于多个开关频率，相位加法/减法将在PDN内的某处发生。如果振铃的相加值超过部件的电力/返回引脚的阈值电平，则可能出现功能问题。导致平面反弹的原因已知有两个：(a)去耦电容器或掩埋电容缺乏能量存储，以及(b)反射波切换与布局中“不能”被电容结构移除的“孔”相互作用。此外，电力/返回平面对的阻抗在整个频谱范围内变化。在例如智能电话/计算机的复杂系统中，总是存在多个部件同时切换逻辑状态。如果平面反弹超过电压裕度水平，则数字部件可能会停止正常工作。
在PCB/SLP级别，当部件在特定的x/y轴位置与电容器直接连接时，该位置可能会产生低阻抗。当部件由于器件与电容器之间的距离间隔而没有被电容器去耦时，该部件可能会受到大的平面反弹，并且可能会因过孔反焊盘的孔而加重。这种大的平面反弹是由多个传播波的相位相加引起的，这些波从板边缘以及从PCB/SLP组件的z轴方向上的通孔过孔中断反射回来。因此，电力分配网络(PDN)，即电力和返回平面，必须在边缘转换期间提供足够的能量电荷。在小工具中使用的功能性PCB可能具有数百甚至数千个开关元件，这使得解决这种PDN中的平面反弹问题更加重要。
现有技术的逻辑板的整体结构复杂性要求增加对PDN阻抗的控制。为了解决这个问题，电路设计者广泛使用的确保PDN可靠性的方法是定义目标阻抗ZTARGET。在存在电流瞬变的整个工作频率范围内，电网阻抗响应必须保持在该值以下。ZTARGET值定义为：
ZTARGET＝Vddα/(Imax-Imin)
其中，Vdd表示逻辑核心电压，α是允许的纹波电压比，Imax是电路中流动的最大电流并且Imin是空闲状态下的最小电流。电路中的瞬时电流是Imax与Imin之差。ZTARGET预计会随着IC技术的发展而减小，从22nm技术节点的典型值0.5Ohm减小到10nm技术节点的0.38Ohm，趋势是目标阻抗进一步减小。
谨慎的PDN设计和导电材料的选择可以将PDN中的电感减小到由形成互连的材料的固有阻抗定义的某个限制。为了进一步改进PDN功能，使用了电容器。在PDN中，去耦电容器充当向开关晶体管提供电子的本地能量存储装置，这对于降低高瞬时电流噪声和提供低阻抗电力传输路径至关重要。此外，电力供应可能会受到电路回路中互连的寄生阻抗的影响，从而引发反谐振效应。因此，PDN中的这些各种储能电容器的适当分布使得PDN设计者能够减轻反谐振峰值，以便在器件的整个工作频率范围内将PDN阻抗保持在ZTARGET以下。
因此，去耦电容器广泛用于当今的高性能电力分配系统中，为快速开关电路供应峰值电流需求，降低电磁干扰(EMI)，在电力轨与接地轨之间提供AC路径以用于返回电流，并且降低电力分配网络的总阻抗。然而，去耦性能由电容值及其逻辑所见的访问阻抗驱动，这尤其取决于其在PDN中的位置。
由于不同的尺寸、操作带宽、有效功能范围和相关成本，不同的电容器值需要分布在不同的电路布局图中。最常用的去耦电容器以分立部件形式即表面贴装器件(SMD)电容器存在，并且由于这些电容器的体积庞大，所以通常放置在PCB上。具有中间尺寸的电容器以例如沟槽硅电容器(TSC)的形式用于插入器平面设计。片上电容器(CFE)位于逻辑管芯(前端)的晶体管平面中和/或片上不同互连金属层之间。
不同类型的去耦电容器的实现支持不同频率范围的PDN。例如，CPCB允许引入大电容值，但是与片上去耦电容器方法相比，它们的高访问阻抗/环路电感(高达数nH)限制了它们对较低频率(～100MHz)的响应。另一方面，CFE表现出有限的电容值和非常低的访问阻抗，从而允许对较高频率(>2GHz)进行去耦。然而，由于芯片面积不足，片上NMOS去耦电容器的电容有限(≤0.1μF)。
将电力从电源带到管芯焊盘的互连网络会产生环路电感。该环路电感可能会导致PDN两端的电压降(ΔV)，管芯焊盘会经历这种情况。这样的电压降(ΔV)成为突出的问题，其中工作电压已经降低到1.8伏以下并且正在稳步缩小。在这样的工作电压下，由环路电感引起的电压降可能高到足以影响连接至管芯焊盘的电子器件(例如晶体管)的开/关功能。随着时钟频率的增加，环路电感的问题也变得更糟，这会减少器件的开/关状态的持续时间。ΔV与电感(L)之间的关系由ΔV＝LdI/dt表示，其中电压降(ΔV)等于电感(L)乘以电流增加或减小速率dI/dt。如前所述，时钟频率越高，dI/dt越高。另一方面，先进器件的较低工作电压将可接受的ΔV推得更低。因此，必须将包括任何寄生效应在内的总环路电感降至最低，以使ΔV在可接受的范围内。
然而，通过增加片上电容来解决管芯级别的PDN问题会导致尺寸的过度增加，从而导致逻辑管芯的成本过度增加。这样的方法在US 2017/0069601中公开，其中在管芯中使用片上电容器以提供增强的片上去耦电容以用于存储器管芯的电力管理。该方法还涉及在每个管芯中存在昂贵的硅通孔(TSV)，这成本高昂。US 2017/0012029描述了在管芯的背面形成MIM电容器结构。然而，这样的方案需要与CMOS兼容，并且必须在要组装的每个管芯上完成。
迄今为止，已经发现添加封装上去耦电容器对于限制中频处的反谐振相当有效。在US 7518881中解释了在插入器上具有集成的硅基电容器的优点。US 7488624描述了如何在插入器中配置多个硅基集成电容器。US 8618651中公开了集成电容器的又一示例，其中硅电容器形成在盲TSV通孔内。在US 9236442和US 9257383中公开了基于硅沟槽的电容器的另外的示例，其中使用高纵横比的硅沟槽来制造电容器器件。
因此，传统的基于硅的嵌入式高纵横比沟槽电容器技术已经成熟，可用于量产，并且可以在当今的智能电话封装中找到。然而，鉴于小型化的趋势，硅基电容器技术的潜力受限于调整每单位面积电容器密度的能力，以及不希望的寄生电阻、加工期间硅衬底中增加的膜应力、升级每个功能的制造复杂性和成本经济性。
另一方面，MLCC是世界上使用的最突出的分立电容器部件类型。每年使用数以万亿计的这种分立部件。当今制造这样的分立部件的行业标准MLCC/TSC/LICC电容器技术面临着挑战，以适应对低于100μm并且优选地低于20μm的低高度(Z高度)的日益增长的需求。这种需求是由于集成在封装SoC/SiP封装中的IC需要低于50μm的电容器高度以适应SoC/SiP封装解决方案的事实，因为凸块互连高度和间距/间隔减小。因此，基于这些成熟技术的这些部件的进一步小型化可能不像以前那样具有成本竞争力。满足2D和3D空间中足够小的需求尤其具有挑战性，以便分立电容器部件可以安装在倒装芯片凸块互连之间而不影响成本。
因此，尽管集成电容器以及分立电容器的开发方面取得了技术进步，但是目前还没有电容器技术能够满足PDN配置对未来高封装密度和高性能电子设备的全部要求和需求。
因此，期望提供一种改进的电子系统，以提供改进的电力分配。
发明内容
鉴于上述情况，本发明的目的是提供一种改进的电子系统，以提供改进的电力分配。
根据本发明的第一方面，因此提供一种电子系统，包括：具有衬底导体图案的衬底，衬底具有包括在衬底导体图案中的衬底焊盘；半导体部件，其具有有源电路和耦接至半导体部件的有源电路的部件焊盘，部件焊盘连接至衬底的衬底焊盘；电源接口，其用于从电源接收电力，电源接口连接至衬底导体图案；以及电力分配网络，其用于将电力从电源接口分配到半导体部件的有源电路，电力分配网络包括：第一电容器，其由包括在半导体部件中的导电结构实现，第一电容器耦接至半导体部件的第一部件焊盘和第二部件焊盘；第二电容器，其布置在衬底与半导体部件之间，第二电容器耦接至部件封装的第一部件焊盘和第二部件焊盘；以及衬底导体图案的电网部分。
电子系统可以是在电子设备中或者在包括一个或多个电子系统的其他设备或机器中提供功能的任何电子系统。电子系统的示例可以是移动电话、计算机或车辆等中的逻辑板。
衬底可以有利地是多层衬底，其中导体图案包括由电介质层分开的多层导电结构。合适的衬底的示例可以包括印刷电路板(PCB)、类衬底PCB(SLP)、玻璃、LTCC(低温共烧陶瓷)或硅基衬底。
电力接口可以被配置成从各种电源接收电力，各种电源包括例如VRM、电池、低压降线性调节器(LDO)、DC-DC转换器、SMPS、PMU、PMIC、功率IC或其组合、或工业中在PDN的不同阶段使用的任何其他类型的电源。
半导体部件可以是所谓的裸管芯半导体部件的形式，或者半导体部件可以包括接合至载体的一个或多个集成电路管芯。这样的集成电路管芯例如可以是独立的IC或一起提供所需的功能的所谓的小芯片的集合。在实施方式中，半导体部件可以包括所谓的插入器。取决于应用，半导体部件可以嵌入或不嵌入电介质封装材料中。当然，电子系统可以有利地包括安装在衬底上并连接至衬底焊盘的多个半导体部件。半导体部件可以布置在衬底的一侧或衬底的两侧。
实现第一电容器的导电结构可以是一个或多个半导体集成电路管芯的导电结构，例如金属层。替选地或组合地，实现第一电容器的导电结构可以使用后处理技术形成在一个或多个半导体集成电路管芯的表面上。
本发明的当前方面是基于这样的认识：可以通过提供第一电容器和第二电容器作为PDN或电子系统的一部分来实现电子系统中期望的改进的电力分配，第一电容器由包括在半导体部件中的导电结构实现并且耦接至一对部件焊盘，第二电容器布置在衬底与半导体部件之间并且耦接至同一对部件焊盘。
特别地，第二电容器的这种布置可以减小第一电容器与第二电容器之间的导电路径的长度，这进而减小了PDN的该部分中的电感。此外，可以提供宝贵的衬底表面空间，从而实现更紧凑的电子系统。
有利地，第二电容器可以是分立电容器部件，其具有接合至第一部件焊盘的第一连接结构和接合至第二部件焊盘的第二连接结构。
有利地，第二电容器可以是分立的基于纳米结构的电容器，其包括：至少多个第一导电纳米结构；嵌入多个第一导电纳米结构中的每个纳米结构中的电介质材料；导电连接至多个第一纳米结构中的每个纳米结构的第一电极；通过电介质材料与多个第一纳米结构中的每个纳米结构分离的第二电极；导电连接至第一电极的第一连接结构，第一连接结构接合至第一部件焊盘；以及导电连接至第二电极的第二连接结构，第二连接结构接合至第二部件焊盘。
可以通过在电力分配网络中包括分立的基于纳米结构的电容器来进一步改进电子系统中的电力分配，从而提供改进的特性，包括每单位面积的更高电容、更低的部件高度、减小的等效串联电感(ESL)、当在电容器两端施加DC偏压时不会减小的电容值等中的一个或多个。
根据各种实施方式，多个第一导电纳米结构中的导电纳米结构可以是从第一电极层生长的垂直纳米结构。使用生长的纳米结构允许对纳米结构的特性进行广泛的调整。例如，可以选择生长条件以实现使每个纳米结构具有大表面积的形态，这进而可以增加纳米结构能量存储装置的能量存储容量。此外，可以选择生长条件以实现基于纳米结构的电容器部件的期望自谐振频率(SRF)。
纳米结构可以选自纳米线、纳米角、纳米管、纳米壁、晶体纳米结构或无定形纳米结构中的一种。
纳米结构可以有利地是碳纳米结构，例如碳纳米纤维、碳纳米管或碳化物衍生的碳纳米结构。
根据实施方式，电介质材料可以有利地被布置为多个第一导电纳米结构中的每个纳米结构上的保形涂层。
根据实施方式，第二电极可以覆盖电介质材料。
此外，根据各种实施方式，纳米结构能量存储装置还可以包括嵌入电介质材料中的多个第二导电纳米结构。
在这样的实施方式中，第二电极可以导电连接至多个第二纳米结构中的每个纳米结构。
在一些实施方式中，多个第二导电纳米结构中的每个纳米结构可以有利地从第二电极生长。
第二电极或第二电极的一部分可以替代地连接至多个第二纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。
根据另外的实施方式，第一电极或第一电极的一部分也可以连接至多个第一纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。因此，可以在纳米结构生长之后提供第一电极和第二电极。
基于纳米结构的电容器中的电介质材料通过防止从多个第一纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过在纳米结构－电介质接口处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。高k电介质材料例如是HfOx、TiOx、TaOx、NiOx、MoOx、CuOx或其他公知的高k电介质。替选地，电介质可以是基于聚合物的，例如聚丙烯、聚苯乙烯、聚(对二甲苯)、聚对二甲苯基等。也可以使用其他公知的电介质材料，例如SiOx或SiNx等。可以通过CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积电介质材料。
在实施方式中，第一电容器可以具有小于100nF的电容；并且第二电容器可以是分立电容器部件，其部件厚度小于100μm并且每部件占用面积的电容大于1000nF/mm2。
通过这种特性的组合，可以促进PDN的电气设计/阻抗优化。即使采用用于将半导体部件接合至衬底的现有技术的、低剖面的接合解决方案，极小的部件厚度也使得能够在衬底与半导体部件之间布置第二电容器。此外，出色的电容密度使得能够提供具有高电容值的第二电容器，同时仍然物理地装配在第一部件焊盘与第二部件焊盘之间。
根据实施方式，电力分配网络还可以包括接合至衬底导体图案的电网部分的电容器组。
接合至衬底导体图案的电网部分的电容器组中的至少一个电容器对于电容器的自谐振频率(SRF)与1000倍SRF之间的频率范围内的每个频率可以有利地表现出小于100pH的等效串联电感。
接合至衬底导体图案的电网部分的电容器组中的每个电容器与其在未偏置状态下的电容相比，在受到DC电压偏置时可以有利地表现出不变的或增加的电容。
接合至衬底导体图案的电网部分的电容器组中的每个电容器可以有利地是基于纳米结构的电容器，包括：至少多个第一导电纳米结构；嵌入多个第一导电纳米结构中的每个纳米结构中的电介质材料；导电连接至多个第一纳米结构中的每个纳米结构的第一电极；通过电介质材料与多个第一纳米结构中的每个纳米结构分离的第二电极；导电连接至第一电极的第一连接结构，第一连接结构接合至衬底导体图案的电网部分；以及导电连接至第二电极的第二连接结构，第二连接结构接合至衬底导体图案的电网部分。
根据本发明的第二方面，提供了一种电子系统，包括：衬底，其具有衬底导体图案和包括在衬底导体图案中的衬底焊盘；半导体部件，其具有有源电路和耦接至有源电路的部件焊盘，部件焊盘连接至衬底焊盘；电源接口，其用于从电源接收电力，电源接口连接至衬底导体图案；以及电力分配网络，其用于将电力从电源接口分配到半导体部件的有源电路，电力分配网络包括：衬底导体图案的电网部分；第一组电容器，其接合至衬底导体图案的电网部分；以及集成在半导体部件中的第二组电容器，其中，第一组电容器中的每个电容器是分立的基于纳米结构的电容器，包括：至少多个第一导电纳米结构；嵌入多个第一导电纳米结构中的每个纳米结构的电介质材料；导电连接至多个第一纳米结构中的每个纳米结构的第一电极；通过电介质材料与多个第一纳米结构中的每个纳米结构分离的第二电极；导电连接至第一电极的第一连接结构，第一连接结构接合至衬底导体图案的电网部分；以及导电连接至第二电极的第二连接结构，第二连接结构接合至衬底导体图案的电网部分。
接合至衬底导体图案的电网部分的第一组电容器可以包括至少一个分立电容器部件。应当理解，“分立”部件是可以附接至载体并导电连接至载体上的导体图案的独立部件，而不是在载体上以逐步工艺形成。
集成在半导体部件中的第二组电容器可以是使用一个或多个半导体集成电路管芯的导电结构(例如金属层)形成的一个或更多个电容器。替选地或组合地，第二组电容器中的一个或更多个电容器可以使用后处理技术形成在一个或多个半导体集成电路管芯的表面上，并且/或者第二组电容器中的一个或更多个电容器可以是接合至半导体部件的导体图案的一个或多个分立电容器。
关于基于纳米结构的电容器的配置，应当理解，第一电极可以导电连接至纳米结构，使得电流可以从第一电极流动到纳米结构。
本发明的当前方面基于这样的认识：可以通过在电力分配网络中包括分立电容器来实现电子系统中的期望的改进的电力分配，从而提供改进的特性，包括每单位面积的更高电容、更低的部件高度、减小的等效串联电感(ESL)、当在电容器两端施加DC偏压时不会减小的电容值等中的一个或多个；以及可以通过基于纳米结构的分立电容器来实现这样的特性。
第一组电容器中的至少一个电容器可以有利地在电容器的自谐振频率(SRF)与1000倍SRF之间的范围内表现出小于100pH的等效串联电感(ESL)。
为了在该频率范围内实现如此低的ESL，发明人已经发现，使用本身已知的技术将分立的基于纳米结构的电容器中的纳米结构定制为具有特定尺寸以及将分立的基于纳米结构的电容器配置为具有特定纵横比可能是有益的。
根据一个有利的实施方式，分立的基于纳米结构的电容器中的纳米结构的平均长度可以是0.1μm至100μm，分立的基于纳米结构的电容器中的纳米结构的平均直径可以是1nm至150nm，并且平均长度与平均直径之间的比率可以是至少2:1，即，平均长度可以是平均直径的至少两倍。
根据另一有利的实施方式，分立的基于纳米结构的电容器中的纳米结构的平均长度可以是0.1μm至100μm，分立的基于纳米结构的电容器中的纳米结构的平均直径可以是1nm至75nm，并且平均长度与平均直径之间的比率可以是至少10:1，即，平均长度可以是平均直径的至少十倍。
此外，每个分立纳米结构电容器可以有利地具有矩形占用空间，该矩形占用空间具有第一长边和第二长边以及第一短边和第二短边，其中，可以沿着第一长边提供第一连接结构，并且可以沿着第二长边提供第二连接结构。
每个分立纳米结构电容器的长边的长度可以是分立纳米结构电容器的短边的至少两倍。
此外，第一连接结构可以沿着第一长边的长度的至少一半延伸，并且第二连接结构可以沿着第二长边的长度的至少一半延伸。
有利地，对于甚至更低的ESL，特别是对于更高的频率，第一连接结构可以沿着第一长边的长度的至少80％延伸，并且第二连接结构可以沿着第二长边的长度的至少80％延伸。
有利地，对于甚至更低的ESL，特别是对于更高的频率，第一连接结构和第二连接结构都可以在部件的外围具有多个替选端子或接触点。它可以是多端部件设备。
第一组电容器中的每个电容器与其在未偏置状态下的电容相比，在受到DC电压偏置时可以有利地表现出不变的或增加的电容。
为此，本发明人已经发现，将多个第一纳米结构中的每个纳米结构与第二电极分离的电介质材料可以有利地是非铁电介质。
通过本发明的各方面能够实现的进一步改进的电力分配网络(PDN)，可以提供更紧凑和/或更高性能(更高开关频率)的电子系统。
根据各种实施方式，多个第一导电纳米结构中的导电纳米结构可以是从第一电极层生长的垂直纳米结构。使用生长的纳米结构允许对纳米结构的特性进行广泛的调整。例如，可以选择生长条件以实现使每个纳米结构具有大表面积的形态，这进而可以增加纳米结构能量存储装置的能量存储容量。
纳米结构可以选自纳米线、纳米角、纳米管、纳米壁、晶体纳米结构或无定形纳米结构中的一种。
纳米结构可以有利地是碳纳米结构，例如碳纳米纤维、碳纳米管或碳化物衍生的碳纳米结构。
根据实施方式，电介质材料可以有利地被布置为多个第一导电纳米结构中的每个纳米结构上的保形涂层。
根据实施方式，第二电极可以覆盖电介质材料。
此外，根据各种实施方式，纳米结构能量存储装置还可以包括嵌入电介质材料中的多个第二导电纳米结构。
在这样的实施方式中，第二电极可以导电连接至多个第二纳米结构中的每个纳米结构。
在一些实施方式中，多个第二导电纳米结构中的每个纳米结构可以有利地从第二电极生长。
第二电极或第二电极的一部分可以替代地连接至多个第二纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。
根据另外的实施方式，第一电极或第一电极的一部分也可以连接至多个第一纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。因此，可以在纳米结构生长之后提供第一电极和第二电极。
基于纳米结构的电容器中的电介质材料通过防止从多个第一纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过在纳米结构－电介质接口处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。高k电介质材料例如是HfOx、HfAlOx、TiOx、TaOx、NiOx、MoOx、CuOx、PZT、BaTiOx或其他公知的高k电介质。替选地，电介质可以是基于聚合物的，例如聚丙烯、聚苯乙烯、聚(对二甲苯)、聚对二甲苯基、PBO等。也可以使用其他公知的电介质材料，例如SiOx或SiNx等。可以通过CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积电介质材料。
根据实施方式，第一组电容器的子组中的每个电容器可以布置在衬底与半导体部件之间。第一组电容器中的一个或多个电容器的这种布置可以减小半导体部件的有源电路与电容器之间的导电路径的长度，这进而减小了PDN的该部分中的电感。此外，可以提供宝贵的衬底表面空间，从而实现更紧凑的电子系统。
根据本发明的第三方面，提供了一种电子系统，包括：衬底，其具有衬底导体图案和包括在衬底导体图案中的衬底焊盘；半导体部件，其具有有源电路和耦接至有源电路的部件焊盘，部件焊盘连接至衬底焊盘；电源接口，其用于从电源接收电力，电源接口连接至衬底导体图案；以及电力分配网络，其用于将电力从电源接口分配到半导体部件的有源电路，电力分配网络包括：衬底导体图案的电网部分；接合至衬底导体图案的电网部分的第一组电容器；以及集成在半导体部件中的第二组电容器，其中，第一组电容器中的每个电容器是分立电容器部件，该分立电容器部件对于电容器部件的自谐振频率(SRF)与1000倍SRF之间的频率范围内的每个频率表现出小于100pH的等效串联电感。
本发明的当前方面是基于这样的认识：可以通过在电力分配网络中包括分立电容器来实现电子系统中的期望的改进的电力分配，从而提供改进的特性，包括每表面积的更高电容、更低的部件高度、减小的等效串联电感(ESL)、当在电容器两端施加DC偏压时不会减小的电容值等中的一个或多个。
第一组电容器中的每个电容器的极低的ESL为PDN的电气设计/阻抗优化提供了便利。
根据另一方面，第一组电容器中的每个电容器可以是分立电容器部件，该分立电容器部件与其在未偏置状态下的电容相比，在受到DC电压偏置时表现出不变的或增加的电容。
此外，有利地，第一组电容器中的每个电容器可以是分立电容器部件，其每部件占用面积的电容大于5000nF/mm2。
根据实施方式，第一组电容器中的每个电容器可以是分立的基于纳米结构的电容器，包括：至少多个第一导电纳米结构；嵌入多个第一导电纳米结构中的每个纳米结构的电介质材料；导电连接至多个第一纳米结构中的每个纳米结构的第一电极；通过电介质材料与多个第一纳米结构中的每个纳米结构分离的第二电极；导电连接至第一电极的第一连接结构，第一连接结构接合至衬底导体图案的电网部分；以及导电连接至第二电极的第二连接结构，第二连接结构接合至衬底导体图案的电网部分。
可以通过在电力分配网络中包括分立的基于纳米结构的电容器来进一步改进电子系统中的电力分配，从而提供改进的特性，包括每表面积的更高电容、更低的部件高度、减小的等效串联电感(ESL)、当在电容器两端施加DC偏压时不会减小的电容值等中的一个或多个。
根据各种实施方式，多个第一导电纳米结构中的导电纳米结构可以是从第一电极层生长的垂直纳米结构。使用生长的纳米结构允许对纳米结构的特性进行广泛的调整。例如，可以选择生长条件以实现使每个纳米结构具有大表面积的形态，这进而可以增加纳米结构能量存储装置的能量存储容量。
纳米结构可以选自纳米线、纳米角、纳米管、纳米壁、晶体纳米结构或无定形纳米结构中的一种。
纳米结构可以有利地是碳纳米结构，例如碳纳米纤维、碳纳米管或碳化物衍生的碳纳米结构。
根据实施方式，电介质材料可以有利地被布置为多个第一导电纳米结构中的每个纳米结构上的保形涂层。
根据实施方式，第二电极可以覆盖电介质材料。
此外，根据各种实施方式，纳米结构能量存储装置还可以包括嵌入电介质材料中的多个第二导电纳米结构。
在这样的实施方式中，第二电极可以导电连接至多个第二纳米结构中的每个纳米结构。
在一些实施方式中，多个第二导电纳米结构中的每个纳米结构可以有利地从第二电极生长。
第二电极或第二电极的一部分可以替代地连接至多个第二纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。
根据另外的实施方式，第一电极或第一电极的一部分也可以连接至多个第一纳米结构中的纳米结构的尖端。在这样的实施方式中，纳米结构可以生长，嵌入电介质材料中，并且然后通过去除电介质材料例如通过干法或湿法蚀刻或抛光，暴露纳米结构的尖端。因此，可以在纳米结构生长之后提供第一电极和第二电极。
基于纳米结构的电容器中的电介质材料通过防止从多个第一纳米结构中的导电纳米结构到第二电极的电传导来提供能量存储。因此，可以通过在纳米结构－电介质接口处的电荷累积来存储能量。电介质可以有利地是所谓的高k电介质。高k电介质材料例如是HfOx、TiOx、TaOx、NiOx、MoOx、CuOx或其他公知的高k电介质。替选地，电介质可以是基于聚合物的，例如聚丙烯、聚苯乙烯、聚(对二甲苯)、聚对二甲苯基等。也可以使用其他公知的电介质材料，例如SiOx或SiNx等。可以通过CVD、热处理、ALD或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积电介质材料。
根据实施方式，电力分配网络还可以包括接合至部件载体导体图案的第三组电容器。
第三组电容器中的至少一个电容器可以是分立电容器部件，该分立电容器部件的部件厚度小于100μm并且每部件占用面积的电容大于1000nF/mm2。
通过这种特性的组合，可以促进PDN的电气设计/阻抗优化。即使采用用于将半导体部件接合至衬底的现有技术的、低剖面的接合解决方案，极小的部件厚度也使得能够在衬底与半导体部件之间布置第三组电容器中的一个或更多个电容器。
附图说明
现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些和其他方面，在附图中：
图1示意性地示出了包括根据本发明的实施方式的电子系统的、此处是移动电话的形式的示例电子设备；
图2是图1中的电子系统的一部分的放大视图；
图3是根据本发明的示例实施方式的电子系统的简化图示；
图4是图3中的电子系统的PDN的等效电路图示；
图5是示出与PDN的设计方面有关的频率特性的阻抗图；
图6是根据本发明的示例实施方式的电子系统的简化示意性截面图；
图7是包括在根据本发明的其他示例实施方式的电子系统中的半导体部件的简化截面视图；
图8是包括在根据本发明的示例实施方式的电子系统的PDN中的示例性电容器部件的示意图示；
图9是图8中的电容器部件的内部构造的图示；以及
图10是包括在根据本发明的示例实施方式的电子系统的PDN中的另一示例性电容器部件的示意图示。
具体实施方式
图1示意性地示出了根据本发明的实施方式的电子设备，此处是移动电话1的形式。在图1的简化和示意性的图示中，示出了移动电话，像大多数电子设备一样，包括控制电子设备1的操作的电子系统3以及用于向电子系统3和电子设备1的其他部分供应电力的电源，此处是电池5的形式。
尽管此处已经通过移动电话1来例示包括根据本发明的实施方式的电子系统的电子设备，但是应当理解，根据本发明的各种实施方式的电子系统可以同样包括在其他类型的电子设备中，并且对于其他类型的电子设备同样有用，其他类型的电子设备例如：AR、VR、MR；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；智能手表；可穿戴计算设备；平板电脑；服务器；计算机；便携式计算机；移动计算设备；电池充电器；USB设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；汽车；电动车辆；车辆部件；航空电子系统；无人机以及多旋翼飞行器。
在现代电子设备中，电子系统3(在一些应用中也称为逻辑板)需要能够处理非常繁重的计算任务，例如可能包括高级图像处理等。电子系统3可能还需要间歇性地同时处理各种不同的任务。这样的任务可能涉及由不同半导体部件执行的处理，这些半导体部件可能至少部分地专用于执行它们各自的任务。
图2是图1中的电子系统3的放大视图，并且示意性地示出了电子系统3包括衬底7、多个半导体部件9(为了避免使附图混乱，图2中仅一个半导体部件用附图标记指示)和用于从电源5接收电力的电源接口11。为了有效且可靠地将电力从电源接口11分配到半导体部件9，电子系统3还包括电力分配网络(PDN)。如上文进一步讨论和解释的，对PDN可能有严格的要求。PDN应当能够在很宽的频率范围内以明确定义的电压电平向电子系统3的所有半导体部件9供应足够的电力。例如，不同的半导体部件9可能表现出所需电力的突然变化。PDN应当能够适应这种情况，而不会过度改变供应电压，也不会干扰对其他半导体部件的电力供应。因此，设计和确定PDN的尺寸是开发电子系统3的团队面临的一项具有挑战性的任务。成功的PDN可能需要仔细设计衬底7、半导体部件9以及有目的地选择和布置大量电容器部件13(再次，在图2中，PDN中包括的电容器中的仅一个电容器由附图标记指示)。
本发明的实施方式使得能够设计电子系统中的PDN，其中电容器占据的衬底空间较少。这进而提供了更紧凑的电子系统，这可以允许具有更小尺寸和/或改进的性能的电子设备。例如，对于电子设备(例如移动电话1)的给定整体尺寸，可以容纳更大的电池。电子系统的较小的物理尺寸本身可以有助于促进电子系统的PDN的设计和配置，因为导体长度较短而减小了电感。
此外，所公开的主题为电路设计者提供了新颖的手段来满足由终端用户(例如给定设备(例如，移动电话、计算机等)的制造商)设定的电力完整性准则。
在各种示例实施方式中，根据本发明，提供了一种电力分配/输送网络(PDN)，其包括在电源与接地轨之间以及在电源与(半导体部件中的)有源电路之间的体积显著减小的分立电容器部件，在系统中紧贴实际需求。因此，可以实现最小的环路电感，并且可以使对应的电压降最小化。
本发明的实施方式可以满足以下要求：(a)非常高的每单位面积/体积的静电或电化学电容值，(b)在2D和Z方向上的低剖面，(c)表面贴装兼容并且适用于2D、2.5D和3D封装/组装/嵌入技术，(d)易于设计外形因子，(e)对温度和施加电压的稳定和鲁棒性能，(f)低等效串联电感(ESL)，(g)在没有电容退化的情况下更长的寿命或增强的寿命周期，(h)低环路电感，以及(i)成本效益。
现在将首先参照图3更详细地描述本发明的各个方面和实施方式，该图是根据本发明的示例实施方式的电子系统的简化图示。
如图3中示意性地示出的，电子系统3包括衬底7、半导体部件9、电源接口11和第一组电容器13a-c。衬底7具有带有衬底焊盘15(在图3中仅一个衬底焊盘用附图标记表示)的衬底导体图案。衬底导体图案包括电网部分17，其是导体图案的一部分，用于将电力从电源接口11分配到电子系统3中包括的半导体部件9。如图3中示意性所示，电网部分17至少包括地线18a和电力线18b。应当注意，诸如图2中的电子系统3所需的更复杂的PDN的电网部分17通常将包括可以布置在衬底的不同层中的多个接地线和多个电力线。半导体部件9具有连接至对应的衬底焊盘15的有源电路19和部件焊盘21。在图3中，有源电路被示意性地示出为包括在封装内的半导体管芯19中。然而，应当注意，半导体部件9不一定是封装的半导体部件，而是可以由裸露的半导体管芯或由配备有再分配层(RDL)的半导体管芯等构成。
图3中的电子系统3包括用于将电力从电源接口11分配到半导体部件9的有源电路的PDN。在图3的示例配置中，PDN包括衬底导体图案的电网部分17、接合至衬底导体图案的电网部分17的第一组电容器13a-c、集成在半导体部件9中的第二组电容器(图3中未示出/可见)、以及衬底导体图案的电网部分17与半导体管芯19之间的电力分配接口。在图3的示例配置中，该电力分配接口可以包括接合至衬底导体图案的电网部分17的连接结构(例如凸块或柱等)以及将这些连接结构与半导体管芯19电连接的任何结构。
关于电容器到衬底导体图案或在本说明书中提及的任何其他导体图案的接合，应当理解，接合是电气和机械连接，其可以通过例如金属到金属接合、压缩接合、焊接接合、具有或不具有底部填充FC接合、ACF膜接合、超声波接合或其组合、或工业使用的任何其他接合来实现。
此外，第一组电容器可以包括单个电容器，或者可以包括彼此并联或串联电耦接的两个或更多个电容器。根据本发明的各种实施方式，电容器可以被定制为适当的特性，例如能量存储水平、分立部件的外形因子(在x、y和z中)、有效等效电阻和有效等效电感，以符合抑制噪声信号进入半导体部件9的有源电路的电路需要。尽管在附图中没有明确示出，但是实施方式可以包含其他噪声过滤元件，例如铁氧体磁珠。
通过能够在需要的附近提供电容器部件，可以创建更可靠、更短的电流回路，这进而降低了进入半导体部件9的有源电路中的瞬时噪声。
电子系统3的PDN可以适当地由图4中的简化PDN RLC电等效模型23表示，该模型将电力从电源接口11分配到半导体部件9的有源电路25。如等效模型23下的线示意性所示，简化的PDN表示包括在电气上表示衬底导体图案的电网部分17和第一组电容器13a-c的第一部分27、在电气上表示衬底导体图案的电网部分17与半导体管芯19之间的电力分配接口的第二部分29、以及作为半导体管芯19的电力分配结构的简化电气表示的第三部分31。
如图4中示意性所示，PDN电等效模型23的第一部分27包括具有电容CS、等效串联电感ESLS和等效串联电阻ESRS的并联支路，以及具有电感LS和电阻RS的串联支路。PDN电等效模型23的第二部分29包括具有电容CP、等效串联电感ESLP和等效串联电阻ESRP的并联支路，以及具有电感LP和电阻RP的串联支路。PDN电等效模型23的第三部分31包括具有电容CD、等效串联电感ESLD和等效串联电阻ESRD的并联支路。基于PDN电等效模型23中的等效电路元件的特性，有源电路25和电源接口11将经历总频率相关阻抗Z(f)。
当设计电子系统3的PDN时，通常会定义目标阻抗Ztarget，这将几乎肯定地确保供应电力在给定的瞬时电流下不会超过指定的电压裕度。然后PDN的设计者旨在将PDN的阻抗Z(f)保持在目标阻抗Ztarget以下以用于高达电子系统3的最高开关频率的频率。
图5的图中示出了作为频率f的函数的PDN阻抗Z(f)的示意性图示。在该图中，存在低频阻抗峰值33、中频阻抗峰值35和高频阻抗峰值37。PDN的设计者可用于努力将PDN阻抗Z(f)从低频率到足够高的频率保持在目标阻抗Ztarget以下的主要工具对于不同的频率范围是不同的。为了减小低频阻抗峰值33，衬底7的配置以及第一组电容器中的电容器13a-c的特性和布置可以有效地优化PDN电等效模型23的第一部分27中的上述等效电特性值。为了减小中频阻抗峰值35，衬底导体图案的电网部分17与半导体管芯19之间的连接结构的配置可以有效地优化PDN电等效模型23的第二部分29中的上述等效电特性值。为了减小高频阻抗峰值37，如果需要，可以在受常规半导体管芯19的严格物理空间约束的电路设计中限制选项。
在下文中，将解释本发明的各个方面和实施方式如何为PDN设计者提供新的工具来实现具有改进的特性的PDN，这也可以允许包括这样的PDN的更紧凑和更有成本效益的电子系统。
为了说明的目的，在图6中提供了根据本发明的实施方式的电子系统3的简化示意性截面图。
在该示例配置中，接合至衬底导体图案的电网部分17的第一组电容器包括：相对靠近电源接口11布置的第一电容器13a，以及布置在衬底7与半导体部件9之间的第二电容器13b。
此外，半导体部件9包括部件载体39，该部件载体39具有部件焊盘21、管芯接合焊盘43以及连接部件焊盘21和管芯接合焊盘43的部件载体导体图案。部件载体导体图案包括电网部分44。如图6中示意性示出的，使用第一连接结构45将部件焊盘21连接至衬底焊盘，并且使用第二连接结构47将管芯接合焊盘43连接至半导体管芯19的管芯焊盘。图6中还示意性地示出了：由包括在半导体部件中(此处在半导体管芯19中)的导电结构实现的第一电容器49，以及布置在衬底7与半导体部件9之间的第二电容器51。在图6的示例配置中，上述第一电容器49耦接至半导体部件9的第一部件焊盘21a和第二部件焊盘21b，并且第二电容器51耦接至第一部件焊盘21a和第二部件焊盘21b。在图6中，部件载体39示意性地示出为插入器。然而，部件载体39不限于是插入器，而是可以是任何其他合适的部件载体，例如引线框。
在图6中，示意性地示出了与图4中的PDN电等效模型23的第一部分27、第二部分29和第三部分31相对应的电子系统3的部分。PDN的低频第一部分27包括衬底导体图案的电网部分17和第一组电容器中的上述第一电容器13a。此处，PDN的中频第二部分29包括第一组电容器中的上述第二电容器13b、部件载体导体图案的上述电网部分44、上述第二电容器51、以及上述第一连接结构45和第二连接结构47。此处，PDN的高频第三部分31包括半导体管芯19的前端线(FEOL)结构和后端线(BEOL)结构，包括上述第一电容器49。如下面将进一步解释的，取决于第二电容器51和连接结构的配置和特性，至少上述第二电容器51以及连接第一电容器49和第二电容器51的结构可以被认为包括在PDN的高频第三部分31中。
图7是包括在根据本发明的其他示例实施方式的电子系统3中的半导体部件的简化截面图。图7中的电子系统3与图6中的电子系统的主要区别在于：半导体部件9不包括部件载体，使得半导体管芯19直接耦接至衬底17的衬底导体图案。
在图7中，与图6中一样，示意性地示出了与图4中的PDN电等效模型23的第一部分27、第二部分29和第三部分31相对应的电子系统3的部分。在图7的示例实施方式中，PDN的低频第一部分27包括衬底导体图案的电网部分17和第一组电容器中的第一电容器13a。此处，PDN的中频第二部分29包括：第一组电容器中的第二电容器13b(也对应于上述第二电容器51)以及衬底7与半导体部件9之间的连接结构45。此处，PDN的高频第三部分31包括半导体管芯19的前端线(FEOL)结构和后端线(BEOL)结构，包括上述第一电容器49。如下面将进一步解释的，取决于第二电容器51和连接结构的配置和特性，至少上述第二电容器51以及连接第一电容器49和第二电容器51的结构可以被认为包括在PDN的高频第三部分31中。
在实施方式中，电子系统3可以被配置为图6中的配置和图7中的配置的混合。因此，可以存在连接在图6中的一对第二连接结构47之间的附加电容器部件，该对第二连接结构47也连接至第一电容器49。
可以说，本发明的各个方面和实施方式具有不同的出发点，以用于提供电子系统3的PDN的改进。
根据一个方面，取决于第一电容器49与第二电容器51之间的导体的尺寸以及第二电容器51的电特性，提供布置在衬底7与半导体部件9之间并且耦接至半导体部件9的第一部件焊盘21a和第二部件焊盘21b的上述第二电容器51可以明显地减小PDN的中频第二部分29中的等效串联电感ESLP，并且还可以减小PDN的高频第三部分31中的等效串联电感ESLD。这对于减小图5中的图中的第二峰值35和第三峰值37可能特别有用，而无需利用半导体部件9之间的任何衬底面积。
为了在电子系统3中方便地实现，第二电容器51可以有利地是分立电容器，如在附图中示意性示出的。此外，为了能够以图6和图7中的简化图示所示的方式在衬底7与半导体部件9之间布置第二电容器51，分立电容器部件51的厚度可以有利地小于100μm。此外，分立电容器部件51的每部件占用面积的电容可以有利地大于1000nF/mm2。根据本发明的实施方式，表现出这样的有益特性的分立电容器部件51可以是基于纳米结构的电容器部件。下面将进一步详细描述这种基于纳米结构的电容器部件的示例配置。
根据另一方面，通过将第一组电容器中的每个电容器13a提供为分立电容器部件，可以潜在地使用第一组电容器中的数目减少的电容器13a来改进PDN的低频第一部分27的特性，分立电容器部件在从电容器的自谐振频率到1000倍自谐振频率的频率范围内表现出小于100pH的等效串联电感。由此，可以减小PDN的低频第一部分27中的等效串联电感ESLS。这对于减小图5中的图中的第一峰值33可能特别有用，同时在半导体部件9之间使用更少的衬底面积。当第一组电容器中的每个电容器部件13a还表现出大于5000nF/mm2的每部件占用面积的电容时，情况尤其如此。根据本发明的实施方式，表现出这样的有益特性的分立电容器部件13a可以是基于纳米结构的电容器部件。下面将进一步详细描述这种基于纳米结构的电容器部件的示例配置。应当注意，根据本发明实施方式的电子系统3中包括的任何基于纳米结构的电容器部件中的纳米结构可以选自纳米线、纳米角、纳米管、纳米壁、晶体纳米结构、无定形纳米结构、Si纳米线、金属纳米线或任何其他合适的细长的功能化或非功能化纳米结构中的一种。此外，当在本申请中提及“导电的”或“传导的”纳米结构时，应当理解，该词包括固有导电的纳米结构以及通过诸如金属材料的导电材料的薄层保形涂覆的电绝缘纳米结构。
在本发明的实施方式的各种示例中，所使用的分立电容器可以具有范围在40nF到1000nF之间的电容以及低于150mOhms的等效串联电阻。这些电容器可以具有范围在50MHz到400MHz之间的自谐振频率。
在本发明的实施方式的各种示例中，所使用的分立电容器可以具有范围在1nF到10nF之间的电容以及低于50mOhms的等效串联电阻。这些电容器可以具有范围在100MHz到2000MHz之间的自谐振频率。
在不同的示例实施方式中，对于在电容器的自谐振频率(SRF)与1000倍SRF之间的频率范围内的每个频率，一个或更多个电容器的等效串联电感(ESL)可以有利地小于25pH，并且甚至更有利地小于10pH。
图8是示例性的基于纳米结构的电容器部件53的示意图示，该电容器部件53可以包括在根据本发明的示例实施方式的电子系统3的PDN中。该电容器部件53是分立电容器部件，包括MIM布置55、第一连接结构(此处为第一端连接器57的形式)、第二连接结构(此处为第二端连接器59的形式)以及至少部分地嵌入MIM布置55的电绝缘封装材料61。如图8所示，电绝缘封装材料61至少部分地形成能量存储部件的外边界表面。第一连接结构57和第二连接结构59也至少部分地形成能量存储部件的外边界表面。在图8中，第一连接结构57和第二连接结构59被示出为布置在矩形部件53的短边上。在实施方式中，第一连接结构57和第二连接结构59可以替代地布置在部件的长边上。这样的配置可以提供部件的减小的串联电感。
现在将参照图9描述MIM布置55的示例配置。如图9中示意性示出的，MIM布置55包括MIM布置衬底81上的第一电极层63、从第一电极层63垂直生长的多个导电纳米结构65、保形地涂覆多个导电纳米结构中的每个纳米结构65和未被导电纳米结构65覆盖的第一电极层63的固体电介质材料层67、以及覆盖固体电介质材料层67的第二电极层69。如图9所示，第二电极层69完全填充相邻纳米结构之间的超过纳米结构65的底部71与顶部73之间的一半的空间。在图9的示例性MIM布置55中，第二电极层69完全填充相邻纳米结构65之间的从底部71一直到顶部73并且超过顶部73的空间。
如图9中纳米结构65与第二电极层69之间的边界的放大视图所示，第二电极层69包括保形地涂覆固体电介质材料层67的第一子层75、第二子层77、以及第一子层75与第二子层77之间的第三子层79。
此外，根据本发明公开内容，可以方便地存在图中未示出的例如作为金属扩散阻挡层的附加子层。
电介质材料层67可以是多层结构，其可以包括不同材料成分的子层。
根据本发明的实施方式，MIM布置55可以包括分层配置的固体电介质和电解质。在这样的实施方式中，部件53可以被视为电容器型(静电)与电池型(电化学)能量存储装置之间的混合体。这种配置可以提供比纯电容器部件更高的能量密度和电力密度以及比纯电池部件更快的充电。
现在将描述制造包括图9中的示例性MIM布置55的分立的基于纳米结构的电容器部件53的示例方法。
在第一步骤中，提供MIM布置衬底81。可以使用各种衬底，例如，硅、玻璃、不锈钢、陶瓷、SiC或工业中发现的任何其他合适的衬底材料。然而，衬底可以是高温聚合物，例如聚酰亚胺。有利地，MIM布置衬底81可以是电绝缘衬底。
在随后的步骤中，在衬底81上形成第一电极层63。第一电极层63可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或工业中使用的任何其他方法形成。在一些实现方式中，第一电极层63可以包括选自以下的一种或更多种金属：Cu、Ti、W、Mo、Co、Pt、AI、Au、Pd、Ni、Fe和硅化物。在一些实现方式中，第一电极层63可以包括选自以下的一种或更多种导电合金：TiC、TiN、WN和AIN。在一些实现方式中，第一金属层63可以包括一种或更多种导电聚合物。在一些实现方式中，第一电极层63可以是金属氧化物，例如LiCoO2、掺杂硅。在一些实现方式中，第一金属层63可以是衬底本身，例如Al/Cu/Ag箔等。
在下一步骤中，可以在第一电极层63上设置催化剂层。催化剂可以是例如镍、铁、铂、钯、硅化镍、钴、钼、Au或其合金，或者可以与其他材料(例如硅)组合。催化剂可以是可选的，因为本文描述的技术也可以应用于纳米结构的无催化剂生长过程。还可以通过旋涂催化剂颗粒来沉积催化剂。
在一些实现方式中，催化剂层用于生长纳米结构以及用作连接电极。在这样的实现方式中，催化剂可以是镍、铁、铂、钯、硅化镍、钴、钼、Au或其合金的厚层，或者可以与来自元素周期表的其他材料组合。催化剂层(图9中未示出)可以作为均匀层或作为图案化层提供。图案化层的形成当然需要比未图案化层更多的处理，但是可以提供更高或更低且密度更规则的纳米结构65，这进而可以针对完成的基于纳米结构的电容器部件53提供更高的电容，或者在多于一个电容器被嵌入电容器部件53中的情况下对每个电容器器件的绝对电容值提供更多的控制。
然后从催化剂层生长纳米结构65。使用垂直生长的纳米结构允许对纳米结构的特性进行广泛调整。例如，可以选择生长条件以实现使每个纳米结构具有大表面积的形态，这进而可以增加电荷存储电容或每2D占用空间的电容。作为CNF的替代，纳米结构可以是金属碳纳米管或碳化物衍生的碳纳米结构、纳米线例如铜、铝、银、硅化物或其他类型的具有导电特性的纳米线。有利地，可以以本身已知的方式选择催化剂材料和生长气体等，以实现纳米结构65的所谓尖端生长，这可以在纳米结构65的尖端73处产生催化剂层材料。在垂直排列的导电纳米结构65生长之后，纳米结构65和第一电极层63可以可选地被金属层保形地涂覆，主要用于改善纳米结构65与导电控制材料之间的粘附性。
在垂直排列的导电纳米结构65生长之后，纳米结构65和未被纳米结构65覆盖的第一电极层63的部分可以被固体电介质材料层67保形地涂覆。固体电介质材料层67可以有利地由所谓的高k电介质制成。高k电介质材料可以是例如HfOx、TiOx、TaOx或其他公知的高k电介质。替选地，电介质可以是基于聚合物的，例如聚丙烯、聚苯乙烯、聚(对二甲苯)、聚对二甲苯基等。其他公知的电介质材料，例如SiOx或SiNx等也可以用作电介质层。可以适当地使用任何其他合适的导电控制材料。可以通过CVD、热处理、原子层沉积(ALD)或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积电介质材料。在各种实施方式中，使用多于一个电介质层或具有不同电介质常数或不同电介质材料厚度的相异电介质材料来控制有效电介质常数或影响击穿电压或其组合以控制电介质膜特性可能是有利的。有利地，固体电介质材料层67以原子均匀性均匀地涂覆在纳米结构65上，使得电介质层覆盖整个纳米结构65，使得电容器器件的漏电流最小化。提供具有原子均匀性的固体电介质层67的另一优点是固体电介质层67可以顺应导电纳米结构65的极小表面不规则性，这可以在纳米结构的生长期间引入。这提供了MIM布置55的增加的总电极表面积，这进而针对给定的部件尺寸提供了更高的电容。
此后，将粘附金属层——第二电极层69的上述第一子层75——保形地涂覆在固体电介质材料层67上。粘附金属层75可以有利地使用ALD形成，并且用于粘附金属层75的合适材料的示例可以是Ti或TiN。
在粘附金属层75的顶部上，可以可选地形成所谓的种子金属层79——第二电极层69的上述第三子层79。种子金属层79可以保形地涂覆在粘附金属层75上。种子金属层79可以例如由Al、Cu或任何其他合适的种子金属材料制成。
在形成种子金属层79之后，设置上述第二子层77。第二电极层63的该第二子层77可以例如通过化学方法(例如电镀、化学电镀或本领域已知的任何其他方法)形成。如图9中示意性指示的，第二子层77可以有利地填充纳米结构65之间的空间以提供改善的结构鲁棒性等。
可以使用本身已知的技术形成第一连接结构57和第二连接结构59，例如凸块、球或柱。此后，设置绝缘封装材料61以至少部分地嵌入MIM布置55。任何已知的合适的封装剂材料(例如，硅树脂、环氧树脂、聚酰亚胺、BCB、树脂、硅胶、环氧树脂底层填料等)可以用于封装剂层。在一些方面，如果硅材料适合某些其他IC封装方案，则硅材料可能是有利的。封装剂可以固化以形成封装层。在本发明的一些方面中，封装剂层可以是可固化材料，使得可以通过固化工艺来附接无源部件。在一些方面中，封装剂的电介质常数不同于MIM构造中使用的电介质材料的电介质常数。在一些方面中，与在制造MIM电容器中使用的电介质材料相比，优选具有较低电介质常数的封装剂材料。在一些方面中，SiN、SiO或旋涂玻璃也可以用作封装剂材料。封装剂层可以通过CVD或通过本领域已知的任何其他方法来旋涂并干燥、沉积。
在该步骤之后，取决于完成的电容器部件53的期望配置，可以可选地使衬底81变薄或完全去除。
对于衬底是第一电极的情况，除非需要使衬底进一步变薄，否则该步骤是可选的。
在接下来的步骤中，使用已知技术对面板或晶片进行单片化以提供分立的MIM电容器部件53。
任何前述实施方式都适合于以工业中使用的晶片级工艺和面板级工艺来制造。它们可以方便地分别被称为晶片级处理和面板级处理。在晶片级处理中，通常使用圆形衬底，尺寸范围从2英寸到12英寸晶片。在面板级处理中，尺寸由机器容量限定，并且可以是圆形或矩形或正方形，尺寸通常较大，但不限于12英寸到100英寸。面板级处理通常用于生产智能电视。因此，尺寸可以是电视的尺寸或更大。在晶片级工艺的一个方面中，上述实施方式中的至少一个在半导体加工厂中以晶片级进行处理。在另一方面中，对于面板级处理，上述实施方式中的至少一个通过使用面板级处理来处理。根据设计要求，在处理之后，利用标准切割、等离子体切割或激光切割将晶片或面板切割成更小的块。可以通过切割或等离子体切割或激光切割来配置这种单体化处理步骤，以根据需要定制形成的分立部件的形状和尺寸。
本发明还预期可兼容用于卷对卷制造技术。卷对卷处理是在塑料或金属箔的卷上生产柔性和大面积电子设备的方法。该方法也被描述为印刷方法。在卷对卷印刷中使用的衬底材料通常是纸、塑料膜或金属箔或不锈钢。与其他方法(如晶片级或面板级)相比，卷对卷方法能够实现高得多的吞吐量，并且具有小得多的碳足迹并且利用更少的能量。卷到卷处理应用于许多制造领域，例如柔性和大面积电子设备、柔性太阳能板、印刷/柔性薄膜电池、纤维和纺织品、金属箔和片材制造、医疗产品、建筑中的能源产品、膜和纳米技术。
根据图10中示意性示出的MIM布置55的另一示例配置，可以存在嵌入在电介质材料61中的多个第二导电纳米结构66。多个第二导电纳米结构中的每个纳米结构66可以垂直布置在第二电极层64上，第二电极层64可以形成在与第一电极层63相同的平面中。
在本发明的实施方式中，纳米结构的数目和/或几何形状或其组合可被调整或配置成控制包括纳米结构的分立电容器部件53的有效自谐振频率(SRF)。
根据实施方式，纳米结构可以被配置成基本上彼此平行。有利地，相互平行的纳米结构可以被布置成六边形晶胞构造，这提供了增加的每单位面积电容。
替选地，纳米结构可以是随机取向的。
根据实施方式，电容器子组中的每个电容器可以被设计和布置成对于具有因此适配的特征自谐振频率(SRF)的低频、中频和高频操作范围之一有效。
在实施方式中，纳米结构的数目和/或几何形状可以被配置成控制基于纳米结构的电容器部件53的有效Q值小于120。
包括在根据本发明的实施方式的电子系统3的PDN中的一个或更多个电容器部件可以形成噪声抑制滤波器的至少一部分。
电容器部件可以与半导体部件9串联连接。
根据实施方式，不排除包括TSC、MLCC、钽或LICC的任何其他类型的电容器的存在，并且在不脱离本发明的范围的情况下，因此可以提供这样的其他类型的电容器作为形成PDN网络系统的结构的一部分。
此外，本发明公开内容预期，通过实现本文呈现的所公开主题的各种实施方式中的一个或更多个，可以实现例如PCB或管芯上的面积(例如，电容器部件的X-Y占用空间)和体积(例如，与电容器部件的高度组合的面积)的显著节省。面积和体积的节省可以极大地帮助满足未来几代的各种外形因子和降低的成本/材料清单。
本领域技术人员认识到，本发明决不限于上述优选实施方式。相反，在所附权利要求的范围内，许多修改和变型是可能的。
在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。单个处理器或其他单元可以实现权利要求中所述的多个项的功能。在相互不同的从属权利要求中陈述某些措施的仅有事实并不表示不能有利地使用这些措施的组合。权利要求中的任何附图标记不应解释为限制范围。

Claims (13)

1.一种电子系统，包括：
具有衬底导体图案的衬底，所述衬底具有包括在所述衬底导体图案中的衬底焊盘；
半导体部件，其具有有源电路和耦接至所述半导体部件的有源电路的部件焊盘，所述部件焊盘连接至所述衬底的衬底焊盘；
电源接口，其用于从电源接收电力，所述电源接口连接至所述衬底导体图案；以及
电力分配网络，其用于将电力从所述电源接口分配到所述半导体部件的有源电路，所述电力分配网络包括：
第一电容器，其由包括在所述半导体部件中的导电结构实现，所述第一电容器耦接至所述半导体部件的第一部件焊盘和第二部件焊盘；
第二电容器，其布置在所述衬底与所述半导体部件之间，所述第二电容器耦接至所述部件封装的第一部件焊盘和第二部件焊盘；以及
所述衬底导体图案的电网部分。
2.根据权利要求1所述的电子系统，其中，所述第二电容器是分立电容器部件，其具有接合至所述第一部件焊盘的第一连接结构和接合至所述第二部件焊盘的第二连接结构。
3.根据前述权利要求中任一项所述的电子系统，其中，所述第二电容器是分立的基于纳米结构的电容器，其包括：
至少多个第一导电纳米结构；
嵌入所述多个第一导电纳米结构中的每个纳米结构中的电介质材料；
导电连接至所述多个第一纳米结构中的每个纳米结构的第一电极；
通过所述电介质材料与所述多个第一纳米结构中的每个纳米结构分离的第二电极；
导电连接至所述第一电极的第一连接结构，所述第一连接结构接合至所述第一部件焊盘；以及
导电连接至所述第二电极的第二连接结构，所述第二连接结构接合至所述第二部件焊盘。
4.根据前述权利要求中任一项所述的电子系统，其中：
所述第一电容器具有小于100nF的电容；并且
所述第二电容器是分立电容器部件，其部件厚度小于100μm并且每部件占用面积的电容大于200nF/mm2。
5.根据前述权利要求中任一项所述的电子系统，其中：
所述半导体部件包括：
半导体管芯，其包括所述有源电路和耦接至所述有源电路的管芯焊盘；以及
部件载体，其包括所述部件焊盘、管芯接合焊盘以及连接所述部件焊盘和所述管芯接合焊盘的部件载体导体图案，其中，所述管芯接合焊盘连接至所述半导体管芯的管芯焊盘；并且
所述电力分配网络还包括所述部件载体导体图案的电网部分。
6.根据前述权利要求中任一项所述的电子系统，其中，所述电力分配网络还包括接合至所述衬底导体图案的电网部分的电容器组。
7.根据权利要求6所述的电子系统，其中，接合至所述衬底导体图案的电网部分的所述电容器组中的每个电容器是分立的基于纳米结构的电容器，其包括：
至少多个第一导电纳米结构；
嵌入所述多个第一导电纳米结构中的每个纳米结构中的电介质材料；
导电连接至所述多个第一纳米结构中的每个纳米结构的第一电极；
通过所述电介质材料与所述多个第一纳米结构中的每个纳米结构分离的第二电极；
导电连接至所述第一电极的第一连接结构，所述第一连接结构接合至所述衬底导体图案的电网部分；以及
导电连接至所述第二电极的第二连接结构，所述第二连接结构接合至所述衬底导体图案的电网部分。
8.根据权利要求6或7所述的电子系统，其中，接合至所述衬底导体图案的电网部分的所述电容器组中的每个电容器是分立电容器部件，所述分立电容器部件对于所述电容器部件的自谐振频率(SRF)与1000倍SRF之间的范围内的每个频率表现出小于100pH的等效串联电感。
9.根据权利要求6至8中任一项所述的电子系统，其中，接合至所述衬底导体图案的电网部分的所述电容器组中的每个电容器是分立电容器部件，所述分立电容器部件与其在未偏置状态下的电容相比，在受到DC电压偏置时表现出不变的或增加的电容。
10.根据权利要求6至9中任一项所述的电子系统，其中，所述电容器组中的每个电容器通过金属对金属接合、压缩接合、焊接接合、具有或不具有底部填充FC接合、ACF膜接合、超声波接合或其组合、或工业上使用的任何其他接合而接合至所述衬底导体图案的电网部分。
11.根据前述权利要求中任一项所述的电子系统，其中，所述衬底是印刷电路板(PCB)、类衬底PCB(SLP)、或硅衬底或者由玻璃或陶瓷或LTCC制成的衬底。
12.一种电子设备，包括：
根据前述权利要求中任一项所述的电子系统；以及
耦接至所述电子系统的电源接口的电源，用于向所述电子系统提供电力。
13.根据权利要求12所述的电子设备，其中，所述电子设备是以下之一：移动电话；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；智能手表；可穿戴计算设备；平板电脑；服务器；计算机；便携式计算机；移动计算设备；电池充电器；USB设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；汽车；电动车辆；车辆部件；航空电子系统；无人机；以及多旋翼飞行器。
CN202180011074.3A 2020-02-06 2021-01-28 具有包括耦接至部件焊盘的电容器的电力分配网络的电子系统 Pending CN115023808A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
SE2050124 2020-02-06
SE2050124-3 2020-02-06
SE2050123-5 2020-02-06
SE2050123 2020-02-06
SE2050125-0 2020-02-06
SE2050125 2020-02-06
PCT/SE2021/050053 WO2021158158A1 (en) 2020-02-06 2021-01-28 Electronic system with power distribution network including capacitor coupled to component pads

Publications (1)

Publication Number Publication Date
CN115023808A true CN115023808A (zh) 2022-09-06

Family

ID=77199512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180011074.3A Pending CN115023808A (zh) 2020-02-06 2021-01-28 具有包括耦接至部件焊盘的电容器的电力分配网络的电子系统

Country Status (7)

Country Link
US (1) US20230075019A1 (zh)
EP (1) EP4100998A4 (zh)
JP (1) JP2023514055A (zh)
KR (1) KR20220136357A (zh)
CN (1) CN115023808A (zh)
TW (1) TW202147550A (zh)
WO (1) WO2021158158A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7003340B1 (ja) * 2021-03-09 2022-01-20 三菱電機株式会社 回路基板
TWI834107B (zh) * 2022-01-13 2024-03-01 創意電子股份有限公司 電源傳輸裝置及電源傳輸系統
TWI806615B (zh) * 2022-05-19 2023-06-21 國立清華大學 濾波器及其製造方法
FR3142602A1 (fr) * 2022-11-30 2024-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599808B2 (en) * 2001-09-12 2003-07-29 Intel Corporation Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US20070279882A1 (en) * 2006-06-06 2007-12-06 Samtec, Inc. Power distribution system for integrated circuits
JP5091242B2 (ja) * 2006-10-04 2012-12-05 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
US8498129B1 (en) * 2011-06-10 2013-07-30 Altera Corporation Power distribution network
KR102614960B1 (ko) * 2016-02-29 2023-12-19 스몰텍 에이비 나노구조 에너지 저장장치 및 전자 디바이스

Also Published As

Publication number Publication date
WO2021158158A1 (en) 2021-08-12
EP4100998A1 (en) 2022-12-14
EP4100998A4 (en) 2024-03-13
US20230075019A1 (en) 2023-03-09
KR20220136357A (ko) 2022-10-07
TW202147550A (zh) 2021-12-16
JP2023514055A (ja) 2023-04-05

Similar Documents

Publication Publication Date Title
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
US11901281B2 (en) Bonded structures with integrated passive component
US6191479B1 (en) Decoupling capacitor configuration for integrated circuit chip
TWI282131B (en) Integrating passive components on spacer in stacked dies
CN112823403B (zh) 分立金属-绝缘体-金属(mim)能量存储部件和制造方法
CN101443907A (zh) 组件、芯片及操作方法
TWI248623B (en) Array capacitors with voids to enable a full-grid socket
JP7093405B2 (ja) エネルギー貯蔵インターポーザ・デバイスおよび製造方法
KR20220077099A (ko) 페이스 마운트 패시브들을 갖는 완전히 몰딩된 반도체 구조 및 그 제조 방법
US11152331B2 (en) Electronic package and method for fabricating the same
CN115428107B (zh) 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法
US20220005777A1 (en) Semiconductor assembly with discrete energy storage component
US20230275044A1 (en) Electronic component package with integrated component and redistribution layer stack
US20220302006A1 (en) Via plug resistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination