CN115020401A - 集成电路以及集成电路的设计方法 - Google Patents

集成电路以及集成电路的设计方法 Download PDF

Info

Publication number
CN115020401A
CN115020401A CN202210149873.3A CN202210149873A CN115020401A CN 115020401 A CN115020401 A CN 115020401A CN 202210149873 A CN202210149873 A CN 202210149873A CN 115020401 A CN115020401 A CN 115020401A
Authority
CN
China
Prior art keywords
height
rows
integrated circuit
power supply
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149873.3A
Other languages
English (en)
Inventor
柳志秀
都桢湖
徐在禹
俞炫圭
郑珉在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210048671A external-priority patent/KR20220118271A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115020401A publication Critical patent/CN115020401A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11811—Basic cell P to N transistor count
    • H01L2027/11812—4-T CMOS basic cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11851—Technology used, i.e. design rules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11883—Levels of metallisation
    • H01L2027/11885—Two levels of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

发明构思涉及一种集成电路以及集成电路的设计方法。该集成电路包括连续布置在具有第一高度的行和具有不同于第一高度的第二高度的行上的第一标准单元。集成电路还包括连续布置在具有第一高度的行和具有第二高度的行上的第二标准单元、形成在所述多行的边界上并被配置为向标准单元供给第一电源电压的多条第一电源线、以及形成在所述多行的边界上并被配置为向标准单元供给第二电源电压的多条第二电源线。向第一标准单元供给电压的电源线的布置顺序不同于向第二标准单元供给电压的电源线的布置顺序。

Description

集成电路以及集成电路的设计方法
技术领域
发明构思的方面涉及集成电路，更具体地，涉及包括标准单元的集成电路和设计该集成电路的方法。
背景技术
集成电路可以包括沿着多行排列的多个单元。集成电路可以包括提供相同功能的单元、提供不同功能的单元以及提供相同功能同时提供不同特性的单元。例如，多个单元中的基于诸如操作速度、功耗和面积的特性选择的执行相同功能的单元可以被包括在集成电路中。此外，集成电路还可以包括布置在一行上的单高度单元，并且还可以包括连续布置在两行或更多行上的多高度单元。
发明内容
发明构思的各方面提供了包括多个单元的集成电路，并提供了包括标准单元的集成电路和设计该集成电路的方法。
根据发明构思的一方面，提供一种集成电路，该集成电路包括布置在沿第一水平方向延伸的多行上的标准单元，该集成电路包括：第一标准单元，连续地布置于在垂直于第一水平方向的第二水平方向上具有第一高度的行和在第二水平方向上具有第二高度的行上，第二高度不同于第一高度；第二标准单元，连续地布置于在第二水平方向上具有第一高度的行和在第二水平方向上具有第二高度的行上；多条第一电源线，形成在所述多行中的第一子集的边界上，并被配置为向标准单元供给第一电源电压；以及多条第二电源线，形成在所述多行中的第二子集的边界上，并被配置为向标准单元供给第二电源电压，其中第一标准单元和第二标准单元执行相同的功能并且在第二水平方向上具有相同的高度，其中在所述多条第一电源线和所述多条第二电源线中，包括向第一标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在第二水平方向上的布置顺序不同于包括向第二标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在第二水平方向上的布置顺序。
根据发明构思的另一方面，提供一种集成电路，该集成电路包括布置在沿第一水平方向延伸的多行上的标准单元，该集成电路包括：第一单元，布置于在垂直于第一水平方向的第二水平方向上具有第一高度的行上，并且第一单元具有第一高度；连续布置在两行或更多行上的第二单元，所述两行或更多行中的每行具有第一高度；以及第三单元，连续布置于在第二水平方向上具有第一高度的行和在第二水平方向上具有第二高度的行上，第二高度不同于第一高度，其中第一单元、第二单元和第三单元执行相同的功能。
根据发明构思的另一方面，提供一种集成电路，该集成电路包括布置在沿第一水平方向延伸的多行上的标准单元，该集成电路包括：布置在两行或更多行上的第一标准单元，所述两行或更多行中的每行在垂直于第一水平方向的第二水平方向上具有第一高度；布置在两行或更多行上的第二标准单元，所述两行或更多行中的每行在第二水平方向上具有第一高度；多条第一电源线，形成在所述多行中的第一子集的边界上，并且被配置为向标准单元供给第一电源电压；以及多条第二电源线，形成在所述多行中的第二子集的边界上，并且被配置为向标准单元供给第二电源电压，其中第一标准单元和第二标准单元执行相同的功能并具有相同的高度，其中，在所述多条第一电源线和所述多条第二电源线中，包括向第一标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在第二水平方向上的布置顺序不同于包括向第二标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在第二水平方向上的布置顺序。
根据发明构思的另一方面，提供一种集成电路的设计方法，该集成电路包括连续布置在具有第一高度的行和具有不同于第一高度的第二高度的行上的混合高度单元，该设计方法包括：将包括功能单元的标准单元布置在多行中的每行上；以及在包括所述多行当中的具有彼此不同的高度且彼此相邻的行的组合区域中，将混合高度单元布置于其中没有布置功能单元的空白空间中。
附图说明
从以下结合附图进行的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：
图1示出了根据示例实施方式的集成电路的图；
图2A至图2C是根据示例实施方式的集成电路的图；
图3是根据一示例实施方式的用于根据集成电路中包括的标准单元的高度来描述集成度和性能的图；
图4至图7是根据示例实施方式的集成电路中包括的各种布局的标准单元的平面图；
图8A和图8B是根据示例实施方式的集成电路中包括的标准单元的截面图；
图9和图10是根据示例实施方式的设计集成电路的方法的流程图；
图11A至11C是根据示例实施方式的用于描述设计集成电路的方法的图；
图12是根据一示例实施方式的制造集成电路(IC)的方法的流程图；以及
图13是根据一示例实施方式的用于设计集成电路的计算系统的框图。
具体实施方式
在下文中，结合附图描述发明构思的各种实施方式。
图1示出了根据示例实施方式的集成电路的图。图1示出了在包括X轴和Y轴的平面上构成一个芯片或一个功能块的集成电路10、10'和10”的部分的平面图。在发明构思中，X轴方向和Y轴方向可以分别被称为第一水平方向和第二水平方向，Z轴方向可以被称为垂直方向。由X轴和Y轴形成的平面可以被称为水平面，相对于其他部件在+Z轴方向上布置的部件可以被称为在所述其他部件之上，相对于其他部件在与Z轴方向相反的方向上布置的部件可以被称为在所述其他部件之下或下方。此外，部件的面积可以被称为在平行于水平面的平面上由该部件占据的尺寸，并且部件的高度可以被称为部件在Y轴方向上的长度。集成电路10、10'和10”中的每个可以包括多个标准单元。不同的逻辑功能可以使用包括电子设计自动化(EDA)和计算机辅助设计(CAD)工具的可商购的设计工具被集成到集成电路(IC)中。标准单元包括用于实现逻辑功能的多个晶体管。逻辑功能可以包括布尔功能(例如“与”、“或”和“非”)、存储功能(例如触发器、锁存器和缓冲器)以及数字组合功能(例如多路复用器和多路分配器)。如在这里使用的，术语“标准单元”也可以被称为“单元”。每个标准单元可以具有预定的几何形状(例如，宽度和高度)。EDA和CAD设计工具可以包括存储用于这些逻辑功能的标准单元定义的库(称为标准单元库)。在半导体器件设计期间，设计工具可以基于逻辑设计和工艺参数(即，标准单元的尺寸和宽度)从单元库选择一个或更多个标准单元，并将单元按行和列布置。在完成布置后，可以模拟、验证半导体器件设计，随后将其转移到芯片(即，在硅中形成)。集成电路10、10'和10”中的每个可以包括多个各种各样的标准单元，并且标准单元可以被布置和排列在多行上。
向每个标准单元供应电压的第一电源线和第二电源线可以形成在多行中的每行的边界上，并且第一电源线和第二电源线可以形成为在X轴方向上延伸并且在Y轴方向上交替布置的导电图案。例如，第一电源线和第二电源线可以在Y轴方向上以1:1的比例交替布置。
包括单高度块的集成电路10可以包括第一至第四标准单元C1至C4，该单高度块包括相同高度(例如，CH1)的行。当在第一至第四标准单元C1至C4中形成的电路相同时，第一至第四标准单元C1至C4可以被称为执行相同的功能。
例如，第一单元C1可以包括布置在一行上的单高度单元，第二至第四单元C2至C4可以包括连续布置在两个或更多个相邻行上的多高度单元。在图1中，第二至第四单元C2至C4被示为连续布置在两行上，但不限于此，并且相同的描述可以应用于连续布置在三行或更多行上的标准单元。
在一实施方式中，第二单元C2和第三单元C3可以执行相同的功能并具有相同的高度。然而，向第二单元C2和第三单元C3的每个单元提供电压的第一电源线和第二电源线可以具有不同的布置关系(第一电源线和第二电源线的不同布置顺序)。在多条第一电源线和多条第二电源线中，向第二单元C2提供电压的至少一条第一电源线和至少一条第二电源线在第二水平方向上的布置顺序可以不同于向第三单元C3提供电压的至少一条第一电源线和至少一条第二电源线在第二水平方向上的布置顺序。
此外，第三单元C3和第四单元C4可以执行相同的功能并且具有相同的高度。此外，向第三单元C3和第四单元C4的每个单元提供电压的第一电源线和第二电源线可以具有相同的布置顺序。然而，相对于彼此，第三单元C3和第四单元C4可以具有形成在其中的不同形状的导电图案。在多条第一电源线和多条第二电源线中，向第三单元C3提供电压的至少一条第一电源线和至少一条第二电源线在第二水平方向上的布置顺序可以与向第四单元C4提供电压的至少一条第一电源线和至少一条第二电源线在第二水平方向上的布置顺序相同。
包括混合高度块的集成电路10'可以包括执行相同功能的第一至第三单元C1'至C3'，该混合高度块包括具有至少两个彼此不同的高度(例如，CH1和CH2)的行。例如，第一单元C1'可以包括布置在一行上的单高度单元，第二单元C2'可以包括布置在具有彼此相同的高度的多行上的多高度单元。第三单元C3'可以包括混合高度单元。如在这里使用的，术语“混合高度单元”和“标准混合高度单元”可以指可连续布置在具有彼此不同的高度(例如，CH1和CH2)的两个或更多个相邻行上的单元，并且可以具有等于第一高度CH1加上第二高度CH2的高度。如这里使用的诸如“相等”或“相同”的术语包括同一性或近似同一性，包括例如由于制造工艺而可能发生的变化。除非上下文或其他陈述另有说明，否则术语“基本上”在这里可以用于强调这个含义。
包括混合高度块的集成电路10”可以包括执行相同功能的第一单元C1”和第二单元C2”，该混合高度块包括具有至少两个彼此不同的高度(例如，CH1和CH2)的行。例如，第一单元C1”和第二单元C2”可以是连续布置在具有不同高度(例如，CH1和CH2)的两个或更多个相邻行上的混合高度单元。第一单元C1”和第二单元C2”可以各自具有等于第一高度CH1加上第二高度CH2的高度。在一实施方式中，第一单元C1”和第二单元C2”可以执行相同的功能并具有相同的高度。然而，向第一单元C1”和第二单元C2”的每个单元提供电压的第一电源线和第二电源线可以具有不同的布置关系(第一电源线和第二电源线的不同布置顺序)。
集成电路10、10'和10”中的每个可以执行相同的功能，但是可以包括具有各种布局的多个标准单元。例如，集成电路10、10'和10”中的每个可以包括不同的标准单元，其执行相同功能但是具有通路和金属布局的至少一种不同的布置或图案形状。基于关于在具有各种面积的同时执行相同功能的标准单元的信息，根据一示例实施方式的集成电路10、10'和10”的设计方法可以在适当的位置选择性地布置从面积尺寸方面有利的标准单元和从操作方面有利的标准单元。因此，可以进行集成电路10、10'、10”的有效设计，并且集成电路10、10'、10”可以被制造成以相对小的面积具有改善的操作特性。
图2A至图2C是根据示例实施方式的集成电路的图。图2A至图2C分别是在包括X轴和Y轴的平面上构成一个芯片或一个功能块的集成电路10a、10b和10c的部分的平面图。图2A至图2C的集成电路10a、10b和10c分别是包括图1中的混合高度块的集成电路10'和10”的详细示例。
在多行中的每行的边界上，可以形成向其施加正电源电压VDD的第一电源线PL1和向其施加负电源电压VSS(或地电压)的第二电源线PL2。第一电源线PL1和第二电源线PL2可以通过使用在X轴方向上延伸的导电图案形成，并且可以在Y轴方向上交替布置。例如，当第一电源线PL1形成在一行的一个边界上时，第二电源线PL2可以形成在其另一个边界上。因此，集成电路10a、10b和10c可以包括分别形成在多行上的多条电源线。多条电源线可以包括多条电源线中的第一子集(即，多条第一电源线PL1)和多条电源线中的第二子集(即，多条第二电源线PL2)。多行可以包括多行中的第一子集和多行中的第二子集。多条电源线中的第一子集的多条电源线中的每条可以形成在多行中的第一子集的相应行上。多条电源线中的第二子集的多条电源线中的每条可以形成在多行中的第二子集的相应行上。
参照图2A，集成电路10a可以包括多个标准单元C01、C01E、C02、MC02、MC02E、HC02、HC03和HC04，它们执行相同的功能并且被布置在多行R11至R14和R21至R23上。集成电路10a可以包括具有第一高度CH1的第一行R11、第二行R12、第三行R13和第七行R14以及具有第二高度CH2的第四行R21、第五行R22和第六行R23。在一实施方式中，第二高度CH2可以大于第一高度H1。
在根据一示例实施方式的集成电路10a中，具有第一高度CH1的行的数量与具有第二高度CH2的行的数量的比率可以是约3:3。换句话说，具有第一高度CH1的三行和具有第二高度CH2的三行可以交替布置。例如，具有第二高度CH2的行可以沿Y轴与第一行R11相邻设置，并且具有第一高度CH1的行可以在与Y轴相反的方向上与第七行R14相邻设置。然而，实施方式不限于此，并且可以考虑集成电路的面积、性能和功耗来设定具有第一高度CH1的行的数量与具有第二高度CH2的行的数量的比率。例如，具有第一高度CH1的M(M是大于0的自然数)行和具有第二高度CH2的N(N是大于0的自然数)行可以交替布置。
集成电路10a可以包括第一高度CH1的单高度单元C01和C01E以及第二高度CH2的单高度单元C02。在一实施方式中，第一高度CH1的第一单高度单元C01和第一高度CH1的第二单高度单元C01E可以执行相同的功能，但是向每个单元提供电压的电源线的布置关系可以彼此不同。第一单高度单元C01可以从在与Y轴方向相反的方向上顺序地布置的第一电源线PL1和第二电源线PL2接收电压。第二单高度单元C01E可以从在与Y轴方向相反的方向上顺序地布置的第二电源线PL2和第一电源线PL1接收电压。第一单高度单元C01和第二单高度单元C01E的内部导电图案可以彼此不同地形成。例如，在第一单高度单元C01和第二单高度单元C01E中，接触、通路和金属层的图案中的至少一个可以彼此不同地形成。
集成电路10a可以包括具有第二高度CH2两倍的多高度单元MC02和MC02E，作为连续布置在具有相同高度(例如，第二高度CH2)的两个或更多相邻行上的单元。第一多高度单元MC02和第二多高度单元MC02E可以执行相同的功能，但是向每个单元提供电压的电源线的布置关系可以彼此不同。第一多高度单元MC02可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。第二多高度单元MC02E可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。第一多高度单元MC02和第二多高度单元MC02E的内部导电图案可以彼此不同地形成，例如，在第一多高度单元MC02和第二多高度单元MC02E中，接触、通路和金属层的图案中的至少一个可以彼此不同地形成。
此外，在一实施方式中，集成电路10a可以包括至少一个混合高度的标准单元(即，“标准混合高度单元”或“混合高度单元”)。例如，混合高度单元HC04横跨包括其中每行具有第一高度CH1的三行和具有第二高度CH2的一行的四行布置，混合高度单元HC03横跨包括其中每行具有第一高度CH1的两行和具有第二高度CH2的一行的三行布置，混合高度单元HC02横跨包括具有第一高度CH1的一行和具有第二高度CH2的一行的两行布置。
如上所述，在图2A中，集成电路10a可以包括多个标准单元C01、C01E、C02、MC02、MC02E、HC02、HC03和HC04。然而，根据发明构思的各方面的集成电路10a不限于此，并且可以进一步包括多个标准单元，所述多个标准单元执行相同的功能并且具有不同的高度，但是具有彼此不同的内部导电图案或者彼此不同的接收电压的电源线布置。
参照图2B，集成电路10b可以包括多个标准单元C01、C02、HC02、HC02E和HC04，它们执行相同的功能，并且被布置在多行R11a至R14a和R21a至R23a上。集成电路10b可以包括具有第一高度CH1的第一行R11a、第三行R12a、第五行R13a和第七行R14a以及具有第二高度CH2的第二R21a、第四R22a和第六行R23a。在一实施方式中，第一高度CH1的行和第二高度CH2的行可以以约1:1的比率交替布置。例如，具有第二高度CH2的行可以沿Y轴与第一行R11a相邻设置，并且具有第一高度CH2的行可以在与Y轴相反的方向上与第七行R14a相邻设置。
例如，集成电路10b可以包括具有第一高度CH1的标准单元(例如，C01)、具有第二高度CH2的标准单元(例如，C02)以及具有等于第二高度CH2加上第一高度CH1的高度的标准单元(例如，HC02和HC02E)。此外，集成电路10b可以包括标准单元(例如，HC04)，其具有等于第二高度CH2的两倍加上第一高度CH1的两倍的高度。
在一实施方式中，第一混合高度单元HC02和第二混合高度单元HC02E可以各自具有等于第二高度CH2加上第一高度CH1的高度，并且可以执行相同的功能。相对于彼此，第一混合高度单元HC02和第二混合高度单元HC02E可以具有形成在其中的不同形状的导电图案和每个单元通过其接收电压的不同布置顺序的电源线。第一混合高度单元HC02可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。第二混合高度单元HC02E可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。如上所述，在图2B中，集成电路10b可以包括多个标准单元C01、C02、HC02、HC02E和HC04。然而，根据发明构思的各方面的集成电路10b不限于此，并且可以进一步包括多个标准单元，所述多个标准单元执行相同的功能并且具有不同的高度，但是具有彼此不同的内部导电图案或者彼此不同的接收电压的电源线布置。
参照图2C，集成电路10c可以包括多个标准单元HC32E、HC43E、HC13E、HC13、HC43和HC32，其执行相同功能并且被布置在多行R21b、R31、R41、R11b、R42、R32和R22b上。在集成电路10c中，多行R21b、R31、R41、R11b、R42、R32和R22b可以被布置成具有第一至第四高度CH1至CH4之一。例如，第一行R21b和第七行R22b可以具有第二高度CH2，第二行R31和第六行R32可以具有第三高度CH3，第三行R41和第五行R42可以具有第四高度CH4，第四行R11b可以具有第一高度CH1。在一实施方式中，第四高度CH4可以大于第三高度CH3，第三高度CH3可以大于第二高度CH2，第二高度CH2可以大于第一高度CH1。
集成电路10c可以包括标准单元(例如，HC32E和HC32)，其每个具有等于第三高度CH3加上第二高度CH2的高度。此外，集成电路10c可以包括标准单元(例如，HC43E和HC43)，其每个具有等于第四高度CH4加上第三高度CH3的高度。集成电路10c还可以包括标准单元(例如，HC13E和HC13)，其每个具有等于第一高度CH1、第三高度CH3和第四高度CH4加在一起的高度。
在一实施方式中，第一混合高度单元HC32和第二混合高度单元HC32E可以各自具有等于第二高度CH2加上第三高度CH3的高度，并且可以执行相同的功能。相对于彼此，第一混合高度单元HC32和第二混合高度单元HC32E可以具有形成在其中的不同形状的导电图案和每个单元通过其接收电压的不同布置顺序的电源线。第一混合高度单元HC32可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。第二混合高度单元HC32E可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。
在一实施方式中，第一混合高度单元HC43和第二混合高度单元HC43E可以各自具有等于第三高度CH3加上第四高度CH4的高度，并且可以执行相同的功能。相对于彼此，第一混合高度单元HC43和第二混合高度单元HC43E可以具有形成在其中的不同形状的导电图案和每个单元通过其接收电压的不同布置顺序的电源线。第一混合高度单元HC43可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。第二混合高度单元HC43E可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。
在一实施方式中，第一混合高度单元HC13和第二混合高度单元HC13E可以各自具有等于第一高度CH1、第三高度CH3和第四高度CH4加在一起的高度，并且可以执行相同的功能。第一混合高度单元HC13和第二混合高度单元HC13E可以具有相对于彼此形成在内部的不同导电图案。如上所述，在图2C中，集成电路10c可以包括多个标准单元HC32E、HC43E、HC13E、HC13、HC43和HC32。然而，根据发明构思的各方面的集成电路10c不限于此，并且可以进一步包括多个标准单元，所述多个标准单元执行相同的功能并且具有不同的高度，但是具有彼此不同的内部导电图案或者彼此不同的接收电压的电源线布置。
如参照图2A至图2C所述，集成电路10、10b和10c可以执行相同的功能，但是可以包括具有各种布局的多个标准单元。基于关于在具有各种面积的同时执行相同功能的标准单元的信息，根据一示例实施方式的集成电路10a、10b和10c的设计方法可以在适当的位置选择性地布置从面积尺寸方面有利的标准单元和从操作方面有利的标准单元。
图3是根据一示例实施方式的用于根据集成电路中包括的标准单元的高度来描述集成度和性能的图。
参照图3，可以定义多个标准单元，所述多个标准单元在执行相同功能的同时具有彼此不同的面积和布局。例如，与具有第一高度CH1的单元C_CH1相比，执行相同功能的标准单元中的具有第二高度CH2的单元C_CH2可以具有更低的密度、更高的性能和更大的功耗。另一方面，与具有第二高度CH2的单元C_CH2相比，执行相同功能的标准单元中的具有第一高度CH1的单元C_CH1可以具有更高的密度、更低的性能和更少的功耗。换句话说，随着标准单元的高度增加，密度可能降低，性能可能提高，并且功耗可能增加。例如，当如参照图2C描述的集成电路10b中所示地形成具第一至第四高度CH1至CH4的行时，具有第一高度CH1的单高度单元可以被称为超高密度单元，具有第二高度CH2的单高度单元可以被称为高密度单元，具有第三高度CH3的单高度单元可以被称为高速单元，具有第四高度CH4的单高度单元可以被称为超高速单元。
在其中混合高度单元C_hybrid1、C_hybrid2和C_hybrid3被布置在具有不同高度的行上的集成电路的情况下，与仅单高度单元或多高度单元被布置在具有相同高度的行上的集成电路相比，可用的密度范围和可用的性能范围可以变化。根据发明构思的设计集成电路的方法可以根据集成电路所需的条件(例如，集成电路的尺寸、集成电路的性能或集成电路的功耗)选择和布置多个标准单元中的执行相同功能并具有各种布局的标准单元。因此，集成电路的性能和集成度可以被优化。
图4至图7是根据示例实施方式的集成电路中包括的各种布局的标准单元的平面图。为了便于描述，图4至图7是其中实现了2-2与或反相器(AOI22)电路的标准单元的布局的示例。图4的上部分示出了AOI22电路的电路图，图4的下部分示意性地示出了在包括X轴和Y轴的平面上对应于AOI22电路的标准单元C22的布局。图4至图7是执行相同功能但具有彼此不同的布局的标准单元的图，并且根据发明构思的集成电路可以包括标准单元，在其中实现了除AOI22电路之外的特定电路并且使用了各种布局。
在发明构思的图中，为了便于说明，仅一些层可以被示出，并且可以示出通路，即使该通路在图案下方，以显示出布线层的图案与下部图案的连接。
图4至图7中示出的标准单元C22、MC22、HC22和HC22E可以由单元边界来定义。形成在标准单元C22、MC22、HC22和HC22E中的第一有源区RX1和第二有源区RX2中的每个可以在X轴方向上延伸，并且形成在第一有源区RX1和第二有源区RX2的每个中的有源图案可以与在Y轴方向上延伸的栅极线交叉以形成晶体管。p型晶体管可以形成在第一有源区RX1中，n型晶体管可以形成在第二有源区RX2中。
标准单元C22、MC22、HC22和HC22E中包括的栅极线之间的节距可以相同。因此，标准单元C22、MC22、HC22和HC22E的至少一些栅极线可以在Y轴方向上布置和对准。
在第一有源区RX1和第二有源区RX2上，可以形成在X轴方向上延伸的至少一个鳍，或者可以形成纳米线或纳米片。因此，栅极线和有源区可以形成鳍型场效应晶体管(FET)(FinFET)。将参照包括FinFET的单元来描述发明构思的实施方式，但是应理解，实施方式可以应用于包括不同于FinFET的结构的晶体管的单元。将分别参照图8A和图8B详细描述在第一有源区RX1和第二有源区RX2中形成的有源图案的形状。
在一实施方式中，第一有源区RX1和第二有源区RX2可以包括诸如Si和Ge的半导体，或者诸如SiGe、GaAs、InAs和InP的化合物半导体，并且还可以包括导电区域，例如掺有杂质的阱和掺有杂质的结构。在一实施方式中，栅极线可以包括含功函数金属的层和间隙填充金属层。例如，含功函数金属的层可以包括Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd中的至少一种，间隙填充金属层可以包括W层或Al层。在一实施方式中，栅极线可以包括TiAlC/TiN/W的堆叠结构、TiN/TaN/TiAlC/TiN/W的堆叠结构或者TiN/TaN/TiAlC/TiN/W的堆叠结构。
标准单元C22、MC22、HC22和HC22E可以包括在Z轴方向上堆叠的金属层，例如第一金属层M1和第二金属层M2。在一实施方式中，形成在第二金属层M2上的图案的宽度可以大于第一金属层M1上的图案的宽度，但是实施方式不限于此。
形成在第一金属层M1和第二金属层M2上的图案可以包括金属、导电金属氮化物、金属硅化物或其组合。例如，形成在第一金属层M1、第二金属层M2和第三金属层M3上的图案可以包括导电材料，诸如钨(W)、钼(Mo)、钛(Ti)、钴(Co)、钽(Ta)、镍(Ni)、钨硅化物、钛硅化物、钴硅化物、钽硅化物和镍硅化物。
标准单元C22、MC22、HC22和HC22E可以包括将第一有源区RX1、第二有源区RX2和栅极线电连接到第一金属层M1的图案的第一通路V0。此外，标准单元C22、MC22、HC22和HC22E可以包括形成在第一金属层M1上的图案和形成在第二金属层M2上的图案，并且可以包括在第一金属层M1和第二金属层M2之间将第一金属层M1连接到第二金属层M2的第二通路V1。
集成电路可以包括在X轴方向上延伸并被配置为接收正电源电压VDD的第一电源线PL1以及被配置为接收负电源电压VSS(或地电压)的第二电源线PL2，并且标准单元C22、MC22、HC22和HC22E可以从至少一条第一电源线PL1和至少一条第二电源线PL2接收电压。在图4至图7中，示出了通过第一金属层M1上的图案形成第一电源线PL1和第二电源线PL2的示例，但是根据发明构思的集成电路不限于此，第一电源线PL1和第二电源线PL2可以通过使用第二金属层M2的图案形成，或者可以在衬底中形成为掩埋型。
参照图4，第一输入信号A、第二输入信号B、第三输入信号C和第四输入信号D可以输入到AOI22电路，并且输出信号Y可以从AOI22电路输出。AOI22电路可以包括四个n型FET和四个p型FET。根据AOI22电路的功能，当第一输入信号A和第二输入信号B的至少一个信号为逻辑低，并且第三输入信号C和第四输入信号D的至少一个信号为逻辑低时，AOI22电路可以输出逻辑高的输出信号Y。
标准单元C22可以包括第一输入信号A、第二输入信号B、第三输入信号C和第四输入信号D被输入到其上的输入引脚以及输出信号Y从其输出的输出引脚。标准单元C22可以是标准单元，并且具有第一高度CH1。标准单元C22可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1和第二电源线PL2接收电压。根据发明构思的集成电路可以具有与标准单元C22相同的高度并执行相同的功能，并且可以包括从在与Y轴方向相反的方向上顺序布置的第二电源线PL2和第一电源线PL1接收电压的标准单元。
参照图5，标准单元MC22可以是多高度单元，并且可以被布置在具有相同高度的多行上。例如，标准单元MC22可以布置在第二高度CH2的第一行和第二高度CH2的第二行上，并且具有第二高度CH2的两倍的高度。
标准单元MC22可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。根据发明构思的集成电路可以具有与标准单元MC22相同的高度并执行相同的功能，并且可以包括从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压的标准单元。
参照图6，标准单元HC22可以是混合高度单元，并且可以布置在具有不同高度的多行上。例如，标准单元HC22可以布置在第一高度CH1的第一行和第二高度CH2的第二行上，并且可以具有等于第一高度CH1加上第二高度CH2的高度。标准单元HC22可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2-第一电源线PL1-第二电源线PL2接收电压。根据发明构思的集成电路可以具有与标准单元HC22相同的高度并执行相同的功能，但是还可以包括布置在第二高度CH2的第一行和第一高度CH1的第二行上的标准单元。
参照图7，标准单元HC22E可以是混合高度单元，并且可以布置在具有不同高度的多行上。例如，标准单元HC22E可以布置在第一高度CH1的第一行和第二高度CH2的第二行上，并且可以具有等于第一高度CH1加上第二高度CH2的高度。标准单元HC22E可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。图6的标准单元HC22和图7的标准单元HC22E可以具有彼此相同的高度并且执行彼此相同的功能，但是可以具有不同布置顺序的电源线(其向每个单元提供电压)。此外，根据发明构思的集成电路可以具有与标准单元HC22E相同的高度并执行相同的功能，但是还可以包括第二高度CH2的第一行和第一高度CH1的第二行。
图8A和图8B是根据示例实施方式的集成电路中包括的标准单元的截面图，其是沿着图4中的线Y1-Y1'截取的截面图。图8A示出了在有源区中形成多个鳍的示例，图8B示出了在有源区中形成纳米片的示例。然而，根据发明构思的集成电路中包括的标准单元不限于图8A和图8B中示出的那些。例如，在标准单元中，可以形成其中栅极线被形成在有源区中的纳米线围绕的全环绕栅极(GAA)FET，并且多个纳米线可以垂直堆叠在有源区中，并且可以形成其中多个纳米线被栅极线围绕的垂直GAA FET。例如，在标准单元中，可以形成多桥沟道(MBC)FET，其中多个纳米片堆叠在有源区中并且栅极线围绕多个纳米片。此外，例如，负电容(NC)FET可以形成在有源区中。除了上述晶体管的示例之外，诸如互补FET(CFET)、负CFET(NCFET)、碳纳米管(CNT)FET、双极结型晶体管和三维晶体管的各种晶体管可以形成在栅极线上和有源区中。
参照图8A，第一有源区RX1和第二有源区RX2可以形成在衬底P-SUB上。在一实施方式中，第二有源区RX2可以形成在掺有p型杂质的衬底P-SUB中，第一有源区RX1可以形成于形成在衬底P-SUB中的N阱中。
衬底P-SUB可以包括半导体材料，诸如硅、锗和硅锗，或者III-V族化合物，诸如GaAs、AlGaAs、InAs、InGaAs、InSb、GaSb、InGaSb、InP、GaP、InGaP、InN、GaN和InGaN。在一实施方式中，衬底P-SUB可以包括绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。在一实施方式中，衬底P-SUB可以掺有p型杂质。
隔离沟槽DT可以在Y轴方向上形成在第一有源区RX1和第二有源区RX2之间。可以通过在隔离沟槽DT内部填充绝缘材料(例如，氧化物)来形成器件隔离层DTI。第一有源区RX1和第二有源区RX2可以通过器件隔离层DTI彼此隔开地设置。沿Z方向在第一电源线PL1和第二电源线PL2下方，可以形成隔离沟槽DT，并且还可以形成器件隔离层DTI。
多个第一鳍F1和多个第二鳍F2可以在X轴方向上彼此平行地延伸。绝缘层IL(例如，氧化物)可以形成在多个第一鳍F1之间和多个第二鳍F2之间。多个第一鳍F1和多个第二鳍F2可以以鳍形状突出在第一有源区RX1和第二有源区RX2中的绝缘层IL之上。在图8A中，示出了形成三个第一鳍F1和三个第二鳍F2，但是实施方式不限于此，并且形成在第一有源区RX1和第二有源区RX2中的鳍的数量可以被各种各样地改变。
栅极绝缘体GI和栅极线GL可以形成为在Y轴方向上延伸。栅极绝缘体GI和栅极线GL可以覆盖多个第一鳍F1和多个第二鳍F2中的每个的上表面和两个侧壁、绝缘层IL的上表面和器件隔离层DTI的上表面。
第一至第四层间绝缘层11至14可以形成在多个第一鳍F1和多个第二鳍F2上。可以形成通过穿透第一层间绝缘层11将源极/漏极区连接到第一金属层M1的图案的源极/漏极接触和源极/漏极通路。
栅极接触CB可以穿透第二层间绝缘层12，并且可以连接到栅极线GL。第一通路V0(例如，栅极通路VB)可以穿透第三层间绝缘层13，并且连接到栅极接触CB和第一金属层M1的图案(例如，第一输入信号A输入到其的输入引脚)。因此，第一金属层M1的图案可以经由栅极通路VB和栅极接触CB电连接到栅极线GL。
参照图8B，在一实施方式中，纳米片或有源区可以形成在第一有源区RX1和第二有源区RX2的每个上。第一纳米片堆叠NS1可以形成在第一有源区RX1上，第二纳米片堆叠NS2可以形成在第二有源区RX2上。第一纳米片堆叠NS1和第二纳米片堆叠NS2中的每个可以在X轴方向上延伸。
第一纳米片堆叠NS1和第二纳米片堆叠NS2中的每个可以用作晶体管的沟道。例如，第一纳米片堆叠NS1可以掺有n型杂质，并且可以形成p型晶体管。另一方面，第二纳米片堆叠NS2可以掺有p型杂质，并且可以形成n型晶体管。在一实施方式中，第一纳米片堆叠NS1和第二纳米片堆叠NS2可以包括Si、Ge或SiGe。在一实施方式中，第一纳米片堆叠NS1和第二纳米片堆叠NS2可以包括InGaAs、InAs、GaSb或InSb或其组合。
第一纳米片堆叠NS1和第二纳米片堆叠NS2中的每个可以包括在第一鳍F1和第二鳍F2之上在垂直方向(Z方向)上彼此重叠的多个纳米片NS11至NS13和NS21至NS23。在本示例中，示出了第一纳米片堆叠NS1和第二纳米片堆叠NS2中的每个包括三个纳米片的情况，但是实施方式不限于此。例如，第一纳米片堆叠NS1和第二纳米片堆叠NS2中的每个可以包括至少两个纳米片，但是纳米片的数量不被特别限制。
栅极线GL可以在第一鳍F1和第二鳍F2之上覆盖第一纳米片堆叠NS1和第二纳米片堆叠NS2，并且可以围绕多个纳米片NS11至NS13和NS21至NS23中的每个。多个纳米片NS11至NS13和NS21至NS23可以具有由栅极线GL围绕的GAA结构。栅极绝缘体GI可以布置在第一和第二纳米片堆叠NS1和NS2与栅极线GL之间。例如，栅极绝缘体GI可以围绕多个纳米片NS11至NS13和NS21至NS23中的每个。
图9和图10是根据示例实施方式的设计集成电路的方法的流程图。图9和图10是设计集成电路的方法的流程图，该集成电路包括具有至少两个彼此不同的高度的行，并且包括布置在所述行上的混合高度单元。
参照图9，根据发明构思的设计集成电路的方法可以包括操作S100至S400。可以将包括功能单元的标准单元布置在多行中的每行上(S100)。在多行的每行上，可以布置单高度单元，或者也可以布置多高度单元。
功能单元可以是其中形成对应于功能单元的逻辑元件(例如，反相器、触发器、逻辑门等)的标准单元。所布置的标准单元可以包括填充单元。填充单元可以邻近功能单元布置，并且包括提供信号路由的单元，所述信号被提供给功能单元或者从功能单元输出，此外，填充单元可以包括用于在功能单元被布置之后填充剩余空间的单元。
可以检测在组合区域中的空白(即，空的)空间(S200)。当特定行的高度不同于与其相邻的行的高度时，特定行和相邻行可以包括在组合区域中。在这种情况下，空白空间可以被称为在该处没有布置功能单元的区域，例如，在该处布置诸如填充单元的虚设单元的区域。
参照图9和图10，可以将混合高度单元布置在检测到的空白空间中(S300)。操作S300可以包括操作S310至S340。可以确定检测到的空白空间的尺寸是否足够(S310)，这可以意味着确定检测到的空白空间的尺寸是否足以使得混合高度单元可以被布置为满足设计集成电路所需的集成电路的操作特性要求。当检测到的空白空间的尺寸被确定为足够时，可以将混合高度单元布置在检测到的空白空间中(S320)。
当检测到的空白空间的尺寸被确定为不足时，可以通过移动与检测到的空白空间相邻布置的标准单元来重新形成检测到的空白空间(S330)。可以形成在X方向上具有比检测到的空白空间在X方向上的宽度大的宽度的重新形成的空白空间。可以将混合高度单元布置在重新形成的空白空间中(S340)。在一实施方式中，在布置混合高度单元时，可以移除执行与该混合高度单元相同功能但是具有与该混合高度单元不同布局的另一标准单元。例如，所移除的标准单元可以由混合高度单元替换。
再次参照图9，可以确定组合区域是否满足设计规则(S400)。例如，当在组合区域中剩余空白空间的比率大于在整个集成电路中空白空间的比率时，可以再次执行操作S200以减小组合区域中的剩余空白空间的尺寸。此外，在一实施方式中，可以确定所布置的标准单元是否满足性能要求、功率要求和密度要求(S400)，并且当不满足这些要求时，可以再次执行操作S200。
根据发明构思的集成电路的设计方法可以通过以下来优化集成电路的性能和集成度：在具有相同高度的行上不仅布置单高度单元而且布置多高度单元，并且在具有彼此不同高度的行上布置混合高度单元。
图11A至图11C是根据示例实施方式的用于描述设计集成电路的方法的图。图11A至图11C是用于描述图9和图10中的操作S200和S300的平面图。
参照图11A，集成电路的第一组合区域MR1可以包括在与Y轴方向相反的方向上的第一至第四行R1至R4。第一行R1和第三行R3可以具有第一高度CH1，分别与第一行R1和第三行R3相邻的第二行R2和第四行R4可以具有大于第一高度CH1的第二高度CH2。功能单元C11至C14、C21、C22、C31至C33、C41和C42可以布置在第一至第四行R1至R4上。
在第一组合区域MR1中，第二行R2的第一空白空间WS11和第三行R3的第二空白空间WS12可以形成于在该处没有布置功能单元C11至C14、C21、C22、C31至C33、C41和C42的位置。当执行图9中的操作S200时，可以检测第一空白空间WS11和第二空白空间WS12。第一空白空间WS11可以位于在与Y轴方向相反的方向上顺序布置的第二电源线PL2和第一电源线PL1之间，第二空白空间WS12可以位于在与Y轴方向相反的方向上顺序布置的第一电源线PL1和第二电源线PL2之间。
集成电路的第二组合区域MR2可以包括在与Y轴方向相反的方向上顺序布置的第一至第四行R1'至R4'。第一行R1'和第三行R3'可以具有第一高度CH1，每个分别邻近第一行R1'和第三行R3'的第二行R2'和第四行R4'可以具有大于第一高度CH1的第二高度CH2。功能单元C11'至C14'、C21'、C22'、C31'至C33'、C41'和C42'可以布置在第一至第四行R1'至R4'上。
在第二组合区域MR2中，第二行R2'的第一空白空间WS21和第三行R3'的第二空白空间WS22可以形成于在该处没有布置功能单元C11'至C14'、C21'、C22'、C31'至C33'、C41'和C42'的位置。在执行图9中的操作S200时，可以检测第一空白空间WS21和第二空白空间WS22。第一空白空间WS21可以位于在与Y轴方向相反的方向上顺序布置的第一电源线PL1和第二电源线PL2之间，第二空白空间WS22可以位于在与Y轴方向相反的方向上顺序布置的第二电源线PL2和第一电源线PL1之间。
参照图11A和图11B，在执行图10中的操作S330以增加第一组合区域MR1中的空白空间的尺寸时，与第一空白空间WS11和第二空白空间WS12相邻布置的标准单元中的第三行R3的标准单元C32可以被移动，并且第二空白空间WS12可以被重新形成以形成空白空间WS1。例如，标准单元C32可以被移动以便占据第二空白空间WS12的至少一部分并且腾出第一空白空间WS11下方的至少一部分空间，从而重新形成第二空白空间WS12以形成空白空间WS1。在空白空间WS1上，第二电源线PL2、第一电源线PL1和第二电源线PL2可以在与Y轴方向相反的方向上顺序地形成。
此外，在执行图10中的操作S330以增加第二组合区域MR2中的空白空间的尺寸时，与第一空白空间WS21和第二空白空间WS22相邻布置的标准单元中的第三行R3'的标准单元C32'可以被移动，并且第二空白空间WS22可以被重新形成以便形成空白空间WS2。例如，标准单元C32'可以被移动以便占据第二空白空间WS22的至少一部分并腾出第一空白空间WS21下方的至少一部分空间，从而重新形成第二空白空间WS22以形成空白空间WS2。在空白空间WS2上，第一电源线PL1、第二电源线PL2和第一电源线PL1可以顺序地形成。
参照图11B和图11C，在执行图10中的操作S340时，第一混合高度单元HC02可以顺序地布置在第一组合区域MR1的空白空间WS1中的第二行R2和第三行R3上。第一混合高度单元HC02可以具有等于第二高度CH2加上第一高度CH1的高度。
另一方面，在执行图10中的操作S340时，第二混合高度单元HC02E可以顺序地布置在第二组合区域MR2的空白空间WS2中的第二行R2'和第三行R3'上。第二混合高度单元HC02E可以具有等于第二高度CH2加上第一高度CH1的高度。
在一实施方式中，第一混合高度单元HC02和第二混合高度单元HC02E可以执行相同的功能。然而，相对于彼此，第一混合高度单元HC02和第二混合高度单元HC02E可以具有形成在其中的不同形状的导电图案，并且可以具有不同布置顺序的电源线，其中每个单元经由该电源线接收电压。第一混合高度单元HC02可以从在与Y轴方向相反的方向上顺序布置的第二电源线PL2、第一电源线PL1和第二电源线PL2接收电压。另一方面，第二混合高度单元HC02E可以从在与Y轴方向相反的方向上顺序布置的第一电源线PL1、第二电源线PL2和第一电源线PL1接收电压。
在将混合高度单元布置在空白空间中时，根据发明构思的各方面的集成电路的设计方法可以根据布置顺序选择和布置适当的混合高度单元。例如，根据其中仅可以布置第一混合高度单元HC02的比较示例，因为第一混合高度单元HC02可以不布置在第二组合区域MR2中，所以可能难以单独确保用于布置第一混合高度单元HC02的空白空间。因此，根据发明构思的集成电路的设计方法可以使得设计高效的集成电路和在相对小的面积内制造具有改善的操作特性的集成电路成为可能。
图12是根据一示例实施方式的制造集成电路IC的方法的流程图。
参照图12，标准单元库D10可以包括关于标准单元的信息，例如，标准单元的功能信息、特性信息、布局信息等。标准单元库D10可以包括定义标准单元的布局信息的数据DC。数据DC还可以包括识别由每个标准单元执行的功能的数据和定义标准单元的结构的数据，标准单元是诸如参照图1至图11C描述的标准单元。标准单元库D10可以包括数据DC1至DCn(n是等于或大于2的自然数)，其识别标准单元的功能并定义标准单元的布局和结构(例如，内部导电图案、各自向每个单元提供电压的电源线的顺序等)。
可以执行从寄存器传输级(RTL)数据D11生成网表数据D20的逻辑合成操作(S10)。例如，半导体设计工具(例如，逻辑合成模块)可以通过参考标准单元库D10对RTL数据D11执行逻辑合成来生成包括比特流或网表的网表数据D20，其中RTL数据D11是用硬件描述语言(HDL)诸如超高速IC(VHSIC)HDL(VHDL)和Verilog创建的。在逻辑合成操作中，通过参考标准单元库D10中的这样的信息，标准单元可以被包括在集成电路IC中。
可以执行从网表数据D20生成布局数据D30的布局布线(P&R)操作(S20)。布局数据D30可以具有例如图形数据库系统信息交换(GDSII)的格式，并且可以包括关于标准单元和互连的几何信息。
例如，半导体设计工具(例如，P&R模块)可以通过参考标准单元库D10从网表数据D20布置多个标准单元。通过参考数据DC，半导体设计工具可以选择由网表数据D20定义的标准单元的布局之一，并且布置标准单元的所选布局。例如，操作S20可以包括图9中的操作S100至S400，并且可以包括图10中的操作S310至S340。
可以进一步执行产生互连的操作(S20)。互连可以将标准单元的输出引脚电连接到其输入引脚，并且例如可以包括至少一个通路和至少一个导电图案。
可以执行光学邻近校正(OPC)(S30)。OPC可以被称为通过校正失真(诸如由用于制造集成电路IC的半导体工艺中包括的光刻中的光的特性引起的折射)来形成期望形状的图案的操作，并且掩模上的图案可以通过将OPC应用于布局数据D30来确定。在一些实施方式中，可以在操作S30中有限地修改集成电路的布局，并且在操作S30中对集成电路的有限修改可以是用于优化集成电路IC的结构的后处理，其可以被称为设计抛光。
可以执行制造掩模的操作(S40)。例如，在将OPC应用于布局数据D30时，掩模上的图案可以被限定以形成在多个层上形成的图案，并且可以制造用于形成多个层中的每层的图案的至少一个掩模(或光掩模)。
可以执行制造集成电路IC的操作(S50)。例如，集成电路IC可以通过使用在操作S40中制造的至少一个掩模图案化多个层来制造。操作S50可以包括操作S51和S52。
可以执行前道工序(FEOL)工艺(S51)。FEOL工艺可以被称为在集成电路IC的制造过程中在衬底上形成诸如晶体管、电容器和电阻器的单独的器件的工艺。例如，FEOL工艺可以包括平坦化和清洁晶片，形成沟槽，形成阱，形成栅极线，形成源极和漏极等。
可以执行后道工序(BEOL)工艺(S52)。BEOL工艺可以被称为在集成电路IC的制造过程中互连诸如晶体管、电容器和电阻器的单独的器件的工艺。例如，BEOL工艺可以包括硅化栅极、源极和漏极区域，添加电介质，平坦化，形成孔，添加金属层，形成通路以及形成钝化层等。接下来，集成电路IC可以被封装在半导体封装中，并用作各种应用的部件。
图13是根据一示例实施方式的用于设计集成电路的计算系统的框图。
参照图13，用于设计集成电路的计算系统100(在下文中，称为集成电路设计系统)可以包括处理器110、存储器130、输入/输出器件150、存储器件170和总线190。集成电路设计系统100可以执行包括操作S10和S20的IC设计操作，并且可以执行包括图9中的操作S100至S400和图10中的操作S310至S340的IC设计操作。在一实施方式中，集成电路设计系统100可以被实现为集成器件，因此可以被称为IC设计器件。集成电路设计系统100可以被提供为用于设计半导体器件的IC的专用器件，但是也可以包括用于驱动各种模拟工具或设计工具的计算机。集成电路设计系统100可以包括诸如台式计算机、工作站和服务器的固定计算系统，或者诸如膝上型计算机的便携式计算系统。
处理器110可以被配置为执行指令，该指令执行用于设计集成电路的各种操作中的至少一种。例如，处理器110可以包括能够执行任意命令集(例如，英特尔架构-32(IA-32)、64位扩展IA-32、x86-64、PowerPC、Sparc、MIPS、ARM、IA-64等)的核心，诸如微处理器、应用处理器(AP)、数字信号处理器(DSP)和图形处理单元(GPU)。处理器110可以经由总线190与存储器130、输入/输出器件150和存储器件170通信。处理器110可以通过驱动合成模块131、P&R模块132和设计规则检查(DRC)模块133来执行IC的设计操作。
存储器130可以存储合成模块131、P&R模块132和DRC模块133。合成模块131、P&R模块132和DRC模块133可以从存储器件170加载到存储器130中。合成模块131可以包括例如程序，该程序包括用于根据图12中的操作S10执行逻辑合成操作的多个命令。P&R模块132可以包括程序，该程序包括用于根据图12中的操作S20、图9中的操作S100至S300以及图10中的操作S310至S340执行布局设计操作的多个命令。
DRC模块133可以确定是否存在设计规则错误。DRC模块133可以包括程序，该程序包括用于根据图9中的操作S400执行包括设计规则检查操作(密度规则验证操作)的DRC操作的多个命令。当存在违反设计规则时，P&R模块132可以调整所布置的单元的布局。当没有设计规则错误时，可以完成IC的布局设计。
存储器130可以包括易失性存储器，诸如静态随机存取存储器(RAM)(SRAM)和动态RAM(DRAM)，或者非易失性存储器，诸如相变RAM(PRAM)、电阻RAM(ReRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FRAM)和闪存。
输入/输出器件150可以控制用户输入和来自用户接口器件的输出。例如，输入/输出器件150可以通过使用诸如键盘、鼠标和触摸板的输入器件来接收定义IC的输入数据等。例如，输入/输出器件150可以通过使用诸如显示器和扬声器的输出器件来显示布置结果、布线结果、布局数据、DRC结果等。
存储器件170可以存储诸如合成模块131、P&R模块132和DRC模块133的程序，并且在由处理器110执行程序之前，可以将该程序或其至少一部分从存储器件170加载到存储器130中。存储器件170可以存储要由处理器110处理的数据或者由处理器110处理的数据。例如，存储器件170可以存储要由诸如合成模块131、P&R模块132和DRC模块133的程序处理的数据(例如，标准单元库171、网表数据等)以及由该程序生成的数据(例如，DRC结果、布局数据等)。
存储在存储器件170中的标准单元库171可以包括图12中的标准单元库D10。标准单元库171可以包括定义标准单元的布局的数据DC。数据DC可以包括识别参照图1至图11C描述的标准单元的功能并定义该标准单元的布局和结构(例如，内部导电图案、各自向每个单元提供电压的电源线的顺序等)的数据。
例如，存储器件170可以包括非易失性存储器，诸如电可擦除可编程只读存储器(ROM)(EEPROM)、闪存、PRAM、RRAM、MRAM和FRAM，以及存储介质，诸如存储卡(MMC、eMMC、SD、MicroSD等)、固态驱动器(SSD)、硬盘驱动器(HDD)、磁带、光盘和磁盘。此外，存储器件170可以从集成电路设计系统100移除。
虽然已经参照发明构思的实施方式具体示出和描述了发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在此进行在形式和细节上的各种改变。
本申请基于2021年2月18日在韩国知识产权局提交的第10-2021-0022126号韩国专利申请和2021年4月14日在韩国知识产权局提交的第10-2021-0048671号韩国专利申请，并要求其优先权，其公开内容通过引用整体结合于此。

Claims (20)

1.一种集成电路，包括布置在沿第一水平方向延伸的多行上的标准单元，所述集成电路包括：
第一标准单元，连续地布置于在垂直于所述第一水平方向的第二水平方向上具有第一高度的行和在所述第二水平方向上具有第二高度的行上，所述第二高度不同于所述第一高度；
第二标准单元，连续地布置于在所述第二水平方向上具有所述第一高度的行和在所述第二水平方向上具有所述第二高度的行上；
多条第一电源线，形成在所述多行中的第一子集的边界上，并被配置为向所述标准单元供给第一电源电压；以及
多条第二电源线，形成在所述多行中的第二子集的边界上，并被配置为向所述标准单元供给第二电源电压，
其中所述第一标准单元和所述第二标准单元执行相同的功能并且在所述第二水平方向上具有相同的高度，
其中，在所述多条第一电源线和所述多条第二电源线中，包括向所述第一标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在所述第二水平方向上的布置顺序不同于包括向所述第二标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在所述第二水平方向上的布置顺序。
2.根据权利要求1所述的集成电路，还包括第三标准单元，所述第三标准单元具有所述第一高度和所述第二高度之一，并且被配置为执行与所述第一标准单元和所述第二标准单元相同的功能。
3.根据权利要求1所述的集成电路，其中所述多行包括以1:1的比例交替布置的所述第一高度的行和所述第二高度的行。
4.根据权利要求1所述的集成电路，其中所述多行包括具有所述第一高度并且彼此相邻地布置的M个第一行以及具有所述第二高度并且彼此相邻地布置的N个第二行，其中M是大于0的自然数，其中N是大于0的自然数。
5.根据权利要求1所述的集成电路，其中所述多行包括具有所述第一高度的M个第一行和具有所述第二高度的N个第二行，其中M和N是大于0的自然数，并且所述第一行和所述第二行交替布置。
6.根据权利要求4所述的集成电路，还包括第四标准单元，所述第四标准单元连续地布置在所述第一行中的两行或更多行上，并且被配置为执行与所述第一标准单元和所述第二标准单元相同的功能。
7.根据权利要求1所述的集成电路，其中所述多行包括在所述第二水平方向上具有第三高度的行，所述第三高度不同于所述第一高度和所述第二高度。
8.根据权利要求1所述的集成电路，其中所述第一标准单元和所述第二标准单元的内部导电图案彼此不同。
9.根据权利要求1所述的集成电路，其中所述多条第一电源线和所述多条第二电源线以1:1的比例交替布置。
10.一种集成电路，包括布置在沿第一水平方向延伸的多行上的标准单元，所述集成电路包括：
第一单元，布置于在垂直于所述第一水平方向的第二水平方向上具有第一高度的行上，并且所述第一单元具有所述第一高度；
连续布置在两行或更多行上的第二单元，所述两行或更多行中的每行具有所述第一高度；以及
第三单元，连续布置于在所述第二水平方向上具有所述第一高度的行和在所述第二水平方向上具有第二高度的行上，所述第二高度不同于所述第一高度，
其中所述第一单元、所述第二单元和所述第三单元执行相同的功能。
11.根据权利要求10所述的集成电路，还包括：
多条第一电源线，形成在所述多行中的第一子集的边界上，并被配置为向所述标准单元供给第一电源电压；以及
多条第二电源线，形成在所述多行中的第二子集的边界上，并被配置为向所述标准单元供给第二电源电压，
其中所述多条第一电源线中的每条和所述多条第二电源线中的每条交替地布置在所述多行的所述边界上。
12.根据权利要求11所述的集成电路，还包括第四单元，所述第四单元在所述第二水平方向上具有所述第一高度，并且被配置为执行与所述第一单元相同的功能，
其中，在所述多条第一电源线和所述多条第二电源线中，包括向所述第四单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在所述第二水平方向上的布置顺序不同于包括向所述第一单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在所述第二水平方向上的布置顺序。
13.根据权利要求11所述的集成电路，还包括第四单元，所述第四单元在所述第二水平方向上具有与所述第二单元的高度相同的高度，并且被配置为执行与所述第二单元相同的功能，
其中，在所述多条第一电源线和所述多条第二电源线中，包括向所述第四单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在所述第二水平方向上的布置顺序不同于包括向所述第二单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在所述第二水平方向上的布置顺序。
14.根据权利要求11所述的集成电路，还包括第四单元，所述第四单元具有与所述第三单元相同的高度并且被配置为执行与所述第三单元相同的功能，
其中，在所述多条第一电源线和所述多条第二电源线中，包括向所述第四单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在所述第二水平方向上的布置顺序不同于包括向所述第三单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在所述第二水平方向上的布置顺序。
15.根据权利要求10所述的集成电路，其中所述多行包括具有所述第一高度并且彼此相邻布置的M个第一行以及具有所述第二高度并且彼此相邻布置的N个第二行，其中M是大于0的自然数，其中N是大于0的自然数。
16.根据权利要求10所述的集成电路，其中所述多行包括具有不同于所述第一高度和所述第二高度的第三高度的行，并且包括具有不同于所述第一高度至所述第三高度的第四高度的行。
17.一种集成电路，包括布置在沿第一水平方向延伸的多行上的标准单元，所述集成电路包括：
布置在两行或更多行上的第一标准单元，所述两行或更多行中的每行在垂直于所述第一水平方向的第二水平方向上具有第一高度；
布置在两行或更多行上的第二标准单元，所述两行或更多行中的每行在所述第二水平方向上具有所述第一高度；
多条第一电源线，形成在所述多行中的第一子集的边界上，并且被配置为向所述标准单元供给第一电源电压；以及
多条第二电源线，形成在所述多行中的第二子集的边界上，并且被配置为向所述标准单元供给第二电源电压，
其中所述第一标准单元和所述第二标准单元执行相同的功能并具有相同的高度，
其中，在所述多条第一电源线和所述多条第二电源线中，包括向所述第一标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第一组电源线在所述第二水平方向上的布置顺序不同于包括向所述第二标准单元供给电压的至少一条第一电源线和至少一条第二电源线的第二组电源线在所述第二水平方向上的布置顺序。
18.根据权利要求17所述的集成电路，还包括第三标准单元，所述第三标准单元具有所述第一高度并且被配置为执行与所述第一标准单元和所述第二标准单元相同的功能。
19.根据权利要求17所述的集成电路，还包括布置于在所述第二水平方向上具有第二高度的行上的第三标准单元，所述第二高度不同于所述第一高度，以及其中所述第三标准单元在所述第二水平方向上具有与所述第二高度相同的高度，以及所述第三标准单元被配置为执行与所述第一标准单元和所述第二标准单元相同的功能。
20.根据权利要求17所述的集成电路，还包括第三标准单元，所述第三标准单元在所述第二水平方向上具有与所述第二标准单元的高度相同的高度，并且被配置为执行与所述第二标准单元相同的功能，
其中，在所述多条第一电源线和所述多条第二电源线中，向所述第三标准单元供给电压的至少一条第一电源线和至少一条第二电源线在所述第二水平方向上的布置顺序与向所述第二标准单元供给电压的至少一条第一电源线和至少一条第二电源线在所述第二水平方向上的布置顺序相同，以及
其中所述第二标准单元和所述第三标准单元的内部导电图案彼此不同。
CN202210149873.3A 2021-02-18 2022-02-18 集成电路以及集成电路的设计方法 Pending CN115020401A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210022126 2021-02-18
KR10-2021-0022126 2021-02-18
KR10-2021-0048671 2021-04-14
KR1020210048671A KR20220118271A (ko) 2021-02-18 2021-04-14 표준 셀들을 포함하는 집적 회로, 및 이를 설계하는 방법

Publications (1)

Publication Number Publication Date
CN115020401A true CN115020401A (zh) 2022-09-06

Family

ID=82800540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149873.3A Pending CN115020401A (zh) 2021-02-18 2022-02-18 集成电路以及集成电路的设计方法

Country Status (3)

Country Link
US (1) US20220262786A1 (zh)
CN (1) CN115020401A (zh)
TW (1) TW202247410A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
KR20220153382A (ko) * 2021-05-11 2022-11-18 삼성전자주식회사 표준 셀을 포함하는 집적 회로 및 이를 설계하기 위한 방법
US12100660B2 (en) * 2021-10-04 2024-09-24 Advanced Micro Devices, Inc. Low congestion standard cells
WO2024166906A1 (ja) * 2023-02-08 2024-08-15 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
TW202247410A (zh) 2022-12-01
US20220262786A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US20210384222A1 (en) Integrated circuit including multiple height cell and method of fabricating the integrated circuit
US10141296B2 (en) Dummy fin cell placement in an integrated circuit layout
CN115020401A (zh) 集成电路以及集成电路的设计方法
US11101267B2 (en) Integrated circuit including multiple-height cell and method of manufacturing the integrated circuit
US11755809B2 (en) Integrated circuit including asymmetric power line and method of designing the same
US20220367439A1 (en) Integrated circuit including standard cell and method of designing the same
US20240303410A1 (en) Integrated circuit including standard cell and method of manufacturing the integrated circuit
US20220050950A1 (en) Semiconductor device including regions for reducing density gradient effect and method of forming the same
CN115939124A (zh) 包括标准单元的集成电路及其制造方法
KR102337595B1 (ko) 멀티플렉서
US20230077532A1 (en) Standard cell and integrated circuit including the same
US20220253283A1 (en) Adder cell and integrated circuit including the same
KR20220118271A (ko) 표준 셀들을 포함하는 집적 회로, 및 이를 설계하는 방법
US20230143562A1 (en) Integrated circuit including standard cell and a method for fabricating the same
US20240128159A1 (en) Integrated circuit including standard cell with a metal layer having a pattern and method of manufacturing the same
US20230142050A1 (en) Integrated circuit and method of manufacturing the same
US20240349497A1 (en) Integrated circuit including read only memory (rom) cell
US20230307436A1 (en) Integrated circuit including standard cells and methodof designing the same
KR20230068952A (ko) 집적 회로 및 이를 제조하는 방법
CN118829213A (zh) 包括只读存储单元的集成电路
KR20240153875A (ko) 롬(rom) 셀을 포함하는 집적 회로
TW202431601A (zh) 包括具有圖案的金屬層的標準胞元的積體電路及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination