CN115017088A - 基于可编程逻辑器件的数据通信方法和数据通信系统 - Google Patents

基于可编程逻辑器件的数据通信方法和数据通信系统 Download PDF

Info

Publication number
CN115017088A
CN115017088A CN202210485694.7A CN202210485694A CN115017088A CN 115017088 A CN115017088 A CN 115017088A CN 202210485694 A CN202210485694 A CN 202210485694A CN 115017088 A CN115017088 A CN 115017088A
Authority
CN
China
Prior art keywords
data
programmable logic
logic device
value
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210485694.7A
Other languages
English (en)
Inventor
毛炎
杜焕勇
雷勇锋
杨毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Shisheng Technology Co ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Guangzhou Fastprint Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Guangzhou Fastprint Circuit Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN202210485694.7A priority Critical patent/CN115017088A/zh
Publication of CN115017088A publication Critical patent/CN115017088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

本申请公开了一种基于可编程逻辑器件的数据通信方法和数据通信系统，数据通信方法包括：初始化操作系统并启动SPI通信功能；生成待传输数据，其中，待传输数据包括随机数数据；将待传输数据通过SPI总线发送至可编程逻辑器件；接收可编程逻辑器件返回的校验数据，其中，校验数据由可编程逻辑器件根据随机数数据进行计算得到；判断校验数据的合法性，若校验数据合法，则维持SPI通信功能。当操作系统启动并发送待传输数据时，由于通过SPI总线向可编程逻辑器件发送的待传输数据中包括了随机数数据，因此提升了待传输数据在传输过程中的安全性。

Description

基于可编程逻辑器件的数据通信方法和数据通信系统
技术领域
本申请涉及数据通信领域，尤其是涉及一种基于可编程逻辑器件的数据通信方法和数据通信系统。
背景技术
Local Bus总线(LBS总线)又称为CPU总线，常见于Intel CPU和PowerPC系统上，通常用于传输主芯片与功能芯片之间的数据。在32位的ARM系统中，只有部分芯片自带LBS通信功能。为解决不带LBS通信功能的ARM芯片与具有LBS通信功能的芯片之间的数据交互问题，相关技术中通过利用ARM芯片自带的SPI通信功能，并通过设置可编程逻辑器件来进行信号转换，从而实现LBS通信功能。但是由于SPI总线容易被逻辑分析仪抓取破解，导致数据传输的安全性不高。
发明内容
本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种基于可编程逻辑器件的数据通信方法，能够提升数据在传输过程中的安全性。
本申请还提出一种应用上述基于可编程逻辑器件的数据通信方法的数据通信系统。
根据本申请的第一方面实施例的基于可编程逻辑器件的数据通信方法，所述数据通信方法包括：初始化操作系统并启动SPI通信功能；生成待传输数据；其中，所述待传输数据包括随机数数据；将所述待传输数据通过SPI总线发送至可编程逻辑器件；接收所述可编程逻辑器件返回的校验数据；其中，所述校验数据由所述可编程逻辑器件根据所述随机数数据进行计算得到；判断所述校验数据的合法性；若所述校验数据合法，则维持所述SPI通信功能。
根据本申请的一些实施例，所述判断所述校验数据的合法性的步骤之后，还包括：若所述校验数据不合法，则禁用所述SPI通信功能。
根据本申请的一些实施例，所述判断所述校验数据的合法性的步骤之后，还包括：若所述校验数据合法，则启动时钟同步功能。
根据本申请的一些实施例，所述判断所述校验数据的合法性的步骤之后，还包括：若所述校验数据不合法，则禁用时钟同步功能。
根据本申请的一些实施例，所述随机数数据包括多个随机数，所述校验数据包括第一校验值和第二校验值，所述校验数据由所述可编程逻辑器件根据所述随机数数据进行计算得到，具体包括：计算多个所述随机数的平均值并将所述平均值取整，得到第一运算值；获取多个所述随机数中的最小值，得到第二运算值；计算所述第一运算值的二倍与第二运算值的差值并计算所述差值与第一预设值的和值，得到第三运算值；计算所述第三运算值与第二预设值的余数并计算所述余数与所述第一预设值的商数，得到所述第一校验值；对所述第三运算值和所述第一预设值进行取余，得到所述第二校验值。
根据本申请的一些实施例，所述生成待传输数据，具体包括：通过OpenSSL生成所述随机数数据。
根据本申请的一些实施例，所述操作系统为Linux操作系统。
根据本申请的第二方面实施例的基于可编程逻辑器件的数据通信系统，所述数据通信系统包括：处理器、可编程逻辑器件，所述处理器用于执行上述第一方面实施例所述的基于可编程逻辑器件的数据通信方法；所述可编程逻辑器件通过SPI总线与所述处理器通信连接，所述可编程逻辑器件用于与外部系统通过Local Bus总线通信连接。
根据本申请的一些实施例，所述数据通信系统还包括：有源晶振，所述有源晶振连接所述可编程逻辑器件，所述有源晶振用于提供时钟信号。
根据本申请的一些实施例，所述可编程逻辑器件包括：SPI数据读取模块、数据判断模块、寄存器模块、数据转换模块，所述SPI数据读取模块连接所述处理器并用于接收SPI数据；所述数据判断模块连接所述SPI数据读取模块，所述数据判断模块用于判断所述SPI数据的功能类型；所述寄存器模块连接所述数据判断模块，所述寄存器模块用于根据所述功能类型存储所述SPI数据；所述数据转换模块连接所述寄存器模块，所述数据转换模块用于将所述SPI数据转换为Local Bus数据。
根据本申请实施例的基于可编程逻辑器件的数据通信方法和数据通信系统，至少具有如下有益效果：当操作系统启动并发送待传输数据时，由于通过SPI总线向可编程逻辑器件发送的待传输数据中包括了随机数数据，因此提升了待传输数据在传输过程中的安全性。且可编程逻辑器件需要根据接收到的随机数数据生成对应的校验数据，通过判断校验数据合法性的方式，可以判断出数据接收方的合法性，且只有在校验数据合法的情况下才维持SPI通信功能，进一步提高数据传输的安全性，降低数据被抓取破解的风险。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
下面结合附图和实施例对本申请做进一步的说明，其中：
图1为本申请实施例数据通信方法的流程图；
图2为本申请实施例计算校验数据的流程图；
图3为本申请一实施例数据通信系统的模块图；
图4为本申请另一实施例数据通信系统的模块图；
图5为本申请实施例可编程逻辑器件的模块图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。
首先，对本申请中涉及的若干名词进行解析：
SPI(Serial Peripheral Interface，串行外设接口)：是一种高速、全双工、同步、串行通信总线。SPI总线一般由三条信号线组成，分别是SCLK(串行时钟)、SDI(串行数据输入)、SDO(串行数据输出)。当有多个从设备时，还可以增加一条从设备选择线，CS用于控制芯片是否被选中，以实现在同一总线上多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备，其他设备为SPI从机或从设备。
Local Bus总线：又称为CPU总线，它是从60X总线衍变过来的(60X总线支持64、32、16、8四种可选位宽模式)，由于Local Bus总线是直接从60X总线上通过桥片分出来的，所以它和60X总线是同步同频的，进行数据读写时与60X总线共享带宽，不需要内核提供额外的处理。
OpenSSL(Open Secure Sockets Layer，开放式安全套接层协议)：是一个开放源代码的软件库包，应用程序可以使用这个包来进行安全通信，同时确认另一端连接者的身份。其囊括了主要的密码算法、常用的密钥和证书封装管理功能以及SSL协议，并提供了丰富的应用程序以供测试或其他目的使用。
本申请实施例提供一种基于可编程逻辑器件的数据通信方法和数据通信系统，具体通过如下实施例进行说明，首先描述本申请实施例中的数据通信方法。
一些实施例，参照图1，是本申请实施例提供的基于可编程逻辑器件的数据通信方法的一个可选的流程图，图1中的方法可以包括但不限于包括步骤S110至步骤S160。
S110，初始化操作系统并启动SPI通信功能；
S120，生成待传输数据；其中，待传输数据包括随机数数据；
S130，将待传输数据通过SPI总线发送至可编程逻辑器件；
S140，接收可编程逻辑器件返回的校验数据；其中，校验数据由可编程逻辑器件根据随机数数据进行计算得到；
S150，判断校验数据的合法性；
S160，若校验数据合法，则维持SPI通信功能。
当操作系统启动并发送待传输数据时，由于通过SPI总线向可编程逻辑器件发送的待传输数据中包括了随机数数据，因此提升了待传输数据在传输过程中的安全性。且可编程逻辑器件需要根据接收到的随机数数据生成对应的校验数据，通过判断校验数据合法性的方式，可以判断出数据接收方的合法性，且只有在校验数据合法的情况下才维持SPI通信功能，进一步提高数据传输的安全性，降低数据被抓取破解的风险。本申请实施例的数据通信方法可以通过具备SPI通信功能的处理器来实施，下面详细描述本申请实施例的数据通信方法。
步骤S110中，当处理器上电后，即会开始运行内部安装好的操作系统。在一些实施例中，操作系统为Linux操作系统。可以理解的是，在一些其他实施例中，操作系统也可以为Windows CE操作系统等具有相同功能的嵌入式操作系统。本申请实施例中的操作系统具备SPI通信功能，即可以通过SPI总线传输数据，当操作系统初始化完成后，即会启动SPI通信功能。
步骤S120中，操作系统初始化后，系统会生成待传输数据。待传输数据中包括用于判断数据合法性的随机数数据，可以理解的是，也包括了正常的需要传输的数据。且本申请中的随机数数据不仅仅在操作系统刚刚初始化时生成，在后续的传输数据中均包括了随机数数据。在一些实施例中，步骤S120中，生成待传输数据具体为：通过OpenSSL生成随机数数据。在一些其他实施例中，用户也可以使用其他的随机数生成算法来生成随机数数据。
步骤S130中，通过SPI总线将待传输数据发送至可编程逻辑器件。本申请实施例的可编程逻辑器件可以为FPGA(Field Programmable Gate Array，现场可编程门阵列)或CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)等，通过编程可以实现多种功能。
步骤S140中，操作系统在发送待传输数据的过程中，也会发送查询命令，查询命令用于查询可编程逻辑器件根据随机数数据生成的校验数据，可编程逻辑器件通过内置的加密算法，通过计算处理即可将随机数数据转换成对应的校验数据。操作系统通过接收读取，即可获取到与随机数数据对应的校验数据。
一些实施例，随机数数据包括多个随机数，校验数据包括第一校验值和第二校验值，参照图2，校验数据由可编程逻辑器件根据随机数数据进行计算得到，具体包括：
S210，计算多个随机数的平均值并将平均值取整，得到第一运算值；
S220，获取多个随机数中的最小值，得到第二运算值；
S230，计算第一运算值的二倍与第二运算值的差值并计算差值与第一预设值的和值，得到第三运算值；
S240，计算第三运算值与第二预设值的余数并计算余数与第一预设值的商数，得到第一校验值；
S250，对第三运算值和第一预设值进行取余，得到第二校验值。
具体示例，当随机数数据中包括D1至D8共八个随机数时，参照公式(1)，首先通过步骤S210，计算八个随机数的平均值，然后将计算得到的平均值取整，来得到第一运算值Z1。
Z1＝INT(AVERAGE(D1，…，D8)) (1)
参照公式(2)，通过步骤S220，使用冒泡排序算法，获取到八个随机数中的最小值，来得到第二运算值Z2。
Z2＝MIN(D1，…，D8) (2)
参照公式(3)，通过步骤S230，计算第一运算值Z1的二倍与第二运算值Z2的差值，然后计算差值与第一预设值的和值，得到第三运算值Z3，其中第一预设值设置为256。
Z3＝2*Z1-Z2+256 (3)
参照公式(4)，通过步骤S240，计算第三运算值Z3与第二预设值的余数，然后计算余数与第一预设值的商数，得到第一校验值C1，其中第一预设值为256，第二预设值为65535。
C1＝((Z3)MOD(65535))/256 (4)
参照公式(5)，通过步骤S250，对第三运算值和第一预设值进行取余，得到第二校验值C2，其中第一预设值为256。
C2＝(Z3)MOD 256 (5)
最终将计算得到的第一校验值C1和第二校验值C2作为校验数据，回传至处理器中。可以理解的是，在一些其他实施例中，通过随机数数据计算校验数据的具体计算公式，可以根据用户的设计需要进行自主设置。
步骤S150中，处理器接收到回传后的校验数据后，即会判断校验数据的合法性。具体示例，处理器与可编程逻辑器件存储有相同的计算算法，处理器在生成随机数数据后，也会对随机数数据进行计算处理，得到合法数据，当接收到回传后的校验数据后，通过比较两者数据是否相同的方式，来判断校验数据的合法性。
步骤S160中，若校验数据合法，则维持SPI通信功能。校验数据合法，说明接收数据的可编程逻辑器件是合法器件，因此可以继续后续的SPI数据的传输过程。
一些实施例，步骤S150，判断校验数据的合法性的步骤之后，还包括：若校验数据不合法，则禁用SPI通信功能。此种情况则说明合法的可编程逻辑器件被人为替换，存在数据泄漏的风险，因此停止SPI通信功能。
一些实施例，步骤S150，判断校验数据的合法性的步骤之后，还包括：若校验数据合法，则启动时钟同步功能。当操作系统为首次启动时，先不启动时钟同步功能，此时与可编程逻辑器件相连的外部系统的时钟信号即无法同步，数据传输即会中断。
一些实施例，步骤S150，判断校验数据的合法性的步骤之后，还包括：若校验数据不合法，则禁用时钟同步功能。在数据传输的过程中，若发现校验数据不合法，则立即停止时钟同步功能，中断可编程逻辑器件与外部系统的数据传输过程，从而进一步减少数据泄露的风险。
一些实施例，本申请还提出一种基于可编程逻辑器件的数据通信系统，参照图3，数据通信系统包括：处理器和可编程逻辑器件，处理器用于执行上述实施例中的基于可编程逻辑器件的数据通信方法，可编程逻辑器件通过SPI总线与处理器通信连接，可编程逻辑器件用于与外部系统通过Local Bus总线通信连接。
处理器用于实施上述实施例中的数据通信方法，其具体的执行过程与上述方法实施例相同，此处不再一一赘述。可编程逻辑器件与外部系统中的功能模块通过LBS总线通信连接，功能模块中包括多个功能芯片，可编程逻辑器件通过发送不同的片选信号和从处理器接收的控制信号，来使不同的功能芯片完成不同的应用功能。
一些实施例，参照图4，数据通信系统还包括：有源晶振，有源晶振连接可编程逻辑器件，有源晶振用于提供时钟信号。有源晶振通过提供时钟信号，使外部系统的时钟系统的时钟频率与可编程逻辑器件的相同，从而达到使用LBS总线进行数据通信的作用。
一些实施例，参照图5，可编程逻辑器件包括：SPI数据读取模块、数据判断模块、寄存器模块、数据转换模块，SPI数据读取模块连接处理器并用于接收SPI数据，数据判断模块连接SPI数据读取模块，数据判断模块用于判断SPI数据的功能类型，寄存器模块连接数据判断模块，寄存器模块用于根据功能类型存储SPI数据，数据转换模块连接寄存器模块，数据转换模块用于将SPI数据转换为Local Bus数据。通过可编程逻辑器件内部设置的功能模块，即可将处理器发送的SPI数据，转化为Local Bus数据后传输至外部系统中，从而完成具备SPI通信功能的处理器与具备LBS总线的功能模块之间的数据交互过程。可以理解的是，可编程逻辑器件包括时钟模块，时钟模块用于根据外部系统的实际使用情况，产生相应频率的时钟信号，从而完成外部时钟系统与内部时钟系统的同步。
本申请的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
上面结合附图对本申请实施例作了详细说明，但是本申请不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本申请宗旨的前提下作出各种变化。此外，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

Claims (10)

1.基于可编程逻辑器件的数据通信方法，其特征在于，所述数据通信方法包括：
初始化操作系统并启动SPI通信功能；
生成待传输数据；其中，所述待传输数据包括随机数数据；
将所述待传输数据通过SPI总线发送至可编程逻辑器件；
接收所述可编程逻辑器件返回的校验数据；其中，所述校验数据由所述可编程逻辑器件根据所述随机数数据进行计算得到；
判断所述校验数据的合法性；
若所述校验数据合法，则维持所述SPI通信功能。
2.根据权利要求1所述的数据通信方法，其特征在于，所述判断所述校验数据的合法性的步骤之后，还包括：
若所述校验数据不合法，则禁用所述SPI通信功能。
3.根据权利要求1所述的数据通信方法，其特征在于，所述判断所述校验数据的合法性的步骤之后，还包括：
若所述校验数据合法，则启动时钟同步功能。
4.根据权利要求2所述的数据通信方法，其特征在于，所述判断所述校验数据的合法性的步骤之后，还包括：
若所述校验数据不合法，则禁用时钟同步功能。
5.根据权利要求1所述的数据通信方法，其特征在于，所述随机数数据包括多个随机数，所述校验数据包括第一校验值和第二校验值，所述校验数据由所述可编程逻辑器件根据所述随机数数据进行计算得到，具体包括：
计算多个所述随机数的平均值并将所述平均值取整，得到第一运算值；
获取多个所述随机数中的最小值，得到第二运算值；
计算所述第一运算值的二倍与第二运算值的差值并计算所述差值与第一预设值的和值，得到第三运算值；
计算所述第三运算值与第二预设值的余数并计算所述余数与所述第一预设值的商数，得到所述第一校验值；
对所述第三运算值和所述第一预设值进行取余，得到所述第二校验值。
6.根据权利要求1至5任一项所述的数据通信方法，其特征在于，所述生成待传输数据，具体包括：
通过OpenSSL生成所述随机数数据。
7.根据权利要求6所述的数据通信方法，其特征在于，所述操作系统为Linux操作系统。
8.基于可编程逻辑器件的数据通信系统，其特征在于，所述数据通信系统包括：
处理器，所述处理器用于执行如权利要求1至7任一项所述的基于可编程逻辑器件的数据通信方法；
可编程逻辑器件，所述可编程逻辑器件通过SPI总线与所述处理器通信连接，所述可编程逻辑器件用于与外部系统通过Local Bus总线通信连接。
9.根据权利要求8所述的数据通信系统，其特征在于，还包括：有源晶振，所述有源晶振连接所述可编程逻辑器件，所述有源晶振用于提供时钟信号。
10.根据权利要求8所述的数据通信系统，其特征在于，所述可编程逻辑器件包括：
SPI数据读取模块，所述SPI数据读取模块连接所述处理器并用于接收SPI数据；
数据判断模块，所述数据判断模块连接所述SPI数据读取模块，所述数据判断模块用于判断所述SPI数据的功能类型；
寄存器模块，所述寄存器模块连接所述数据判断模块，所述寄存器模块用于根据所述功能类型存储所述SPI数据；
数据转换模块，所述数据转换模块连接所述寄存器模块，所述数据转换模块用于将所述SPI数据转换为Local Bus数据。
CN202210485694.7A 2022-05-06 2022-05-06 基于可编程逻辑器件的数据通信方法和数据通信系统 Pending CN115017088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210485694.7A CN115017088A (zh) 2022-05-06 2022-05-06 基于可编程逻辑器件的数据通信方法和数据通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210485694.7A CN115017088A (zh) 2022-05-06 2022-05-06 基于可编程逻辑器件的数据通信方法和数据通信系统

Publications (1)

Publication Number Publication Date
CN115017088A true CN115017088A (zh) 2022-09-06

Family

ID=83069271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210485694.7A Pending CN115017088A (zh) 2022-05-06 2022-05-06 基于可编程逻辑器件的数据通信方法和数据通信系统

Country Status (1)

Country Link
CN (1) CN115017088A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303149A (zh) * 2023-05-18 2023-06-23 湖南博匠信息科技有限公司 基于bmc芯片实现控制器接口拓展的方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303149A (zh) * 2023-05-18 2023-06-23 湖南博匠信息科技有限公司 基于bmc芯片实现控制器接口拓展的方法及系统
CN116303149B (zh) * 2023-05-18 2023-07-21 湖南博匠信息科技有限公司 基于bmc芯片实现控制器接口拓展的方法及系统

Similar Documents

Publication Publication Date Title
CN104412537B (zh) 用于配对的方法、配对装置以及遥控钥匙
US9054874B2 (en) System and method for data authentication among processors
JP4155712B2 (ja) オンボードシステムによって生成される公開鍵の使用を検証する方法
US20110016310A1 (en) Secure serial interface with trusted platform module
CN113439425B (zh) 报文传输方法及装置
CN111295645A (zh) 一种SoC芯片及总线访问控制方法
CN115017088A (zh) 基于可编程逻辑器件的数据通信方法和数据通信系统
CN109729063B (zh) 应用于加密机的信息处理方法及信息处理系统
JP2004078495A (ja) 非接触式ｉｃカード
CN114297114B (zh) 加密卡及其数据交互方法、装置及计算机可读存储介质
CN113282490A (zh) 智能门锁测试方法及电子设备
US7941670B2 (en) Data processing apparatus in which data is accessed in response to an access request from a plurality of access request sources
US20180089548A1 (en) Method of Communication Between a Secure Element of a SmartCard and a Microprocessor Performing a Biometric Matching Algorithm
CN116155579A (zh) 一种安全通信方法、系统、存储介质及车辆
CN116319822A (zh) 共识算法的切换方法、装置、计算机设备及介质
US20210367794A1 (en) Device provisioning system
CN113312297A (zh) 一种spi从接口、安全芯片及spi闪存电子装置
EP4268218A1 (en) Method, chip, and system for managing a physically unclonable function chip public key
CN112713991A (zh) 一种利用定时通讯保护密钥协商的安全通信方法及系统
CN116501680B (zh) I2c总线通信方法、从器件、主器件及i2c网络系统
CN218630792U (zh) 一种plc信息安全保护装置
US10936532B2 (en) Electronic device and data transmitting/receiving method
US20230327869A1 (en) Authentication method and apparatus
US20230303032A1 (en) Cloud-based keyless entry system
CN114546927B (zh) 数据传输方法、核心、计算机可读介质、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230413

Address after: 2nd Floor, Testing Building, No. 33 Spectral Middle Road, Huangpu District, Guangzhou City, Guangdong Province, 510700

Applicant after: Guangzhou Shisheng Technology Co.,Ltd.

Address before: 510663 No.33, puyuzhong Road, Science City, Guangzhou hi tech Industrial Development Zone, Guangzhou City, Guangdong Province

Applicant before: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.

Applicant before: SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.