CN115016780A - 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质 - Google Patents

一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质 Download PDF

Info

Publication number
CN115016780A
CN115016780A CN202210755295.8A CN202210755295A CN115016780A CN 115016780 A CN115016780 A CN 115016780A CN 202210755295 A CN202210755295 A CN 202210755295A CN 115016780 A CN115016780 A CN 115016780A
Authority
CN
China
Prior art keywords
view
parameters
vcell
views
pdk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210755295.8A
Other languages
English (en)
Other versions
CN115016780B (zh
Inventor
赵玉梅
牛欢欢
朱能勇
郭春晖
尹文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202210755295.8A priority Critical patent/CN115016780B/zh
Publication of CN115016780A publication Critical patent/CN115016780A/zh
Application granted granted Critical
Publication of CN115016780B publication Critical patent/CN115016780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/34—Graphical or visual programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/36—Software reuse
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种通过vcell自动生成PDK基础库的器件视图的装置、方法以及计算机可读存储介质，包括；接收用于设定一个或多个器件的配置参数的指令输入，所述配置参数包括所述器件的物理参数和/或功能参数；对基于利用TCL指令在vcell函数中对器件的物理参数和/或功能参数以及callback函数和display函数进行定义而生成的vcell文件进行自动编译，生成器件视图，其中，所述callback定义器件的多个配置参数之间的相关性，所述display函数用于定义器件的一个或多个配置参数的显示属性；以及基于生成的器件视图构建用于电路仿真的器件基础库。

Description

一种通过vcell自动生成PDK基础库的器件视图的装置、方法 和存储介质
技术领域
本发明涉及PDK领域，尤其是涉及适用于开发Aether平台上PDK基础库中的器件视图的实现。
背景技术
在IC领域，模拟全流程不仅需要完成定制性的全套PDK，作为Aether软件自带的PDK基础库也是必不可少的。PDK基础库是各种电路设计、仿真、测试的基础，基本包含电路设计、仿真、测试所需要的各种器件视图，因此，在Aether平台实现这些器件所需的symbolview、spectre view、hspice view等视图就显得十分重要。对于一些普通的固定参数不变的器件视图来说，只需要手动将其器件视图画成固定模式即可，后续不再会因为任何参数的变化而变化。但是对于端口数量或者symbol形状有变化的器件来说，改变参数对应的器件视图会有些许变化，这类型器件，手动绘制固定模式的器件视图存在工作量大且繁琐、效率低、精度差等问题，明显已经不再适用。
发明内容
vcell是实现PDK基础库中器件的器件视图的一种方法，通常应用在软件Aether的PDK基础库中。对于基础库中端口数量或者器件视图形状可变的器件，改变相应的一些参数，该器件的端口数量、器件视图、网表会随之变化，这类器件，无法手动画成一个固定的模式。
因此，本发明提出一种基于Aether平台通过Vcell实现基础库的器件视图的方法及装置，其可以通过vcell来实现PDK基础库的器件的可变化的一种或多种器件视图。
为了达到上述目的，本发明所涉及的一种通过vcell自动生成PDK基础库的器件视图的方法，其特征在于，包括；
设定一个或多个器件的配置参数，所述配置参数包括所述器件的物理参数和/或功能参数；
利用TCL指令定义每个器件的callback函数和display函数，其中，所述callback函数用于定义器件的多个配置参数之间的相关性，所述display函数用于定义器件的一个或多个配置参数的显示属性；
利用TCL指令在vcell函数中对器件的模型名称、端口、形状、大小进行定义，生成所述器件的vcell文件；
对所生成的器件的vcell文件进行自动编译生成一个或多个器件视图。
在一种可实现方式中，基于所生成的一个或多个器件视图构建一个或多个PDK基础器件库。
在一种可实现方式中，所述物理参数包括于定义器件的尺寸、面积、与器件的数量相对应的乘数因子的物理量；所述功能参数包括电源类型，电压/电流的频率、幅度、上升时间和/或下降时间、上升延迟和/或下降延迟、脉冲宽度。
在一种可实现方式中，所述display函数控制将可修改的配置参数显示在参数编辑页面。
在一种可实现方式中，所述display函数控制将固定不需要修改的配置参数不显示在参数编辑页面。
在一种可实现方式中，所述器件视图包括用于电路设计/仿真的器件视图symbolview、用于spectre仿真的器件网表视图spectre view、用于hspice仿真的器件网表视图hspice view中一种或多种。
在一种可实现方式中，在构建的PDK器件基础库中，对所生成的器件视图按照名称、功能、生成日期、字母排序或ID号中的一种或多种进行分类存储，并对所述PDK器件基础库中的器件视图进行定期更新。
在一种可实现方式中，对生成的器件视图进行逐个测试或进行批量测试。
在一种可实现方式中，所述测试包括对所生成的器件视图进行物理设计规则和功能特性的验证。
在一种可实现方式中，所述验证包括对各器件视图的输入参数的数值进行规范性验证、对各器件视图的网表参数的一致性验证、对各器件视图的电路仿真功能特性验证中的至少一种。
本发明还涉及一种通过vcell自动生成PDK基础库的器件视图的装置，其特征在于，包括；
输入部，其接收用于设定一个或多个器件的配置参数的指令输入，所述配置参数包括所述器件的物理参数和/或功能参数；
处理部，其利用TCL指令定义每个器件的callback函数和display函数，并且利用TCL指令在vcell函数中对器件的模型名称、端口、形状、大小进行定义，生成所述器件的vcell文件，其中，所述callback函数定义器件的多个配置参数之间的相关性，所述display函数用于定义器件的一个或多个配置参数的显示属性；
生成部，其对所述vcell文件进行自动编译，生成一个或多个器件视图。
在一种可实现方式中，基于所生成的一个或多个器件视图构建一个或多个PDK基础器件库。
在一种可实现方式中，所述物理参数包括用于定义器件的尺寸、面积、与器件的数量相对应的乘数因子的物理量；所述功能参数包括电源类型，电压/电流的频率、幅度、上升时间和/或下降时间、上升延迟和/或下降延迟、脉冲宽度。
在一种可实现方式中，所述display函数控制将可修改的配置参数显示在参数编辑页面。
在一种可实现方式中，所述display函数控制将固定不需要修改的配置参数不显示在参数编辑页面。
在一种可实现方式中，所述器件视图包括用于电路设计/仿真的器件视图symbolview、用于spectre仿真的器件网表视图spectre view、用于hspice仿真的器件网表视图hspice view中一种或多种。
在一种可实现方式中，在构建的PDK器件基础库中，对所生成的器件视图按照名称、功能、生成日期、字母排序或ID号中的一种或多种进行分类存储，并对所述PDK器件基础库中的器件视图进行定期更新。
在一种可实现方式中，还包括测试部，其对生成的器件视图进行逐个测试或进行批量测试。
在一种可实现方式中，所述测试包括对所生成的器件视图进行物理设计规则和功能特性的验证。
在一种可实现方式中，所述验证包括对各器件视图的输入参数的数值进行规范性验证、对各器件视图的网表参数的一致性验证、对各器件视图的电路仿真功能特性验证中的至少一种。
本发明还涉及一种计算机可读存储介质，其存储能够执行以使一个或多个处理器进行操作的指令，所述操作包括上述通过vcell自动生成PDK基础库的器件视图的任一步骤。
本发明采用Vcell实现PDK基础库中端口有变化的器件视图(symbolview)，是一种灵活有效的方法，省去了因为参数变化进而需要手动绘制多种形式器件视图symbolview的麻烦。
另外，可以方便用户在Aether界面随时随地调用自己所需要的器件仿真模型进行电路的搭建。同时能够根据仿真电路要求进行参数的设定，对于端口有变化的器件可以自行选择所需要的形式，以便更好的满足仿真的需求。
附图说明
图1是本发明基于vell实现PDK基础库中器件视图的流程图。
图2是本发明示例的vnpn器件的CDF。
图3是本发明vcell文件功能区界面。
图4是本发明vcell文件编译结果界面。
图5、6是本发明vcell文件编译后的结果界面。
图7、8是本发明在Aether平台调用vnpn器件的界面。
图9是本发明vnpn器件可选配置参数界面。
图10-11示出了本发明测试器件网表视图的示例。
图12-13是本发明对器件视图进行电路仿真功能测试/验证的示例
图14是本发明通过vcell自动生成PDK基础库的器件视图的装置的框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明拟定采用TCL语言，对PDK基础库中的器件进行描述，实现器件所需的诸如用于电路设计/仿真的器件视图(symbol view)等一系列视图。一般来说，用于电路设计/仿真的器件视图(symbol view)共包含外框图、端口、线条及各种基础图形，只需要在TCL脚本中利用相应指令如实定义就可以实现所需器件的器件视图symbol view。另外，对于形状有变化的器件，多半是由于输出波形选择不同所导致。对于可变端口器件，通常在TCL脚本中特殊定义，显示为勾选状态，方便用户根据实际仿真情况进行选择。
本发明采用vcell的方法Aether平台上实现PDK基础库中器件参数可变化的器件视图(如symbolview)，是现阶段一种行之有效的方法。参照图1，下面以实现器件所需的诸如用于电路设计/仿真的器件视图(symbol view)为例，说明本发明通过实现PDK基础库中器件参数可变化的器件视图的具体步骤。
第一步，根据实际功能为每个器件配置物理参数和/或功能参数等。
下表1根据器件类型/功能示出了一些典型的常规配置参数。例如对于mos器件，所述物理参数包括器件模型名称、乘数因子(器件的数量)、沟道宽度、沟道长度、源区面积、漏区面积、源区周长、漏区周长、源区电阻方块、漏区电阻方块；对于bip器件，所述物理参数包括器件模型名称、端口名称、乘数因子(器件的数量)、面积、发射极长度、发射极宽度、发射极连接数量、基极连接数量，所述功能参数包括温度高于环境度数、预计工作区；对于source器件，所述物理参数包括电源类型、乘数因子(器件数量)，所述功能参数包括电压/电流的频率、幅度、延迟、周期、上升时间、下降时间、上升延迟、下降延迟、脉冲宽度。需要说明的是，上述器件类型和配置的物理参数、功能参数只是本发明关于器件的典型示例，本发明不限于与此，可适用于对其他IC设计、仿真、测试等所需的器件类型和所需配置参数。
表1
Figure BDA0003722285600000071
Figure BDA0003722285600000081
第二步，利用TCL语言定义每个器件的callback函数(回调函数callback描述器件参数之间的相关性，通过所述相关性限定器件的功能属性)和display函数，所述display函数定义器件物理参数或功能参数等参数的显示属性，例如对于有多个参数的器件，固定不需要修改的参数可以控制其不显示在参数编辑页面，对于可修改且用户需要知道数值的参数必须控制其显示在参数编辑页面。
下面给出了callback函数和display函数的介绍。
callback函数：
Figure BDA0003722285600000091
Figure BDA0003722285600000101
Figure BDA0003722285600000111
display函数：
Figure BDA0003722285600000112
Figure BDA0003722285600000121
第三步，预先根据电路仿真需求和电路器件使用习惯确定各器件的视图图形，然后在vcell函数中利用TCL指令对器件的端口、形状、大小、功能等元素进行定义，制作器件的vcell文件。最后在Aether平台的vcell功能区对制作完成的一个或多个器件的vcell文件点击编译，自动运行vcell文件，生成对应器件的器件视图(如symbolview)。
本发明中，对vell文件进行编译之后，利用TCL语言定义的每个器件的callback函数决定了器件的功能，vcell文件决定了器件的图形和功能，由此实现了带有仿真功能的器件的器件视图(symbol view)。
除此之外，还可以根据仿真需要，手动改变所生成的器件视图如symbol view的部分形状，另外生成用于spectre或hspice仿真的器件网表视图。
第四步，在Aether平台调用所生成的器件视图，根据电路设计、仿真、测试等需要对器件视图的参数进行优化配置，进行电路搭建并仿真、测试等。
优选的，本发明还包括基于所生成的一个或多个器件视图来构建PDK器件的一个或多个基础库。在构建的PDK器件基础库中，对所生成的器件视图(如symbol view)按照名称、功能、生成日期、字母或ID号排序等中的一种或多种进行分类存储，并根据电路仿真和测试需要，对所述PDK器件基础库中的器件视图进行定期更新、维护，例如增加新的器件视图、删除使用频率较低的器件，对原有器件视图的端口、参数、功能等进行重新编辑、定义，生成更新后的新的器件视图。
优选的，基础库中的一个器件可以对应所生成的一个或多个器件视图，如用于电路设计/仿真等symbol view、用于spectre仿真的器件网表视图spectre view、用于hspice仿真的器件网表视图hspice view。
优选的，将所生成的一个或多个器件视图(symbol view、spectre view、hspiceview…)与该器件视图(symbol view、spectre view、hspice view…)相应的名称、ID号、功能、开发者名称、开发时间等相关联存储。
优选的，基于器件名称、ID号、功能、开发者、开发名称、开发时间等搜索/查找对应器件视图(symbol view、spectre view、hspice view…)中的一个或多个。
在一种实现方式中，通过对开发者进行身份验证/授权(例如密码、图形/图像验证登录、远程服务器授权等)，允许开发者对PDK器件的一个或多个基础库中的器件视图进行编辑、删除、添加等处理。
优选的，本发明还包括对生成的器件的symbol view进行逐个测试或批量测试步骤，所述测试包括对所生成的器件视图进行物理设计规则和功能特性的验证，以确定所生成的器件视图是否满足PDK基础库的设计规范。
在一种可实现方式中，具体功能测试分为三部分：第一部分测试各器件视图的输入参数的数值进行规范性验证。具体操作为在Aether-DM-schematic界面调用器件，然后在EditInstanceProperties界面输入各参数的典型数值(例如整数、小数、奇数、偶数或符号)，查看DM界面是否报错，报错之后修改相应的callback函数来解除报错；第二部分测试各器件视图的网表，具体操作为调用数个相同的器件视图并为其配置不同参数，导出其网表，观察网表与所配置的参数是否一致，若不一致，则需要修改网表函数；第三部分为利用器件视图搭建测试电路进行仿真，观察仿真结果是否报错，仿真结果是否符合设计需求。
在一种可实现方式中，可通过文本、图形、声音、灯光等中的一种或多种向用户通知报错信息，提示用户及时处理报错。
下面以vnpn器件为例，具体描述实现vnpn器件的用于电路设计/仿真的器件视图symbol view的步骤。vnpn器件共有5个端口，分别为collector、emitter、base、substrate和thermal，其中collector、emitter和base是必须使用的端口，substrate和thermal是可选择的。下面以详细阐述一下生成PDK基础库中用于电路设计/仿真的器件视图symbolview的流程。
图2所示为vnpn的CDF，这里全面准确地定义了vnpn的器件模型名称、端口名称、面积、发射极的长度和宽度等物理参数，以及温度高于环境度数等功能参数，包括参数的类型及默认值。
其次，利用TCL语言定义所定义的callback函数和display函数在这里也有所体现，但callback函数的具体内容会在callback文件中定义，编译时，软件会根据CDF表格中的函数名字到callback中调用并编译执行。
下面示出了根据电路仿真需求和电路器件使用习惯确定各器件vnpn的图形，然后利用TCL指令对器件的端口、形状、大小等元素进行定义，制作的器件vnpn的vcell文件。
首先进行全局变量的定义，其次在vnpn_vcell函数中定义vnpn的图形。如使用TCL指令dbCrtSymbolBox定义器件vnpn的视图symbol的外边框；dbCrtSymbolLine指令定义器件vnpn对应视图symbol的线条；dbCrtSymbolPin指令定义对应器件vnpn的端口；
dbCrtSymbolLabel指令定义对应器件vnpn的端口的名称，器件在显示界面上具体的坐标数值均需要写在指令后的相应位置，编译时则根据坐标和指令来生成(画出)器件vnpn的视图symbol图形。
Figure BDA0003722285600000141
Figure BDA0003722285600000151
Figure BDA0003722285600000161
Figure BDA0003722285600000171
Figure BDA0003722285600000181
图3为vcell文件功能区界面，基于上述全局变量的定义的编辑好的vcell文件存储在指定位置，在此界面进行编译，则会弹出图4编译结果界面。
图5与图6是编译后得到的结果，生成了想要的vnpn的symbolview。
然后，如图7所示，在Aether平台调用vnpn器件。可以看到默认下的vnpn器件的初始状态，其symbol视图是三个端口，其他长度、宽度、面积和数量等参数均可以手动编辑。
之后参照图8，将Optional Nodes一栏勾选为True时，会相应出现OptionalSubstrate Node_S、Optional Thermal Node_T、Optional Thermal Node_dT等参数。
如图9所示，将对应的选项勾选为True，则会显示对应的端口，实现了vnpn器件5个端口，其中collector、emitter、base等3个是必须使用的端口，substrate和thermal是可选择的。
图10-11示出了本发明测试vnpn器件网表视图的示例，具体操作为调用数个相同的vnpn器件视图并为其配置不同参数，导出其网表(参见图11)，观察网表与所配置的参数是否一致，若不一致，则需要修改网表函数；
图12-13是对vnpn器件的电路仿真功能测试/验证的示例，具备包括基于vnpn器件搭建测试电路，进行仿真，观察仿真结果，例如判定输出波形是否符合预定条件，仿真结果是否符合设计需求，若不符合则进行报错，通知用户进行处理。本发明采用vcell实现端口有变化的器件视图，是一种灵活有效的方法，省去了因为参数变化进而需要手动绘制多种形式器件视图的麻烦。另外，可以方便用户在Aether界面随时随地调用自己所需要的器件仿真模型进行电路的搭建。同时能够根据仿真电路要求进行参数的设定，对于端口有变化的器件可以自行选择所需要的形式，以便更好的满足仿真的需求。
本发明通过vcell自动生成PDK基础库的器件视图的方法例如由被安装了专用的应用程序软件(本发明所涉及的Aether软件等多个应用程序)的计算机终端1来实现。计算机终端1能够通过一个或多个处理器所执行的、存储在数据库或存储介质中的一个或执行与多个应用程序有关的软件指令来实现上述步骤各功能，包括实现该各功能所需要的硬件资源。
如图14所示，计算机终端1包括：输入部11，其用于接收用户进行的指令输入操作，输入部11例如是键盘、鼠标、触摸面板等；处理部12，其对基于利用TCL指令在vcell函数中对器件的物理参数和/或功能参数以及callback函数和display函数进行定义而生成的vcell文件进行自动编译，生成器件视图；处理部12例如是CPU(Central Processing Unit：中央处理单元)等各种运算装置；存储部13，其配置为存储执行上述步骤一至四时对应的目标程序代码的一部分或全部，包括对器件定义的物理、功能参数、callback函数和display函数；优选的，所述储存部13还将各应用程序代码与其对应的附加信息相关联的存储，所述附加信息包括程序代码版本号、开发者、程序代码生成时间、程序代码大小等；所述存储部13例如有计算机终端1的内部数据库，存储介质(RAMorROM)，外部HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)、RAM(Random Access Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、闪存等各种存储装置；器件库生成14，其基于所生成的器件视图构建PDK基础器件库。
优选的，还包括用于通过目标程序开发界面展现生成的代码和/或运行结果，即器件视图的显示部。
其中，所述处理部12具体包括：参数设定模块101，其配置为根据实际功能为每个器件配置物理参数和/或功能参数等；参数属性定义模块102，其利用TCL语言定义每个器件的callback函数和display函数等属性参数；vcell文件生成模块103，其在vcell函数中利用TCL指令对器件的端口、形状、大小、功能等元素进行定义，生成器件的vcell文件；器件视图(自动)生成模块104，通过在Aether平台的vcell功能区对制作完成的一个或多个器件的vcell文件进行自动编译生成一个或多个器件视图。
此外，图14所示的硬件结构为一例，计算机终端1也可以具有其它的硬件结构。例如，计算机终端10可以具有多个处理器，也可以具有多个存储器部。
本发明还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述一种通过vcell自动生成PDK基础库的器件视图的方法的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (21)

1.一种通过vcell自动生成PDK基础库的器件视图的方法，其特征在于，包括；
设定一个或多个器件的配置参数，所述参数包括所述器件的物理参数和/或功能参数；
利用TCL指令定义每个器件的callback函数和display函数，其中，所述callback函数用于定义器件的多个配置参数之间的相关性，所述display函数用于定义器件的一个或多个配置参数的显示属性；
利用TCL指令在vcell函数中对器件的模型名称、端口、形状、大小进行定义，生成所述器件的vcell文件；
对所生成的器件的vcell文件进行自动编译生成一个或多个器件视图。
2.根据权利要求1所述的方法，其特征在于，还包括：
基于所生成的一个或多个器件视图构建一个或多个PDK基础器件库。
3.根据权利要求1所述的方法，其特征在于，
所述物理参数包括用于定义器件的尺寸、面积、与器件的数量对应的乘数因子的物理量；所述功能参数包括电源类型，电压/电流的频率、幅度、上升时间和/或下降时间、上升延迟和/或下降延迟、脉冲宽度。
4.根据权利要求1所述的方法，其特征在于，
所述display函数控制将可修改的配置参数显示在参数编辑页面。
5.根据权利要求1所述的方法，其特征在于，
所述display函数控制将固定不需要修改的配置参数不显示在参数编辑页面。
6.根据权利要求1所述的方法，其特征在于，
所述器件视图包括用于电路设计/仿真的器件视图symbol view、用于spectre仿真的器件网表视图spectre view、用于hspice仿真的器件网表视图hspice view中一种或多种。
7.根据权利要求2所述的方法，其特征在于，还包括：
在构建的PDK器件基础库中，对所生成的器件视图按照名称、功能、生成日期、字母排序或ID号中的一种或多种进行分类存储，并对所述PDK器件基础库中的器件视图进行定期更新。
8.根据权利要求1所述的方法，其特征在于，还包括：
对生成的器件视图进行逐个测试或进行批量测试。
9.根据权利要求8所述的方法，其特征在于，
所述测试包括对所生成的器件视图进行物理设计规则和功能特性的验证。
10.根据权利要求9所述的方法，其特征在于，
所述验证包括对各器件视图的输入参数的数值进行规范性验证、对各器件视图的网表参数的一致性验证、对各器件视图的电路仿真功能特性验证中的至少一种。
11.一种通过vcell自动生成PDK基础库的器件视图的装置，其特征在于，包括；
输入部，其接收用于设定一个或多个器件的配置参数的指令输入，所述配置参数包括所述器件的物理参数和/或功能参数；
处理部，其利用TCL指令定义每个器件的callback函数和display函数，并且利用TCL指令在vcell函数中对器件的模型名称、端口、形状、大小进行定义，生成所述器件的vcell文件，其中，所述callback函数定义器件的多个配置参数之间的相关性，所述display函数用于定义器件的一个或多个配置参数的显示属性；
生成部，其对所述vcell文件进行自动编译，生成一个或多个器件视图。
12.根据权利要求11所述的装置，其特征在于，还包括：
基于所生成的一个或多个器件视图构建一个或多个PDK基础器件库。
13.根据权利要求11所述的装置，其特征在于，
所述物理参数包括用于定义器件的尺寸、面积、与器件的数量对应的乘数因子的物理量；所述功能参数包括电源类型，电压/电流的频率、幅度、上升时间和/或下降时间、上升延迟和/或下降延迟、脉冲宽度。
14.根据权利要求11所述的装置，其特征在于，
所述display函数控制将可修改的配置参数显示在参数编辑页面。
15.根据权利要求11所述的装置，其特征在于，还包括：
所述display函数控制将固定不需要修改的配置参数不显示在参数编辑页面。
16.根据权利要求11所述的装置，其特征在于，
所述器件视图包括用于电路设计/仿真的器件视图symbol view、用于spectre仿真的器件网表视图spectre view、用于hspice仿真的器件网表视图hspice view中一种或多种。
17.根据权利要求12所述的装置，其特征在于，还包括：
在构建的PDK器件基础库中，对所生成的器件视图按照名称、功能、生成日期、字母排序或ID号中的一种或多种进行分类存储，并对所述PDK器件基础库中的器件视图进行定期更新。
18.根据权利要求11所述的装置，其特征在于，还包括：
测试部，其对生成的器件视图进行逐个测试或进行批量测试。
19.根据权利要求18所述的方法，其特征在于，
所述测试包括对所生成的器件视图进行物理设计规则和功能特性的验证。
20.根据权利要求19所述的方法，其特征在于，
所述验证包括对各器件视图的输入参数的数值进行规范性验证、对各器件视图的网表参数的一致性验证、对各器件视图的电路仿真功能特性验证中的至少一种。
21.一种计算机可读存储介质，其存储能够执行以使一个或多个处理器进行操作的指令，所述操作包括权利要求1-10中任一项所述的通过vcell自动生成PDK基础库的器件视图的方法。
CN202210755295.8A 2022-06-30 2022-06-30 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质 Active CN115016780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210755295.8A CN115016780B (zh) 2022-06-30 2022-06-30 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210755295.8A CN115016780B (zh) 2022-06-30 2022-06-30 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质

Publications (2)

Publication Number Publication Date
CN115016780A true CN115016780A (zh) 2022-09-06
CN115016780B CN115016780B (zh) 2024-06-25

Family

ID=83077965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210755295.8A Active CN115016780B (zh) 2022-06-30 2022-06-30 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质

Country Status (1)

Country Link
CN (1) CN115016780B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118643792A (zh) * 2024-08-09 2024-09-13 合肥晶合集成电路股份有限公司 虚电路生成装置及其方法、设备、存储介质、程序产品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013154448A1 (en) * 2012-04-10 2013-10-17 Cadence Design Systems, Inc. Method and system for automatically establishing a hierarchical parameterized cell (pcell) debugging environment
US8726209B1 (en) * 2012-02-14 2014-05-13 C{dot over (a)}dence Design System, Inc. Method and system for automatically establishing a component description format (CDF) debugging environment
CN104376137A (zh) * 2013-08-15 2015-02-25 天津蓝海微科技有限公司 一种构造存储器编译软件的流程方法
CN104750887A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种模板化产生参数化单元的方法
US9355130B1 (en) * 2012-07-26 2016-05-31 Cadence Design Systems, Inc. Method and system for component parameter management
CN113900388A (zh) * 2021-06-29 2022-01-07 北京控制工程研究所 一种航天器姿控物理仿真试验系统精准快建平台及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726209B1 (en) * 2012-02-14 2014-05-13 C{dot over (a)}dence Design System, Inc. Method and system for automatically establishing a component description format (CDF) debugging environment
WO2013154448A1 (en) * 2012-04-10 2013-10-17 Cadence Design Systems, Inc. Method and system for automatically establishing a hierarchical parameterized cell (pcell) debugging environment
US9355130B1 (en) * 2012-07-26 2016-05-31 Cadence Design Systems, Inc. Method and system for component parameter management
CN104376137A (zh) * 2013-08-15 2015-02-25 天津蓝海微科技有限公司 一种构造存储器编译软件的流程方法
CN104750887A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种模板化产生参数化单元的方法
CN113900388A (zh) * 2021-06-29 2022-01-07 北京控制工程研究所 一种航天器姿控物理仿真试验系统精准快建平台及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118643792A (zh) * 2024-08-09 2024-09-13 合肥晶合集成电路股份有限公司 虚电路生成装置及其方法、设备、存储介质、程序产品

Also Published As

Publication number Publication date
CN115016780B (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
Mihram Some practical aspects of the verification and validation of simulation models
US8205188B2 (en) Automatically generating a second graphical program based on a first graphical program
US7043693B2 (en) System and method for programmatically generating a second graphical program based on a first graphical program
US8271936B2 (en) Non-graphical model dependencies in graphical modeling environments
US9009690B1 (en) Code generation
US8146007B2 (en) Converting a first graphical program into an intermediate abstract representation for new graphical program generation
US7827017B2 (en) Method and system for implementing circuit simulators
US7599823B2 (en) Automated approach to resolving artificial algebraic loops
US8504983B1 (en) System and method for generating source code from a graphical model
Sklyarov et al. Teaching reconfigurable systems: methods, tools, tutorials, and projects
CN111026670B (zh) 测试用例的生成方法、测试用例的生成装置及存储介质
WO2006131146A1 (en) Mixed-domain analog/rf simulation
CN115016780B (zh) 一种通过vcell自动生成PDK基础库的器件视图的装置、方法和存储介质
US20020147576A1 (en) System for characterizing simulated circuit logic and behavior
US11409923B1 (en) Systems and methods for generating reduced order models
CN115033436A (zh) 页面测试方法及装置、电子设备、存储介质
CN117172209A (zh) 芯片的验证系统、方法及相关设备
JP2010134775A (ja) 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置
CN115061866B (zh) 模拟数据生成方法、系统和计算机设备
CN117408198B (zh) 一种仿真模型建模方法、装置、设备及存储介质
CN110309038B (zh) 性能测试方法、装置、电子设备及计算机可读存储介质
US11847392B1 (en) Method, product, and system for dynamic design switching for high performance mixed signal simulation
CN115879210A (zh) 数据处理方法、装置、介质和设备
CN115509923A (zh) 单元测试案例生成方法、装置以及计算机存储介质
US10599881B1 (en) Circuit simulation waveform generation and display

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant