CN117172209A - 芯片的验证系统、方法及相关设备 - Google Patents
芯片的验证系统、方法及相关设备 Download PDFInfo
- Publication number
- CN117172209A CN117172209A CN202311455327.3A CN202311455327A CN117172209A CN 117172209 A CN117172209 A CN 117172209A CN 202311455327 A CN202311455327 A CN 202311455327A CN 117172209 A CN117172209 A CN 117172209A
- Authority
- CN
- China
- Prior art keywords
- verification
- chip
- instruction
- file
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 225
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004458 analytical method Methods 0.000 claims abstract description 10
- 238000007405 data analysis Methods 0.000 claims description 3
- 238000012942 design verification Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明适用于芯片设计验证技术领域，尤其涉及一种芯片的验证系统、方法及相关设备，所述验证系统包括：界面模块、验证方案解析模块、验证指令生成模块、验证指令解码模块。本发明提出了一种可以根据用户客制化需求制定和生成验证流程的芯片验证系统、方法，通过将验证流程中固定的内容整理成为系统的固定部分，并将可变化的内容作为验证配置文本，按照预设的编译、生成和解码规则来批量生成验证指令，以得到多个验证用例，这样的方式可以较好地组合和规划多种验证用例组合，并减少人工选择和配置的过程，可以有效地提升验证效率。
Description
技术领域
本发明适用于芯片设计验证技术领域，尤其涉及一种芯片的验证系统、方法及相关设备。
背景技术
芯片硬件和软件的开发集成过程包括系统结构设计、子系统及模块设计、硬件设计及功能验证、后端综合布局布线、驱动、固件及软件开发，其中，硬件设计及功能验证的目标就是在一定的时间内尽可能多地测试硬件设计，发现设计缺陷并报告给开发人员。硬件设计及功能主要的验证方法包括动态仿真（dynamic simulation）、静态检查（formalcheck）、虚拟模型（virtual prototype）、硬件加速（hardware acceleration）、电源功耗（power consumption）、性能评估（performance evaluation）等。其中，动态仿真是一种通过测试序列和激励生成器给入待验证设计适当的激励，并随着仿真进程的推进，判断输出是否符合预期的验证方法；静态检查本身不需要仿真、波形激励，验证人员通过工具的辅助即可以发现设计中存在的问题；虚拟模型即高抽象级的硬件模型，软件模型可依赖虚拟模型在早期开发，并将反馈交给硬件设计，通过虚拟模型，硬件可以更早地获取软件反馈而对设计进行修改；硬件加速分为两种，即FPGA和专用的模拟器，FPGA主要为软件开发提供平台，而模拟器则是为了硬件和软件协同验证和整个系统的测试；电源功耗主要为使用第三方功耗分析工具，结合仿真数据，进行功耗预测并给出分析结果；性能评估用来衡量一个系统在特定工作负载下的响应能力和稳定性，同时性能报告也可以用来分析和优化习用的质量标准。
测试平台是整个验证系统的总称，包括验证结构中的各组件、组件之间的连接关系、测试平台的配置和控制；从更系统的意义来讲，还包括编译仿真的流程、结果分析报告和覆盖率检查等。相关技术的测试系统结构如图1所示，可以看出，相关技术的平台架构中各个组件之间是相互独立的，在验证过程中，组件与设计之间、组件与组件之间需要数据连接，并且验证环境需要时钟和复位信号的驱动，基于该架构，验证计划从创建到执行需分为几个阶段：创建验证计划、选择验证方法、人力资源调配、构建验证平台和环境组件、开发测试用例。然而，由于验证计划的生命周期很长，在实际的环境中，很多因素会不断影响计划的更新，这些因素包括：验证计划会被不断更新，需要更新上百上千的测试用例，需要考虑选择用例中不涉及的验证方法，如果有多个组参与验证，还需要考虑如何协调组之间的处理关系。验证计划更新后，已经搭建完成的架构可能就不再适用，因此相关技术的验证系统和方法存在严重的效率问题。
因此，亟需一种新的芯片验证系统及方法来解决上述问题。
发明内容
本发明提供一种芯片的验证系统、方法及相关设备，旨在解决现有技术在验证计划不断更新的过程中迭代效率低的问题。
第一方面，本发明提供一种芯片的验证系统，所述验证系统包括：
界面模块，用于提供用户界面，并获取用户在所述用户界面输入的关于芯片验证项目的验证配置选项；
验证方案解析模块，用于按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
验证指令生成模块，用于按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
验证指令解码模块，用于对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
更进一步地，所述验证配置选项包括所述芯片验证项目的保存路径、环境变量、预设中间文件、预设验证用例、验证日志中的至少一种。
更进一步地，所述预设编译规则具体为：
将所述验证配置选项转换为验证配置文本，并进行保存；
从所述验证配置文本中根据关键词进行数据解析，并将解析得到的内容转换为所述指令中间文件。
更进一步地，所述验证配置文本为json格式文件。
更进一步地，所述预设生成规则，具体为：
对所述指令中间文件进行解析，以获取所述验证配置选项；
根据所述验证配置选项随机生成包含所述芯片验证项目的多个随机指令；
逐一判断所述随机指令是否为待验证芯片的合法指令，若是，则将所述随机指令根据所述预设语言编译为所述验证指令文件。
更进一步地，所述预设语言为python。
更进一步地，所述验证指令文件为elf格式文件。
第二方面，本发明还提供一种芯片的验证方法，所述验证方法基于如上所述的芯片的验证系统，所述验证方法包括以下步骤：
获取用户在用户界面输入的关于芯片验证项目的验证配置选项；
按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
第三方面，本发明还提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片的验证程序，所述处理器执行所述芯片的验证程序时实现如上述实施例中任意一项所述的芯片的验证方法中的步骤。
第四方面，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有芯片的验证程序，所述芯片的验证程序被处理器执行时实现如上述实施例中任意一项所述的芯片的验证方法中的步骤。
本发明所达到的有益效果，在于提出了一种可以根据用户客制化需求制定和生成验证流程的芯片验证系统、方法，通过将验证流程中固定的内容整理成为系统的固定部分，并将可变化的内容作为验证配置文本，按照预设的编译、生成和解码规则来批量生成验证指令，以得到多个验证用例，这样的方式可以较好地组合和规划多种验证用例组合，并减少人工选择和配置的过程，可以有效地提升验证效率。
附图说明
图1是相关技术的测试系统结构示意图；
图2是本发明实施例提供的芯片的验证系统的结构示意图；
图3是本发明实施例提供的芯片的验证方法的步骤流程框图；
图4是本发明实施例提供的计算机设备的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参照图2，图2是本发明实施例提供的芯片的验证系统的结构示意图，所述验证系统100包括：
界面模块101，用于提供用户界面，并获取用户在所述用户界面输入的关于芯片验证项目的验证配置选项；
验证方案解析模块102，用于按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
验证指令生成模块103，用于按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
验证指令解码模块104，用于对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
更进一步地，所述验证配置选项包括所述芯片验证项目的保存路径、环境变量、预设中间文件、预设验证用例、验证日志中的至少一种。示例性的，所示用户界面可以基于计算机操作系统的浏览器实现，用户界面中的各个区域可以设计为：
保存路径：以文本框的形式选择对应的路径，以保存需要验证的项目的路径；
参数配置：在该区域设置相关环境变量以及配置芯片验证需要的环境工具以及相关的参数，其中，环境变量主要是包括需要执行的脚本路径，以及自定义的环境变量；
预设中间文件：预设中间文件在本发明实施例中是通过解析用户输入的验证配置选项后产生的文件。在可能的实时方式中，用于也可以在用于界面中直接选择已有验证用例的预设中间文件，实际实现时，对于已经生成出来的预设中间文件，可以直接使用，减少解析整个用例的成本；其次，对于用户直接自定义的中间文件，也可以通过用户界面选择的方式加入到验证用例中；
验证用例选择：可以选择多个已有的、或已经设计好的验证用例到当前需要的用例中；
日志显示：用于显示芯片验证过程中的各个流程的进度详情。
更进一步地，所述预设编译规则具体为：
将所述验证配置选项转换为验证配置文本，并进行保存；
从所述验证配置文本中根据关键词进行数据解析，并将解析得到的内容转换为所述指令中间文件。
具体的，所述验证配置文本为json格式文件，是所述用户界面根据用户输入内容生成转换得到的，将其保存后，可以作为单独的文件进行使用，例如在用户界面中进行选择，或替换到其他验证用例中。示例性的，基于json格式实现的所述验证配置文本可以包含以下内容：
CaseIndex：验证用例的唯一标志；
TestPoint：用于描述验证用例的主要验证点；
AimTo：描述验证点的验证目标；
Description：用于描述验证目标的文本；
Talon：预设中间文件的文件名；
constraint：验证用例的约束条件；
dependency：验证用例的依赖关系；
Chips：验证的芯片类型；
Parameters：验证用例的其他可编辑参数。
更进一步地，所述预设生成规则，具体为：
对所述指令中间文件进行解析，以获取所述验证配置选项；此时，解析的内容如上述json文件中的约束条件和依赖关系等；
根据所述验证配置选项随机生成包含所述芯片验证项目的多个随机指令；这些随机指令是芯片可读取的汇编指令；
逐一判断所述随机指令是否为待验证芯片的合法指令，若是，则将所述随机指令根据所述预设语言编译为所述验证指令文件；若否，则跳过当前的所述随机指令，不对其进行处理。
更进一步地，所述预设语言为python。
更进一步地，所述验证指令文件为elf格式文件。
示例性的，所述验证指令解码模块104对所述验证指令文件进行解码，得到用于芯片验证的可执行指令的过程，是将作为汇编指令的文件转换为芯片对应格式的合法治理的过程，例如，当需要验证的芯片为RISC-V架构的芯片时，解码的内容可以包括以下内容：
mnemonic：指令名称；
form：指令的类型，用于标记了某个字段所影响的指令名称；
ignore：标记指令类型的字段中不需要解析的字段；
stencil：将一条指令的所有字段（如寄存器名，立即数等）置0后得到的字段模板。在elf格式的文件中，通过上述解码内容来识别对应的字段，来得到对应的输入芯片的可执行指令。
进一步的，本发明实施例以浏览器实现界面模块101的情况下，验证方案解析模块102、验证指令生成模块103、验证指令解码模块104可以基于浏览器的后端实现，在验证指令解码模块104将所述可执行指令输入所述芯片进行验证的过程中，浏览器后端可以连接到芯片验证所使用到的仿真平台，并以自动化的形式输入所述可执行指令，并监听仿真平台返回的验证结果，从而实现芯片的自动化验证。在这个过程中，除了所述验证指令文件是根据规则随机生成的以外，所述验证配置文本是可以随时根据需要来进行选择的，这就意味着本发明实施例实现的所述芯片的验证平台可以根据芯片验证目标的更新来生成或选择配置文件来更有效率地获取验证用例，并进行自动的验证流程，从而提高了验证工作的效率。
本发明所达到的有益效果，在于提出了一种可以根据用户客制化需求制定和生成验证流程的芯片验证系统、方法，通过将验证流程中固定的内容整理成为系统的固定部分，并将可变化的内容作为验证配置文本，按照预设的编译、生成和解码规则来批量生成验证指令，以得到多个验证用例，这样的方式可以较好地组合和规划多种验证用例组合，并减少人工选择和配置的过程，可以有效地提升验证效率。
请参照图3，图3是本发明实施例提供的基于如上所述的芯片的验证系统实现的芯片的验证方法的步骤流程框图，所述验证方法包括以下步骤：
S1、获取用户在用户界面输入的关于芯片验证项目的验证配置选项；
S2、按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
S3、按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
S4、对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
所述验证方法能够基于如上述实施例中的芯片的验证系统实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
本发明实施例还提供一种计算机设备，请参照图4，图4是本发明实施例提供的计算机设备的结构示意图，所述计算机设备300包括：存储器302、处理器301及存储在所述存储器302上并可在所述处理器301上运行的芯片的验证程序。
所述处理器301调用所述存储器302存储的芯片的验证程序，执行本发明实施例提供的芯片的验证方法中的步骤，请结合图4，具体包括以下步骤：
S1、获取用户在用户界面输入的关于芯片验证项目的验证配置选项；
S2、按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
S3、按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
S4、对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，将所述可执行指令输入所述芯片进行验证，并输出验证结果。
本发明实施例提供的计算机设备300能够实现如上述实施例中的芯片的验证方法中的步骤，且能实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有芯片的验证程序，该芯片的验证程序被处理器执行时实现本发明实施例提供的芯片的验证方法中的各个过程及步骤，且能实现相同的技术效果，为避免重复，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过芯片的验证程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存取存储器（RandomAccess Memory，简称RAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。
Claims (10)
1.一种芯片的验证系统，其特征在于，所述验证系统包括：
界面模块，用于提供用户界面，并获取用户在所述用户界面输入的关于芯片验证项目的验证配置选项；
验证方案解析模块，用于按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
验证指令生成模块，用于按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
验证指令解码模块，用于对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
2.如权利要求1所述的芯片的验证系统，其特征在于，所述验证配置选项包括所述芯片验证项目的保存路径、环境变量、预设中间文件、预设验证用例、验证日志中的至少一种。
3.如权利要求1所述的芯片的验证系统，其特征在于，所述预设编译规则具体为：
将所述验证配置选项转换为验证配置文本，并进行保存；
从所述验证配置文本中根据关键词进行数据解析，并将解析得到的内容转换为所述指令中间文件。
4.如权利要求3所述的芯片的验证系统，其特征在于，所述验证配置文本为json格式文件。
5.如权利要求1所述的芯片的验证系统，其特征在于，所述预设生成规则，具体为：
对所述指令中间文件进行解析，以获取所述验证配置选项；
根据所述验证配置选项随机生成包含所述芯片验证项目的多个随机指令；
逐一判断所述随机指令是否为待验证芯片的合法指令，若是，则将所述随机指令根据所述预设语言编译为所述验证指令文件。
6.如权利要求1所述的芯片的验证系统，其特征在于，所述预设语言为python。
7.如权利要求1所述的芯片的验证系统，其特征在于，所述验证指令文件为elf格式文件。
8.一种芯片的验证方法，其特征在于，所述验证方法基于权利要求1-7任一项所述的芯片的验证系统，所述验证方法包括以下步骤：
获取用户在用户界面输入的关于芯片验证项目的验证配置选项；
按照预设编译规则将所述验证配置选项进行解析，并转换为指令中间文件；
按照预设生成规则，根据预设语言对所述指令中间文件进行编译，以生成得到验证指令文件；
对所述验证指令文件进行解码，得到用于芯片验证的可执行指令，并将所述可执行指令输入所述芯片进行验证，输出验证结果。
9.一种计算机设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片的验证程序，所述处理器执行所述芯片的验证程序时实现如权利要求8所述的芯片的验证方法中的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有芯片的验证程序，所述芯片的验证程序被处理器执行时实现如权利要求8所述的芯片的验证方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311455327.3A CN117172209B (zh) | 2023-11-03 | 2023-11-03 | 芯片的验证系统、方法及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311455327.3A CN117172209B (zh) | 2023-11-03 | 2023-11-03 | 芯片的验证系统、方法及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117172209A true CN117172209A (zh) | 2023-12-05 |
| CN117172209B CN117172209B (zh) | 2024-02-27 |
Family
ID=88930350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311455327.3A Active CN117172209B (zh) | 2023-11-03 | 2023-11-03 | 芯片的验证系统、方法及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117172209B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117743194A (zh) * | 2024-02-19 | 2024-03-22 | 睿思芯科(深圳)技术有限公司 | 芯片验证用例的自动化生成方法、系统及相关设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140245271A1 (en) * | 2013-02-28 | 2014-08-28 | Microsoft Corporation | Compiler Based Obfuscation |
| CN107291522A (zh) * | 2016-04-11 | 2017-10-24 | 中国科学院信息工程研究所 | 一种面向自定义规则文件的编译优化方法及系统 |
| CN110134580A (zh) * | 2019-04-01 | 2019-08-16 | 深圳云天励飞技术有限公司 | 处理器验证方法及相关产品 |
| CN114035846A (zh) * | 2021-11-16 | 2022-02-11 | 新华三技术有限公司 | 一种指令验证方法及指令验证装置 |
| CN114936144A (zh) * | 2022-03-31 | 2022-08-23 | 上海阵量智能科技有限公司 | 芯片验证方法及装置 |
| CN116090376A (zh) * | 2023-04-10 | 2023-05-09 | 芯来智融半导体科技(上海)有限公司 | 芯片集成验证组件开发方法、装置及计算机设备 |
| CN116521272A (zh) * | 2023-06-30 | 2023-08-01 | 睿思芯科(深圳)技术有限公司 | 自定义芯片的在线集成开发配置系统 |
-
2023
- 2023-11-03 CN CN202311455327.3A patent/CN117172209B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140245271A1 (en) * | 2013-02-28 | 2014-08-28 | Microsoft Corporation | Compiler Based Obfuscation |
| CN107291522A (zh) * | 2016-04-11 | 2017-10-24 | 中国科学院信息工程研究所 | 一种面向自定义规则文件的编译优化方法及系统 |
| CN110134580A (zh) * | 2019-04-01 | 2019-08-16 | 深圳云天励飞技术有限公司 | 处理器验证方法及相关产品 |
| CN114035846A (zh) * | 2021-11-16 | 2022-02-11 | 新华三技术有限公司 | 一种指令验证方法及指令验证装置 |
| CN114936144A (zh) * | 2022-03-31 | 2022-08-23 | 上海阵量智能科技有限公司 | 芯片验证方法及装置 |
| CN116090376A (zh) * | 2023-04-10 | 2023-05-09 | 芯来智融半导体科技(上海)有限公司 | 芯片集成验证组件开发方法、装置及计算机设备 |
| CN116521272A (zh) * | 2023-06-30 | 2023-08-01 | 睿思芯科(深圳)技术有限公司 | 自定义芯片的在线集成开发配置系统 |
Non-Patent Citations (3)
| Title |
|---|
| 宋宏江;高何;卢成志;何晓宇;白少华;: "一种基于Lua脚本的航天器遥控快速测试验证技术", 航天器工程, no. 03 * |
| 杜旭, 夏晓菲, 赵宇: "总线功能模型在集成电路功能验证中的设计和应用", 微电子学与计算机, no. 05 * |
| 牛俊峰;罗奥;刘雷波;魏少军;: "嵌入式可重构系统芯片的硬件验证平台设计", 电视技术, no. 02 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117743194A (zh) * | 2024-02-19 | 2024-03-22 | 睿思芯科(深圳)技术有限公司 | 芯片验证用例的自动化生成方法、系统及相关设备 |
| CN117743194B (zh) * | 2024-02-19 | 2024-05-07 | 睿思芯科(深圳)技术有限公司 | 芯片验证用例的自动化生成方法、系统及相关设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117172209B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fantechi et al. | Applications of linguistic techniques for use case analysis | |
| CN117172209B (zh) | 芯片的验证系统、方法及相关设备 | |
| Stürmer et al. | Systematic testing of model-based code generators | |
| US20090019427A1 (en) | Method and Apparatus for Providing Requirement Driven Static Analysis of Test Coverage for Web-Based, Distributed Processes | |
| US7895575B2 (en) | Apparatus and method for generating test driver | |
| CN111026670B (zh) | 测试用例的生成方法、测试用例的生成装置及存储介质 | |
| CN111158656B (zh) | 基于因果树法的测试代码生成方法及装置 | |
| Immonen et al. | Trustworthiness evaluation and testing of open source components | |
| US7272753B2 (en) | Methods and apparatus for translating application tests for execution with simulation software tools | |
| CN111143228B (zh) | 基于决策表法的测试代码生成方法及装置 | |
| Villalobos-Arias et al. | Evaluation of a model‐based testing platform for Java applications | |
| CN117331836A (zh) | 一种基于代码语法树分析的评测方法 | |
| Bünder et al. | A model-driven approach for behavior-driven GUI testing | |
| Moketar et al. | TestMEReq: generating abstract tests for requirements validation | |
| Tariq et al. | Code readability management of high-level programming languages: a comparative study | |
| Voneva et al. | Optimizing parametric dependencies for incremental performance model extraction | |
| Fahnbulleh et al. | Examining the Usage of Flutter to Design a Yacht in 3D | |
| CN114647568A (zh) | 自动化测试方法、装置、电子设备及可读存储介质 | |
| Mekterović et al. | Programmable Questions in Edgar | |
| Steingartner et al. | The visualization of a graph semantics of imperative languages | |
| Bussenot et al. | A domain specific test language for systems integration | |
| Lipka et al. | Automated generator for complex and realistic test data-a case study. | |
| Chen et al. | Building very small test suites (with SNAP) | |
| Amalfitano et al. | Comparing model coverage and code coverage in model driven testing: an exploratory study | |
| Gajdoš et al. | The visualization of a graph semantics of imperative languages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |