CN115000664B - 共模抑制的介质集成悬置平行带线差分耦合器及电路板 - Google Patents

共模抑制的介质集成悬置平行带线差分耦合器及电路板 Download PDF

Info

Publication number
CN115000664B
CN115000664B CN202210486065.6A CN202210486065A CN115000664B CN 115000664 B CN115000664 B CN 115000664B CN 202210486065 A CN202210486065 A CN 202210486065A CN 115000664 B CN115000664 B CN 115000664B
Authority
CN
China
Prior art keywords
port
differential
coupler
dielectric
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210486065.6A
Other languages
English (en)
Other versions
CN115000664A (zh
Inventor
王勇强
刘佳
马凯学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202210486065.6A priority Critical patent/CN115000664B/zh
Publication of CN115000664A publication Critical patent/CN115000664A/zh
Application granted granted Critical
Publication of CN115000664B publication Critical patent/CN115000664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Waveguides (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本发明公开了一种共模抑制的介质集成悬置平行带线差分耦合器及电路板，其中，差分耦合器中端口处的主传输线上都连接有一段短截线，同时有金属化通孔1连接G5和G6层。该短截线在差模状态时等效于短截线短路，在共模状态时等效为短截线开路。由于介质集成悬置平行带线在差模和共模工作时，在同一频率处所对应的差模导波波长和共模导波波长不同。通过适当调节金属化通孔的位置，能够使得该短截线的差模等效电长度与共模等效电长度相等。因此，可以通过调节短截线的长度θc1实现特定频带的共模抑制，差模的工作响应频率则通过调整θd1来实现调节。

Description

共模抑制的介质集成悬置平行带线差分耦合器及电路板
技术领域
本发明涉及微波传输技术领域，具体涉及一种共模抑制的介质集成悬置平行带线差分耦合器及电路板。
背景技术
差分/平衡电路相比于单端/不平衡电路来说，具有更好的抑制环境噪声、减少串扰和抗电磁干扰的能力，因此受到人们越来越多的关注。分支线耦合器作为射频通信系统中的一种重要器件，在有源电路、天线馈电网络等射频前端系统中具有重要的应用。具有差分功能的差分耦合器在全差分射频前端系统中具有重要的应用。
差分传输线通常本身具有两个导带，两者之间振幅相等而相位相反，且与频率无关，这些特性非常有利于直接应用于差分/平衡电路的设计。双面平行带线(Double SidedParallel Strip Line，DSPSL)是一种常用的平衡传输线，它的传统结构包括一层介质基板以及位于两侧的两条信号导带。尽管DSPSL自身具有一定的共模噪声抑制特性，但由于结构的限制，其共模抑制效果通常不好。另一方面，传统的DSPSL裸露在空气中，其电路具有一定的辐射损耗，因此DSPSL电路仍面临损耗和封装的问题。
因此，研制出具有高共模抑制的基于DSPSL的差分耦合器，同时解决传统DSPSL封装和损耗问题，具有重要的研究意义。
发明内容
基于上述需求，本发明的目的在于提出一种共模抑制的介质集成悬置平行带线差分耦合器及电路板，从而一方面解决传统的DSPSL共模抑制差的问题，另一方面解决DSPSL的封装和损耗问题。
为实现上述目的，本发明实施例提供了一种共模抑制的介质集成悬置平行带线差分耦合器及电路板，具体技术方案如下：
第一方面
一种共模抑制的介质集成悬置平行带线差分耦合器，所述差分耦合器分布在电路板的两相邻的金属层5、金属层6上，两金属层之间设置有介质层，所述差分耦合器中间部分为分支线耦合器，包括四条分支，在四个端口外部，分别加载四分之一波长短截线，构成了T型结，同时将G5、G6层对应的短截线用金属化通孔1连接；
端口1和端口1’为一个差分对，记作差分端口A；端口2和端口2’为一个差分对，记作差分端口B；端口3和端口3’为一个差分对，记作差分端口C；端口4和端口4’为一个差分对，记作差分端口D；
在差模工作下，端口1和端口1’等幅反相，端口2和端口2’等幅反相，端口3和端口3’等幅反相，端口4和端口4’等幅反相；由于上下电路为对称结构，中间对称平面处为理想电壁，四分之一波长短截线为短路状态，此时不影响主传输线工作，当差分端口A输入能量时，差分端口B和差分端口C输出等幅信号，相位相差90度，差分端口D为隔离端口，此时，该差分耦合器在差模状态下是正常工作的；
在共模工作下，端口1和端口1’等幅同相，端口2和端口2’等幅同相，端口3和端口3’等幅同相，端口4和端口4’等幅同相，由于上下电路为对称结构，中间对称平面处为理想磁壁，金属化通孔1不再起作用，所以四分之一波长短截线为开路状态，此时在主传输线的连接节点处等效为短路；当差分端口A输入能量时，差分端口B、差分端口C、差分端口D均没有能量输出，能量全部由差分端口A反射，实现了共模抑制效果；
分支线耦合器四个分支线的长度均为中心频率处的四分之一波长。
其中，所述分支线耦合器四个分支线的阻抗比Z1/Z2＝0.707，分支线耦合器的每个端口分别与介质集成悬置平行带线主传输线连接。
第二方面
相应地，还提供了一种电路板，所述电路板为多层印刷电路板，包括5层介质基板和10层金属层，5层介质基板从上至下分别命名为介质基板1、介质基板2、介质基板3、介质基板4、介质基板5，10层金属层分别命名为金属层1-金属层10，所述介质基板2和介质基板4挖空形成两个空气腔体，将传统双面平行带线的两层金属导体分别内置于金属层5和金属层6上，同时，介质基板3进行局部挖除介质用于减小金属损耗，传统双面平行带线内嵌于多层结构内，通过顶部金属层如金属层1和金属层2以及底部金属层如金属层9和金属层10，以及贯穿于多层的金属化通孔2，构成一个近乎理想的电磁屏蔽环境，所述电路板还包括如上述的一种共模抑制的介质集成悬置平行带线差分耦合器。
其中，所述介质基板3相对介电常数2.2，厚度0.254mm，其余四层介质基板相对介电常数4.4，厚度0.6mm。
与现有技术相比，本发明的有益效果为，通过在介质集成悬置平行带线主传输线上加载四分之一波长短截线，在保障差分模式工作的同时，对共模噪声具有较好的抑制效果。另外，提供的电路板中，通过将双面平行带线(DSPSL)嵌入多层印制板结构中，形成了介质集成悬置平行带线(SISPSL)，实现了平行带线的自封装并减小内部电路的辐射损耗。
附图说明
图1为本申请实施例中共模抑制的介质集成悬置平行带线差分耦合器的结构第一示意图；
图2为本申请实施例中共模抑制的介质集成悬置平行带线差分耦合器的结构第二示意图；
图3为本申请实施例中提供的电路板结构示意图；
图4是本申请实施例中差分耦合器在差模信号传输时的散射参数仿真结果图；
图5是本申请实施例中差分耦合器在差模信号传输时的相位差仿真结果图；
图6是本申请实施例中差分耦合器的共模抑制结果图。
图7是本申请实施例中差分耦合器的交叉模抑制结果图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1、图2所示，为本申请共模抑制的介质集成悬置平行带线差分耦合器的结构；本实施例中，G5和G6代表双面印制电路板的两层金属层，此处中间层介质没有画出。该差分耦合器主要分布在G5层和G6层，基本为对称结构。中间部分为分支线耦合器，主要包括四条分支。在四个端口外部，加载了四分之一波长短截线，构成了T型结，同时将上下短截线用金属化通孔1连接。
端口1和端口1’为一个差分对，记作差分端口A；端口2和端口2’为一个差分对，记作差分端口B；端口3和端口3’为一个差分对，记作差分端口C；端口4和端口4’为一个差分对，记作差分端口D。
在差模工作下，端口1和端口1’等幅反相，端口2和端口2’等幅反相，端口3和端口3’等幅反相，端口4和端口4’等幅反相。由于上下电路为对称结构，中间对称平面处为理想电壁，四分之一波长短截线为短路状态，此时不影响主传输线工作。因此，当差分端口A输入能量时，差分端口B和差分端口C输出等幅信号，相位相差90度，差分端口D为隔离端口。此时，该差分耦合器在差模状态下是正常工作的。
在共模工作下，端口1和端口1’等幅同相，端口2和端口2’等幅同相，端口3和端口3’等幅同相，端口4和端口4’等幅同相。由于上下电路为对称结构，中间对称平面处为理想磁壁，金属化通孔1不再起作用，所以四分之一波长短截线为开路状态，此时在主传输线的连接节点处等效为短路。因此，当差分端口A输入能量时，差分端口B、差分端口C、差分端口D均没有能量输出，能量全部由差分端口A反射，这就实现了共模抑制效果。
在介质基板选择上，介质基板3为相对介电常数2.2，厚度0.254mm，其余四层介质基板为相对介电常数4.4，厚度0.6mm。分支线耦合器依据传统的分支线耦合器设计原则来进行设计，即四个分支线的长度均为中心频率处的四分之一波长，阻抗比Z1/Z2＝0.707，分支线耦合器的每个端口分别与介质集成悬置平行带线主传输线连接。
如图1、图2所示，端口处的主传输线上都连接有一段短截线，短截线的总长度为θc1，同时在距离短截线电长度为θd1的地方有金属化通孔1连接G5和G6层。该短截线在差模状态时等效于短截线短路，在共模状态时等效为短截线开路。由于介质集成悬置平行带线(SISPSL)在差模和共模工作时，在同一频率处所对应的差模导波波长和共模导波波长不同。通过适当调节金属化通孔的位置，能够使得该短截线的差模等效电长度与共模等效电长度相等。因此，可以通过调节短截线的长度θc1实现特定频带的共模抑制，差模的工作响应频率则通过调整θd1来实现调节。经过分析得到，θc1所对应的物理长度应该为共模工作时的四分之一导波波长，θd1所对应的物理长度应为差模工作时的四分之一导波波长。
如图3所示，本实施例还提供了一种电路板，所述电路板为多层印刷电路板，包括5层介质基板和10层金属层，5层介质基板从上至下分别命名为介质基板1、介质基板2、介质基板3、介质基板4、介质基板5，10层金属层分别命名为金属层1-金属层10，所述介质基板2和介质基板4挖空形成两个空气腔体，将传统双面平行带线的两层金属导体分别内置于金属层5和金属层6上，同时，介质基板3进行局部挖除介质用于减小金属损耗，传统双面平行带线内嵌于多层结构内，通过顶部金属层如金属层1和金属层2以及底部金属层如金属层9和金属层10，以及贯穿于多层的金属化通孔2，构成一个近乎理想的电磁屏蔽环境；所述电路板还包括如上述的一种共模抑制的介质集成悬置平行带线差分耦合器
其中，所述介质基板3相对介电常数2.2，厚度0.254mm，其余四层介质基板相对介电常数4.4，厚度0.6mm。
本发明提出的电路板，其创新之一为基于多层印制电路板的具有自封装效果的平行带线结构，即介质集成悬置平行带线(substrate integrated suspended parallelstrip line，SISPSL)结构。将传统双面平行带线内嵌于多层结构内，通过顶部金属层如金属层1和金属层2，以及底部金属层如金属层9和金属层10，以及贯穿于多层的金属化通孔2，将构成一个近乎理想的电磁屏蔽环境，从而最大限度地减少内部平行带线的辐射损耗，实现双面平行带线电路的自封装。
如图4所示，对于所实现的差分耦合器，其在差模信号传输时的回波损耗(|Sdd11|)在16.5％的相对频率带宽内优于15dB，隔离度优于15dB。如图5所示，在差模工作时，直通端口和耦合端口的相位差在工作频带内为90度。当共模信号从端口A(端口1和端口1’)输入时，如图6所示，共模信号在4.6GHz到5.46GHz的频率范围内得到很好的抑制，Scc21、Scc31、Scc41的幅值均能达到-20dB以下。因此，该实施例在4.6GHz到5.46GHz(16.45％)的频率带宽范围内，既能实现较好的差模工作，同时对共模有良好的抑制。如图7所示，设计的差分耦合器具有良好的交叉模抑制，其交叉模抑制在工作频带内优于38dB。此外，基于多层介质板，能够实现双面平行带线的多层自封装。
需要说明的是，本申请中未详述的技术方案，采用公知技术。
以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种共模抑制的介质集成悬置平行带线差分耦合器，其特征在于，所述差分耦合器分布在电路板的两相邻的金属层5、金属层6上，两金属层之间设置有介质层，所述差分耦合器中间部分为分支线耦合器，包括四条分支，在四个端口外部，分别加载四分之一波长短截线，构成了T型结，同时将G5、G6层对应的短截线用金属化通孔1连接；
端口1和端口1’为一个差分对，记作差分端口A；端口2和端口2’为一个差分对，记作差分端口B；端口3和端口3’为一个差分对，记作差分端口C；端口4和端口4’为一个差分对，记作差分端口D；
在差模工作下，端口1和端口1’等幅反相，端口2和端口2’等幅反相，端口3和端口3’等幅反相，端口4和端口4’等幅反相；由于上下电路为对称结构，中间对称平面处为理想电壁，四分之一波长短截线为短路状态，此时不影响主传输线工作，当差分端口A输入能量时，差分端口B和差分端口C输出等幅信号，相位相差90度，差分端口D为隔离端口，此时，该差分耦合器在差模状态下是正常工作的；
在共模工作下，端口1和端口1’等幅同相，端口2和端口2’等幅同相，端口3和端口3’等幅同相，端口4和端口4’等幅同相，由于上下电路为对称结构，中间对称平面处为理想磁壁，金属化通孔1不再起作用，所以四分之一波长短截线为开路状态，此时在主传输线的连接节点处等效为短路；当差分端口A输入能量时，差分端口B、差分端口C、差分端口D均没有能量输出，能量全部由差分端口A反射，实现了共模抑制效果；
所述分支线耦合器四个分支线的长度均为中心频率处的四分之一波长。
2.根据权利要求1所述的共模抑制的介质集成悬置平行带线差分耦合器，其特征在于，所述分支线耦合器四个分支线的阻抗比Z1/Z2=0.707，分支线耦合器的每个端口分别与介质集成悬置平行带线主传输线连接。
3.一种电路板，其特征在于，所述电路板为多层印刷电路板，包括5层介质基板和10层金属层，5层介质基板从上至下分别命名为介质基板1、介质基板2、介质基板3、介质基板4、介质基板5，10层金属层分别命名为金属层1-金属层10，所述介质基板2和介质基板4挖空形成两个空气腔体，将传统双面平行带线的两层金属导体分别内置于金属层5和金属层6上，同时，介质基板3进行局部挖除介质用于减小金属损耗，传统双面平行带线内嵌于多层结构内，通过顶部金属层如金属层1和金属层2以及底部金属层如金属层9和金属层10，以及贯穿于多层的金属化通孔2，构成一个近乎理想的电磁屏蔽环境；所述电路板还包括如权利要求1-2中任一项所述的一种共模抑制的介质集成悬置平行带线差分耦合器。
4.根据权利要求3所述的一种电路板，其特征在于，所述介质基板3相对介电常数2.2，厚度0.254mm，其余四层介质基板相对介电常数4.4，厚度0.6mm。
CN202210486065.6A 2022-05-06 2022-05-06 共模抑制的介质集成悬置平行带线差分耦合器及电路板 Active CN115000664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210486065.6A CN115000664B (zh) 2022-05-06 2022-05-06 共模抑制的介质集成悬置平行带线差分耦合器及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210486065.6A CN115000664B (zh) 2022-05-06 2022-05-06 共模抑制的介质集成悬置平行带线差分耦合器及电路板

Publications (2)

Publication Number Publication Date
CN115000664A CN115000664A (zh) 2022-09-02
CN115000664B true CN115000664B (zh) 2023-06-16

Family

ID=83024488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210486065.6A Active CN115000664B (zh) 2022-05-06 2022-05-06 共模抑制的介质集成悬置平行带线差分耦合器及电路板

Country Status (1)

Country Link
CN (1) CN115000664B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366434A (zh) * 2020-10-20 2021-02-12 南京航空航天大学 基于双层半模梳状型基片集成波导的高共模抑制传输线

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888560B2 (en) * 2015-03-27 2018-02-06 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Differential transmission line having quarter wavelength differential coupler to reduce common mode noise

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366434A (zh) * 2020-10-20 2021-02-12 南京航空航天大学 基于双层半模梳状型基片集成波导的高共模抑制传输线

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马援 ; .一种基于介质集成悬置线的六端口网络.《中国会议》.2019,全文. *

Also Published As

Publication number Publication date
CN115000664A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN110212274B (zh) 基于双层基片集成波导的平衡双模带通滤波器
AU727581B2 (en) A high frequency balun provided in a multilayer substrate
CN110444840B (zh) 基于枝节负载谐振器的双频差分带通滤波器
CN110739512B (zh) 一种高共模抑制的平衡滤波交叉结
CN110611145B (zh) 一种hmsiw平衡定向耦合器
CN110190371B (zh) 一种波导功分器
US4862120A (en) Wideband stripline to microstrip transition
CN112838840B (zh) 一种具有宽带深隔离度的宽带等功率分配/合成电路拓扑
Zhao et al. Two-Layer-Magic-T-Based Bandpass, Quasi-Bandstop, and Dual-Passband Balanced Filters With Differential-/Common-Mode Reflectionless Behavior
Wei et al. A balanced filtering directional coupler based on slotline using asymmetric parallel loaded branches
CN107689475B (zh) 一种微同轴超宽带耦合器
CN115000664B (zh) 共模抑制的介质集成悬置平行带线差分耦合器及电路板
WO2021082293A1 (zh) 小型化慢波半模基片集成波导e面耦合器
CN109585994B (zh) 小型化双层半模基片集成波导六端口器件
CN107732396B (zh) 一种基于基片集成波导的功分器
WO2023137685A1 (zh) 巴伦结构及电子设备
Lopez-Berrocal et al. High performance 1.8-18ghz 10-db low temperature co-fired ceramic directional coupler
CN112864559B (zh) 一种基于siw的多层介质板过渡转换结构
US20230034066A1 (en) BROADBAND AND LOW COST PRINTED CIRCUIT BOARD BASED 180º HYBRID COUPLERS ON A SINGLE LAYER BOARD
CN114597622A (zh) 双通带平衡滤波耦合器
Chang et al. Slow-wave broadside-coupled microstrip lines and its application to the rat-race coupler
US11462812B2 (en) Hybrid coupler
KR20090109029A (ko) 초소형 λ/4 전송선로를 이용한 발룬 필터
EP3451443A1 (en) A hybrid coupler
Dai et al. A microminiature 3dB multilayer double-octave hybrid coupler using LTCC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant