CN114978220A - 通信芯片 - Google Patents

通信芯片 Download PDF

Info

Publication number
CN114978220A
CN114978220A CN202110187669.6A CN202110187669A CN114978220A CN 114978220 A CN114978220 A CN 114978220A CN 202110187669 A CN202110187669 A CN 202110187669A CN 114978220 A CN114978220 A CN 114978220A
Authority
CN
China
Prior art keywords
signal
circuit
calibration
gain
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110187669.6A
Other languages
English (en)
Other versions
CN114978220B (zh
Inventor
陈仲君
张家润
陈家源
吴依静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202110187669.6A priority Critical patent/CN114978220B/zh
Publication of CN114978220A publication Critical patent/CN114978220A/zh
Application granted granted Critical
Publication of CN114978220B publication Critical patent/CN114978220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Abstract

一种通信芯片包含一输入端口、一增益电路、一校正电路、一后处理电路及一切换电路。增益电路包含一输入端及根据参考时钟运作的一正交电路。增益电路根据一偏压而增益来自输入端的信号，并输出一已增益信号。校正电路包含一锁相回路电路及一回传端。锁相回路电路根据参考时钟同步出一校正信号。后处理电路包含一接收端。后处理电路依据一校正表及来自接收端的信号，获得一输入信号强度。切换电路于测试模式下，将校正信号耦接至输入端，并将已增益信号耦接至回传端，以及于操作模式下，将输入端口耦接至输入端，并将已增益信号耦接至接收端。

Description

通信芯片
技术领域
本发明是有关于一种芯片校正技术，尤其是一种通信芯片的增益校正。
背景技术
二个通信装置进行信号传输时，其信号强度皆会对传输的质量具有大幅的影响。尤其是在无线通信中更是如此。举例而言，Wifi 802.11ax中的正交频分多址(OrthogonalFrequency Division Multiple Access，OFDMA)为了使多个电子装置能同时共享信道且不干扰彼此之间的信号，要求通信装置精准地控制所传输的无线信号功率，例如在Wifi802.11ax的规范中，信号的接收信号强度指针(Received Signal Strength Indication，RSSI)的误差需小于3dBm(分贝毫瓦)，以提高无线网络传输的范围与传输量。
为了符合前述RSSI规范，通信装置的发送端需得知与其对应的接收端所收到信号的强度，发送端方能据以调整其信号发射的强度。由于无线信号的强度往往很弱，通信装置的接收端均需将所收到信号放大一设计增益值后，才量测被放大信号的强度。接收端再依该被放大信号的强度及该设计增益值推估其所收到信号的强度。然而，由于制程变异性，接收端的电子组件或芯片的实际增益值不会与设计增益值相同，因此，为确保接收端所推估的接收信号强度接近实际强度，接收端会校正其增益值。
发明内容
鉴于上述，本发明提供一种通信芯片及其增益校正方法。在一些实施例中，通信芯片具有的校正电路及增益电路之间的时钟具有关联性，因此，校正电路在对增益电路进行校正时，不受到外部信号干扰，校正结果更为精准，而降低增益误差的范围，以使通信芯片推估其所接收的信号强度值是接近于实际强度。
依据一些实施例，通信芯片，具有一测试模式及一操作模式，并包含一输入端口、一时钟产生电路、一增益电路、一校正电路、一后处理电路以及一切换电路。时钟产生电路用于产生一参考时钟。增益电路包含一输入端及一正交电路。增益电路用于根据一偏压来增益来自输入端的一待增益信号，并输出一已增益信号。正交电路系根据参考时钟运作，以产生供增益待增益信号的信号。校正电路包含一锁相回路电路及一回传端。锁相回路电路用于根据参考时钟同步出一校正信号。后处理电路包含一接收端。后处理电路用于依据一校正表及来自接收端的信号，获得一输入信号强度。切换电路于测试模式下，将校正信号耦接至输入端，并将已增益信号耦接至回传端。切换电路于操作模式下，将输入端口耦接至输入端，并将已增益信号耦接至接收端。
依据一些实施例，通信芯片，具有一测试模式及一操作模式，并包含一输入端口、一时钟产生电路、一增益电路、一校正电路、一后处理电路以及一切换电路。输入端口用于接收一输入信号。时钟产生电路用于产生一参考时钟。增益电路包含一第一输入端、一第二输入端及一正交电路。增益电路根据一校正电压来增益来自第一输入端的一校正信号，以输出一已增益信号，在操作模式下，增益电路根据一目标电压来增益来自第二输入端的输入信号，以输出已增益信号。正交电路系根据参考时钟运作，以产生供增益校正信号及输入信号的信号。校正电路包含一锁相回路电路及一回传端。锁相回路电路用于根据参考时钟同步出校正信号。后处理电路包含一接收端。后处理电路用于依据一校正表及来自接收端的信号，获得输入信号的一输入信号强度。切换电路于测试模式下，将校正信号耦接至第一输入端并将已增益信号耦接至回传端，并于操作模式下，将该输入信号耦接至该第二输入端并将该已增益信号耦接至该接收端。
综上所述，依据本发明的一些实施例，通信芯片的校正电路与增益电路之间具有时钟关联性，藉此降低进行校正时信号被干扰的机会(例如，避免校正电路的连接线路过长造成的信号损耗、匹配损耗、频率位移等情形)，并减少增益校正的时程及增益校正时发生的误差。在一些实施例中，芯片的校正电路可以启动与关闭，因此，使用者可在需要校正增益时，启动校正电路，而在不需校正增益时，关闭校正电路，以节省通信芯片的能源，并使通信芯片在一般的工作状态下，其正常运作的信号路径及功能不会受到校正电路的干扰。
附图说明
图1为本发明的一些实施例的通信芯片的框图。
图2为本发明的一些实施例的两个通信芯片的框图。
图3为本发明的一些实施例的在测试模式下，切换电路处于第一状态时，校正控制器的流程图。
图4为本发明的一些实施例的在操作模式下，切换电路处于第二状态时，后处理电路的流程图。
图5为本发明的一些实施例的通信芯片的框图。
具体实施方式
关于本文中所使用的「第一」及「第二」等术语，其系用于区别所指的组件，而非用于排序或限定所指组件的差异性，且亦非用于限制本发明的范围。并且，所使用的「耦接」或「连接」等术语，其系指二个或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触；举例来说，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或者透过其他装置或连接手段间接地电气连接至第二装置。
参照图1，图1为本发明的一些实施例的通信芯片100的框图。通信芯片100包含一输入端口110、一时钟产生电路120、一增益电路130、一校正电路140、一后处理电路150以及一切换电路160。在一些实施例中，输入端口110、时钟产生电路120、增益电路130、校正电路140以及切换电路160可以包含在通信芯片100的一信号接收电路170中。通信芯片100能够于一测试模式下，执行一射频特性测试。该射频特性测试为一芯片中信号增益的变异性校正测试，然此非本发明实施例的限制。其中，该射频特性测试可以由校正电路140以及增益电路130来执行。
参照图2，图2为本发明的一些实施例的两个通信芯片100,100’的框图。通信芯片100在操作模式下，其与另一通信芯片100’进行信号传输。具体来说，通信芯片100可包含一信号发送电路180。通信芯片100’包含信号接收端RX及信号发送端TX。后处理电路150耦接信号接收电路170及信号发送电路180。信号接收电路170耦接另一通信芯片100’的信号发送端TX，信号发送电路180耦接另一通信芯片100’的信号接收端RX。举例来说，通信芯片100在操作模式时，其信号接收电路170自通信芯片100’的信号发送端TX接收数据信号并将该数据信号放大一设计增益值。接着，后处理电路150依据被放大的数据信号，获得该数据信号(放大前)的信号强度(容后详述)，后处理电路150藉由信号发送电路180回传与前述数据信号关联的一回传信号(例如回传信号载有前述数据信号的信号强度(如RSSI值)或信号质量的相关数据)至通信芯片100’的信号接收端RX。在一些实施例中，通信芯片100于一时点下，只执行测试模式与操作模式的其中一种模式。
在一些实施例中，两个通信芯片100,100’之间的信号传输可以是有线信号传输或是无线信号传输。有线信号传输可由支持实体连接线路的电路来实现，例如支持USB(通用串行总线，Universal Serial Bus)、FireWire(火线，泛指IEEE 1394-2006)、UART(通用异步收发传输器，Universal Asynchronous Receiver/Transmitter)、I2C(积体总线电路，Inter-Integrated Circuit)、DP(视讯接口标准，Display Port)、SPI(序列外设接口，Serial Peripheral Interface)、SMBus(系统管理总线，System Management Bus)、I2S(Inter-IC Sound或Integrated Interchip Sound)、或PCI(Peripheral ComponentInterconnect)等通信协议的实体线路。无线信号传输可以是Wifi模块、蓝牙模块、射频模块等。以射频模块为例，信号发送电路180及信号发送端TX是射频发送模块，信号接收电路170及信号接收端RX是射频接收模块，且此时所述通信芯片100,100’可以是具有射频通信功能的芯片(例如包含天线及处理器的芯片)。
于后的实施例将以信号发送电路180及信号发送端TX是射频发送模块，信号接收电路170及信号接收端RX是射频接收模块来说明。
复参照图1。通信芯片100在操作模式下，是以信号路径10(图式中一点链线所示路径)进行运作。通信芯片100的输入端口110耦接前述通信芯片100’的信号发送端TX，增益电路130包含一输入端131，后处理电路150包含一接收端151。在操作模式下，通信芯片100的输入端口110接收通信芯片100’的信号发送端TX的信号(于后将此信号称为输入信号RXI)，输入信号RXI经由切换电路160传送至增益电路130的输入端131。所述输入信号RXI可以是射频信号。增益电路130对从输入端131输入的信号(于此为输入信号RXI)进行增益处理后，输出已增益信号RXA至后处理电路150的接收端151(为了避免混淆，将接收端151接收的已增益信号称为RXA2)。后处理电路150依据校正表(容后详述)及来自接收端151的信号(已增益信号RXA2)，得出信号接收电路170的输入端口110所接收的信号的信号强度(亦即输入信号RXI的输入信号强度，也就是说，得出输入信号RXI被放大前的信号强度)，后处理电路150复将输入信号RXI的输入信号强度经由信号发送电路180回传至前述通信芯片100’的信号接收端RX。所述输入信号强度可为输入信号RXI的RSSI值。
如同前述，增益电路130对不同频率各有对应的设计增益值，但因制程等因素，实际增益值与设计增益值有落差(亦称误差)，前述校正表系用于校正该误差。所述设计增益值是在进行电路设计时，对增益电路130的电路特性进行设计，以使其以设计增益值对其接收到的信号进行增益处理。所述实际增益值是当增益电路130以设计增益值对其接收到的信号进行增益处理，其实际所执行的增益值。因此，后处理电路150依据接收端151的已增益信号RXA2的频率与信号强度及校正表，获得实际增益值，再将该实际增益值补偿于其接收端151的已增益信号RXA2的信号强度，而获得输入信号RXI的输入信号强度(亦即获得相同或接近于输入信号RXI的实际强度)。所述实际强度是指输入信号RXI实际的信号强度。后处理电路150将该输入信号强度合并于(或置入于)回传信号，并将回传信号经由信号发送电路180发送至通信芯片100’的信号接收端RX。通信芯片100’解析回传信号以获得该输入信号强度，通信芯片100’比对该输入信号强度与标准规范值，并做出相应的调整。例如，当该输入信号强度低于标准规范值时，通信芯片100’会提高其信号发送端TX的信号强度，以符合该标准规范。当该输入信号强度高于标准规范值时，通信芯片100’会降低其信号发送端TX的信号强度，以符合该标准规范。
举例而言，标准规范值可以是实际强度的正负3dBm范围内，假设通信芯片100接收到信号的实际强度为-70dBm，而通信芯片100回传至通信芯片100’的输入信号强度是-75dBm，此时由于输入信号强度是低于最小的标准规范值(例如-73dBm)，因此，通信芯片100’会将其信号发送端TX的信号强度提高2dBm，以符合该标准规范。当通信芯片100回传至通信芯片100’的输入信号强度是-60dBm，此时由于输入信号强度是高于最大的标准规范值(例如-67dBm)，因此，通信芯片100’会将其信号发送端TX的信号强度降低7dBm，以符合该标准规范。
通信芯片100在测试模式下，是以信号路径20(图式中二点链线所示路径)进行运作。校正电路140包含一回传端142。在测试模式时，由校正电路140产生校正信号CA，校正信号CA经切换电路160传送至增益电路130的输入端131。其中校正信号CA是用于测试出增益电路130的实际增益值的信号。增益电路130对输入端131的信号(于此为校正信号CA)进行增益处理后，输出已增益信号RXA至校正电路140的回传端142(为了避免混淆，将回传端142接收的已增益信号称为RXA1)。校正电路140依据校正信号CA及来自回传端142的信号(已增益信号RXA1)产生校正表。藉此，由于进行校正测试的校正电路140设置于通信芯片100内部，因此校正电路140与通信芯片100中的其他组件之间的连接线路相对较短，因而降低在测试模式下进行校正测试时信号被干扰的机会。换言之，校正电路140所产生的校正表可更为精准。在一些实施例中，为了测试出增益电路130在以不同频率对应的设计增益值进行增益时，增益电路130的实际增益值为何，因而以校正信号CA来仿真输入信号RXI，例如以校正信号CA的频率及其信号强度来仿真输入信号RXI的频率及其实际强度。
在一些实施例中，校正电路140可以耦接后处理电路150(图未示)，校正电路140包含内存(图中未示)，校正表则储存于此内存中，后处理电路150可透过读取此内存来获取对应的实际增益值。在一些实施例中，后处理电路150包含内存(图中未示)，该内存储存有该校正表，后处理电路150透过读取该校正表来获取对应的实际增益值。在一些实施例中，用户透过一输出入接口(图未示)输入校正表至后处理电路150的内存中。输出入接口可以是键盘、鼠标、触控式输入设备、语音输入设备等。
切换电路160用于切换通信芯片100于使用信号路径10或是使用信号路径20之间。切换电路160还包含多个开关161A、161B、161C、161D、161E、161F、161G。该些开关161A、161B、161C、161D、161E、161F、161G是同步作动以同时处于第一状态或是第二状态。例如同步的被致动或是同步的未被致动而同时处于第一状态或是第二状态。该些开关161A、161B、161C、161D、161E、161F、161G分别设置于通信芯片100中的不同位置。通信芯片100在操作模式下(即信号路径10)，切换电路160及其内部的开关161A、161B、161C、161D、161E、161F、161G为处于第二状态。通信芯片100在测试模式下(即信号路径20)，切换电路160及其内部的开关161A、161B、161C、161D、161E、161F、161G为处于第一状态。在一些实施例中，该些开关161A、161B、161C、161D、161E、161F、161G可以由电子开关(例如晶体管)来实现。
举一示例说明，以在操作模式下，第一开关161A及第二开关161B为示例。第一开关161A耦接于输入端口110、校正电路140的校正端141及增益电路130的输入端131之间。第二开关161B耦接于后处理电路150的接收端151、校正电路140的回传端142及增益电路130的输出端132之间。在操作模式下，第一开关161A处于第二状态。第一开关161A将校正电路140的校正端141与增益电路130的输入端131之间的连接断开(不导通)，以及将增益电路130的输入端131与输入端口110之间导通。在操作模式下，第二开关161B处于第二状态。第二开关161B将校正电路140的回传端142与增益电路130的输出端132之间的连接断开(不导通)，以及导通增益电路130的输出端132与后处理电路150的接收端151。藉此形成信号路径10。因此，在操作模式下，切换电路160将输入端口110(即输入端口110的输入信号RXI)耦接至增益电路130的输入端131，并将增益电路130的已增益信号RXA耦接至后处理电路150的接收端151，以形成信号路径10。
举另一示例来说，在测试模式下，第一开关161A处于第一状态。第一开关161A导通校正电路140的校正端141与增益电路130的输入端131之间的连接，以及断开(不导通)增益电路130的输入端131与输入端口110之间的连接。在测试模式下，第二开关161B处于第一状态。第二开关161B导通校正电路140的回传端142与增益电路130的输出端132之间的连接，以及断开(不导通)增益电路130的输出端132与后处理电路150的接收端151之间的连接。藉此形成信号路径20。因此，在测试模式下，切换电路160将校正电路140的校正信号CA耦接至增益电路130的输入端131，并将增益电路130的已增益信号RXA耦接至校正电路140的回传端142，以形成信号路径20。
通信芯片100于一时点下，可只执行测试模式与操作模式的其中一种模式。藉由切换电路160可以节约通信芯片100的能源。例如在操作模式下，校正电路140与增益电路130之间的连接断开(不导通)，此时可以不供电给校正电路140或是仅供应维持校正电路140部分功能(例如维持供后处理电路150读取校正表的功能)的电力；反之，在测试模式下，由于后处理电路150及输入端口110与增益电路130之间的连接断开(不导通)，此时可以不供电给后处理电路150，以此达到省电的目的。
在一些实施例中，后处理电路150响应一控制指令而设定切换电路160，以切换通信芯片100为测试模式或操作模式。具体来说，后处理电路150响应一控制指令而发出一致能信号至切换电路160(图未示)，切换电路160响应致能信号而切换其导通状态，从而将通信芯片100由测试模式切换为操作模式或是将通信芯片100由操作模式切换为测试模式。举例来说，切换电路160的该些开关161A、161B、161C、161D、161E、161F、161G响应致能信号而同步切换导通状态(例如由第二状态切换为第一状态或是由第一状态切换为第二状态)，进而切换通信芯片100于使用信号路径20来运作或是使用信号路径10来运作，从而切换通信芯片100为测试模式或操作模式。在一些实施例中，后处理电路150可以是经由输出入接口(图未示)接收用户输入的控制指令或是后处理电路150默认一规则以在某些情形下产生控制指令。
前述增益电路130是根据一偏压Vbias(bias voltage)来增益来自输入端131的信号(于后称为待增益信号RXT)，并输出一已增益信号RXA。具体来说，由于在进行电路设计时，可以将增益电路130设计成对不同的设计增益值各有对应的偏压Vbias，因而增益电路130依据偏压Vbias而以该偏压Vbias对应的设计增益值进行增益。例如偏压Vbias大时其对应的设计增益值较大，偏压Vbias小时其对应的设计增益值较小。增益电路130根据当前偏压Vbias所对应的设计增益值来将输入端131的待增益信号RXT进行放大(例如增加待增益信号RXT的振幅)，并将放大后的待增益信号RXT(即已增益信号RXA)输出。在一示例中，在操作模式下，增益电路130是以输入信号RXI作为待增益信号RXT，以对输入信号RXI进行增益，也就是说，在操作模式下，增益电路130是对输入信号RXI进行增益；在另一示例中，在测试模式下，增益电路130是以校正信号CA作为待增益信号RXT，以对校正信号CA进行增益，也就是说，在测试模式下，增益电路130是对校正信号CA进行增益。在一些实施例中，增益电路130还包含输出端132，增益电路130是经由输出端132输出已增益信号RXA。例如，增益电路130经由输出端132输出已增益信号RXA至前述第二开关161B。
前述校正电路140还包含一锁相回路电路143。锁相回路电路143依据参考时钟LO同步出校正信号CA。举例来说，锁相回路电路143包含鉴频鉴相器(Phase FrequencyDetector，PFD)、低通滤波器、压控振荡器以及分频器(图中未示)。鉴频鉴相器比较参考时钟LO与来自分频器的回授信号之间的频率及相位是否匹配。若匹配时，则压控振荡器输出当前产生的时钟信号作为校正信号CA；若不匹配时，则鉴频鉴相器输出具有参考时钟LO与回授信号之间的频率差及相位差的一频率相位调整信号至低通滤波器。低通滤波器进行高频滤波后产生一频率相位调整电压。压控振荡器根据频率相位调整电压，以调整其产生的时钟信号之相位及频率。分频器将调整后的时钟信号进行降频后产生一回授信号，并发送回授信号至鉴频鉴相器以供其继续进行比较。由于一般压控振荡器产生的时钟信号的频率大于参考时钟LO的频率，因而透过分频器降低时钟信号的频率以使参考时钟LO与时钟信号能够快速达到匹配。
在一些实施例中，校正电路140还包含一校正端141。锁相回路电路143耦接校正端141。锁相回路电路143是经由校正端141输出校正信号CA。例如，锁相回路电路143经由校正端141输出校正信号CA至前述第一开关161A。
前述增益电路130还包含一正交电路133。时钟产生电路120用于产生一参考时钟LO。时钟产生电路120耦接校正电路140的锁相回路电路143以及增益电路130的正交电路133。正交电路133根据参考时钟LO运作。具体来说，正交电路133根据参考时钟LO进行正交调变而产生正交信号IQ，以供进行待增益信号RXT的增益时使用。所述正交信号IQ包含同相信号(In-Phase signal)及正交相信号(Quadrature-Phase signal)。锁相回路电路143(请参考图1)根据参考时钟LO同步出校正信号CA。由于校正电路140的锁相回路电路143与增益电路130的正交电路133使用同一个参考时钟LO，因而校正信号CA与正交信号IQ之间具有时钟关联性。例如，校正信号CA与正交信号IQ的相位为同步，或是校正信号CA的相位较领先或迟后正交信号IQ的相位。所述时钟产生电路120可以是振荡电路。振荡电路可以是晶体振荡器、压控振荡器等。以压控振荡器作为时钟产生电路120为例，参考时钟LO可为压控振荡器所振荡出的信号频率除以二后所形成的时钟信号。藉此，透过校正信号CA与正交信号IQ之间的时钟关联性，校正电路140得以对增益电路130的实际增益值进行校正测试，以大幅提高使用校正表进行校正后所得的校正结果的精准度。
请再参阅图1。在一些实施例中，通信芯片100还包含一输入匹配电路200。输入匹配电路200耦接于输入端口110与切换电路160的第一开关161A之间。输入匹配电路200用于在操作模式下，对来自输入端口110的输入信号RXI进行相位与阻抗匹配后经切换电路160发送至输入端131。举例来说，于操作模式下，切换电路160的第一开关161A处于第二状态，而输入匹配电路200对输入信号RXI进行相位调整及阻抗调整后，致使调整后的输入信号RXI的相位及阻抗匹配于信号接收电路170中的其他组件(例如增益电路130)，并透过第一开关161A将经相位及阻抗匹配调整后的输入信号RXI发送至输入端131。所述输入匹配电路200可以由组成移相器及阻抗匹配电路的被动组件(电阻、电容及电感)来实现。
在一些实施例中，校正电路140还包含一衰减器(Attenuator)146。在测试模式下，切换电路160处于第一状态，而衰减器146在测试模式下对锁相回路电路143输出的校正信号CA进行信号衰减(例如振幅衰减)，并将经信号衰减的校正信号CA经切换电路160(或是依序经由校正端141及切换电路160的第一开关161A)发送至增益电路130的输入端131，以使校正信号CA的电压值为在增益电路130的可处理范围内。在一些实施例中，校正电路140更包含一线性稳压器(Low Dropout Linear Regulator，LDO)147。在测试模式下，切换电路160处于第一状态，线性稳压器147在测试模式下对锁相回路电路143输出的校正信号CA进行线性稳压，以使不同的标定频率(容后详述)所分别对应的校正信号CA具有同一振幅(同一电压振幅)，并将经稳压的校正信号CA经切换电路160(或是依序经由校正端141及切换电路160的第一开关161A)发送至增益电路130的输入端131。在一些实施例中，衰减器146耦接线性稳压器147，且衰减器146及线性稳压器147耦接于锁相回路电路143与校正端141之间。换言之，若衰减器146及线性稳压器147的某一个是耦接锁相回路电路143，则另一个是耦接校正端141。因而，应能明了的是，虽然图1绘示衰减器146耦接锁相回路电路143，线性稳压器147耦接校正端141，但本发明不限于此，于校正电路140中，衰减器146可以是耦接校正端141，线性稳压器147可以是耦接锁相回路电路143。
在一些实施例中，增益电路130包含一前置放大器135、一换衡器(balanced tounbalanced，Balun)136、一正交电路133、一混频器137以及一基频放大器138。所述前置放大器135可以是低噪声放大器(Low Noise Amplifier，LNA)，基频放大器138可以是转阻放大器(Transimpedance Amplifier，TIA)。换衡器136可以由变压器实现。前置放大器135耦接输入端131及偏压端134。前置放大器135根据偏压Vbias对待增益信号RXT进行小信号放大而产生一前置放大信号SA。换衡器136耦接前置放大器135。换衡器136将前置放大信号SA转换为一差动信号SB。举例来说，换衡器136具有两个电感，该两个电感相互电磁耦合，并分别位于换衡器136的一次侧(一次侧是换衡器136耦接于前置放大器135)及二次侧(二次测是换衡器136耦接于混频器137)。位于一次侧的电感的一端接地，另一端耦接前置放大器135以取得前置放大信号SA，透过一次侧与二次侧的电感之间的电磁耦合，而使换衡器136的二次侧的电感产生差动信号SB，亦即换衡器136将单端信号(前置放大信号SA)转为差动信号SB。
正交电路133耦接时钟产生电路120及混频器137。正交电路133根据参考时钟LO进行正交调变而产生正交信号IQ。举例来说，正交电路133包含一九十度相移的移相器，并将参考时钟LO经由移相器进行相移后产生包含同相信号及正交相信号的正交信号IQ。混频器137耦接换衡器136及正交电路133。混频器137将差动信号SB与正交信号IQ进行混合而产生一混频信号SC。基频放大器138耦接混频器137与输出端132之间。基频放大器138对混频信号SC进行基频增益而产生已增益信号RXA。举例来说，基频放大器138将混频信号SC的电流信号进行放大，并转换成电压信号而作为已增益信号RXA。
参照图1及图3。图3为本发明的一些实施例的在测试模式下，切换电路160处于第一状态时，校正控制器145的流程图。在一些实施例中，校正电路140还包含一校正控制器145。校正控制器145耦接时钟产生电路120、锁相回路电路143(或是衰减器146，或是线性稳压器147，或是校正端141)及回传端142。所述校正控制器145可以是嵌入式控制器、中央处理器、微处理器、特定应用集成电路、或系统单芯片等运算电路。在测试模式下，切换电路160处于第一状态，而于测试模式下，校正控制器145执行下述步骤S24～S28。校正控制器145根据一标定频率控制时钟产生电路120，以使时钟产生电路120所产生的参考时钟LO的一时钟频率符合标定频率(步骤S24)。校正控制器145根据一设计增益值而输出一校正电压Vbc至增益电路130，于测试模式下，增益电路130根据作为偏压Vbias的校正电压Vbc，增益作为待增益信号RXT的校正信号CA(步骤S26)。之后，由校正电路140的回传端142接收到增益电路130的已增益信号RXA1。校正控制器145根据对应标定频率的校正信号CA及来自回传端142的对应设计增益值的已增益信号RXA1，获得增益电路130的一实际增益值(步骤S28)。
具体来说，由于制程等因素，增益电路130的实际增益值与设计增益值有落差(亦称误差)。因此，校正控制器145是为了测试出增益电路130在以设计增益值对待增益信号RXT进行增益时，增益电路130的实际增益值为何而执行步骤S24～S28。举例来说，校正控制器145储存有一测试对照表(例如测试对照表储存于校正控制器145的内存(图未示)中，且可以是由用户经输出入接口(图未示)输入测试对照表于校正控制器145的内存中)，并依据测试对照表进行步骤S24～S28(即校正测试)。测试对照表记录有不同的标定频率及其对应的设计增益值、校正电压Vbc及控制时钟产生电路120的控制电压。
在步骤S24的一些实施例中，校正控制器145从测试对照表中选出一个标定频率，并读取该标定频率于测试对照表中对应的一控制电压，以输出该控制电压至时钟产生电路120。时钟产生电路120响应控制电压而调整其产生的参考时钟LO的时钟频率至标定频率。进而，锁相回路电路143依据调整至标定频率的参考时钟LO同步出校正信号CA，致使校正信号CA的频率对应(或是相同于)标定频率。
在步骤S26的一些实施例中，校正控制器145从测试对照表中读取被选出的标定频率其对应的设计增益值与校正电压Vbc，并将被读取出的该校正电压Vbc输出至增益电路130。于测试模式下，增益电路130将校正电压Vbc作为偏压Vbias，增益作为待增益信号RXT的校正信号CA(换言之，于测试模式下，增益电路130根据校正电压来增益校正信号CA)。也就是说，此时增益电路130是以被读取出的设计增益值进行增益。
在步骤S28的一些实施例中，校正控制器145是将其于回传端142接收的已增益信号RXA1的信号强度扣除校正信号CA的信号强度而计算得增益电路130的实际增益值，如式1所示。例如，已增益信号RXA1的信号强度是-30dBm，校正信号CA的信号强度是-70dBm，则校正控制器145所计算得的实际增益值为40dBm。其中，式1的RXA1S为已增益信号RXA1的信号强度，CAS为校正信号CA的信号强度，SI为实际增益值。
RXA1S-CAS＝SI (式1)
在一些实施例中，校正控制器145根据多个标定频率及每个标定频率对应的实际增益值，产生对照表。换言之，校正表可记录不同频率(标定频率)及其对应的实际增益值。举例来说，合并参照表1，在一时点，校正控制器145根据一标定频率(于此称为第一标定频率)执行步骤S24～S28后，将获得的实际增益值关联于第一标定频率。在另一时点，校正控制器145根据另一标定频率(于此称为第二标定频率)执行步骤S24～S28后，将获得的实际增益值关联于第二标定频率。以此类推，在预设的每个标定值皆被校正控制器145使用于执行步骤S24～S28后，校正控制器145统整每个标定频率及其对应的实际增益值，而产生校正表。
[表1]此表以CH36-CH48举例，其他频道(Channel)都有补偿值。
Figure BDA0002943683170000111
在一些实施例中，校正表中的标定频率与实际增益值的对应关系的数量可以依据通信芯片100进行信号传输时所适用的频率范围来设定(例如通信芯片100与另一通信芯片100’进行信号传输其所适用的频率范围)。举例来说，校正表的标定频率字段记录有将前述频率范围以间隔0.1Hz的方式所设置的多个标定频率，而该些标定频率分别对应的该些实际增益值则记录于校正表的实际增益值字段，以此形成校正表。在一些实施例中，通信芯片100所适于的频率范围可为2.4GHz～2.5GHz以及5GHz～7.2GHz，因此标定频率的频率范围可为2.4GHz～2.5GHz以及5GHz～7.2GHz。相对的，输入端口110的输入信号RXI的频率范围可为2.4GHz～2.5GHz以及5GHz～7.2GHz。由于校正信号CA是为了仿真输入信号RXI，因此校正信号CA的频率范围可为2.4GHz～2.5GHz以及5GHz～7.2GHz。
在一些实施例中，如图1所示，增益电路130还包含一偏压端134，增益电路130自偏压端134取得其进行增益时所使用的偏压Vbias。校正电路140还包含一校正电压端144。校正控制器145耦接校正电压端144，并在测试模式下经由校正电压端144输出校正电压Vbc。切换电路160中的第三开关161C耦接校正电路140的校正电压端144、后处理电路150的目标电压端152及增益电路130的偏压端134之间。在测试模式下，第三开关161C处于第一状态，并导通校正电路140的校正电压端144与增益电路130的偏压端134之间的连接，以及断开(不导通)后处理电路150的目标电压端152与增益电路130的偏压端134之间的连接。进而使增益电路130将校正电压Vbc作为偏压Vbias。
在一些实施例中，校正电路140还包含多个模数转换器(ADC)148,149。模数转换器148设置于校正控制器145及回传端142之间。模数转换器149设置于校正控制器145及锁相回路电路143(或是衰减器146，或是线性稳压器147，或是校正端141)之间。具体来说，模数转换器148的一数字端耦接校正控制器145，模数转换器148的一模拟端耦接回传端142。模数转换器149的一数字端耦接校正控制器145，模数转换器149的一模拟端耦接锁相回路电路143(或是衰减器146，或是线性稳压器147，或是校正端141)。模数转换器148将来自回传端142的已增益信号RXA1从模拟信号转换为数字信号，以供校正控制器145可辨识。模数转换器149将来自锁相回路电路143(或是衰减器146，或是线性稳压器147，或是校正端141)的校正信号CA从模拟信号转换为数字信号，以供校正控制器145可辨识。在一些实施例中，模数转换器148及模数转换器149可以整合成单一的电路(单一模数转换器)。
参照图1及图4。图4为本发明的一些实施例的在操作模式下，切换电路160处于第二状态时，后处理电路150的流程图。在一些实施例中，在操作模式下，切换电路160处于第二状态，且于操作模式下，后处理电路150执行下述步骤S30～S34。后处理电路150根据输入信号RXI的频率控制时钟产生电路120，以使时钟产生电路120所产生的参考时钟LO的一时钟频率符合输入信号RXI的频率(步骤S30)。后处理电路150根据输入信号RXI的频率输出目标电压Vba(步骤S32)。于操作模式下，增益电路130根据作为偏压Vbias的目标电压Vba，增益作为待增益信号RXT的输入信号RXI。之后，由后处理电路150的接收端151接收到增益电路130的已增益信号RXA2。然后，后处理电路150根据校正表及来自接收端151的已增益信号RXA2的频率与其信号强度，获得输入信号RXI的输入信号强度(即获得输入信号RXI被放大前的信号强度)(步骤S34)。
举例来说，后处理电路150储存有一增益对照表(例如增益对照表储存于后处理电路150的内存(图未示)中，且可以是由用户经输出入接口(图未示)输入增益对照表于后处理电路150的内存中)，并依据增益对照表进行步骤S30～S34(即进行信号强度的补偿)。增益对照表记录有输入信号RXI的不同频率及其对应的设计增益值、目标电压Vba、以及控制时钟产生电路120的控制电压。
在步骤S30的一些实施例中，后处理电路150可以先取得输入信号RXI的频率。例如，通信芯片100的一频率侦测电路(Frequency detector，FD)(图未示)耦接输入端口110，以侦测输入端口110当前的输入信号RXI的频率，后处理电路150耦接频率侦测电路以取得输入信号RXI的频率。在取得当前输入信号RXI的频率后，后处理电路150依据输入信号RXI的频率读取增益对照表，以找出输入信号RXI的频率对应的一控制电压，并输出该控制电压至时钟产生电路120。时钟产生电路120响应控制电压而调整其产生的参考时钟LO的时钟频率至当前的输入信号RXI的频率，因而增益电路130的正交电路133的正交信号IQ的频率对应(或是相同于)当前的输入信号RXI的频率。因此，于操作模式下，此时增益电路130的输入端131的信号(即作为待增益信号RXT的输入信号RXI)的频率与增益电路130进行增益时所产生的信号(如正交信号IQ)得以一致。致使已增益信号RXA2的频率对应(或是相同于)当前的输入信号RXI的频率。
在步骤S32的一些实施例中，后处理电路150依据当前的输入信号RXI的频率读取其于增益对照表中对应的设计增益值与目标电压Vba，并将被读取出的该目标电压Vba输出至增益电路130。增益电路130将目标电压Vba作为偏压Vbias，增益作为待增益信号RXT的输入信号RXI(换言之，于操作模式下，增益电路130根据目标电压Vba来增益输入信号RXI)。也就是说，此时增益电路130是以被读取出的设计增益值进行增益。
在步骤S34的一些实施例中，后处理电路150以已增益信号RXA2的频率比对校正表中的标定频率字段，藉以找出于标定频率字段中与已增益信号RXA2的频率相同的标定频率。后处理电路150读取对应被找出的该标定频率的实际增益值。后处理电路150将该实际增益值补偿已增益信号RXA2的信号强度，而获得输入信号RXI的输入信号强度。例如，如式2所示，后处理电路150将已增益信号RXA2的信号强度减去实际增益值而计算得输入信号RXI的输入信号强度。其中，式2的RXA2S为已增益信号RXA2的信号强度，RXIS为输入信号RXI的信号强度，SI为实际增益值。藉此，由于是使用实际增益值计算出输入信号RXI的输入信号强度，因此后处理电路150经由信号发送电路180回传至通信芯片100’的输入信号强度即接近于输入信号RXI的实际强度。
RXA2S-SI＝RXIS (式2)
举例来说，假设输入信号RXI的实际强度是-70dBm且其频率是5GHz，已增益信号RXA2的频率是5GHz且其信号强度是-30dBm，则此时校正表中对应的实际增益值为40dBm。因此，后处理电路150藉由式2可计算得输入信号RXI的输入信号强度是-70dBm。
在一比较例中，输入信号RXI的输入信号强度是以已增益信号RXA2的信号强度及设计增益值来推估。如同前述例子，且此时设计增益值为45dBm，则比较例推估出的输入信号RXI的输入信号强度是-75dBm。相较于本发明的一些实施例，比较例推估出的输入信号强度较不接近输入信号RXI的实际强度。也就是说，本发明的一些实施例所获得的输入信号RXI的输入信号强度是较接近(或实质相同于)输入信号RXI的实际强度。
在一些实施例中，后处理电路150还包含一目标电压端152，并在操作模式下经由目标电压端152输出一目标电压Vba。在操作模式下，切换电路160中的第三开关161C处于第二状态，并导通后处理电路150的目标电压端152与增益电路130的偏压端134之间的连接，以及断开(不导通)校正电路140的校正电压端144与增益电路130的偏压端134之间的连接。进而，使增益电路130将目标电压Vba作为偏压Vbias。
在一些实施例中，测试对照表、增益对照表及校正表可以整合成单一的对照表，并储存在后处理电路150或是校正电路140中的内存(图未示)。在一些实施例中，测试对照表、增益对照表及校正表之间相互对应。在一些实施例中，测试对照表中标定频率、设计增益值、校正电压Vbc及控制电压的对应关系的数量相同于校正表中标定频率与实际增益值的对应关系的数量。在一些实施例中，增益对照表中输入信号RXI的频率、设计增益值、目标电压Vba、及控制电压的对应关系的数量可以相同于或少于前述测试对照表的对应关系数量(或是前述校正表的对应关系数量)。
在一些实施例中，后处理电路150还包含一基频滤波器154、一模数转换器155及一处理器156。所述处理器156可以是嵌入式控制器、中央处理器、微处理器、特定应用集成电路、或系统单芯片等运算电路。处理器156耦接模数转换器155，并在操作模式下执行前述步骤S30～S34。基频滤波器154耦接接收端151，以对已增益信号RXA2进行基频滤波。模数转换器155耦接基频滤波器154，以将经基频滤波后的已增益信号RXA2从模拟信号转为数字信号，以供处理器156辨识。
参照图5，图5为本发明的一些实施例的通信芯片的框图。相较于图1，图5的实施例的通信芯片100可包含多个输入端131(以第一输入端131A、第二输入端131B为示例)，并分别接收不同的信号。具体来说，切换电路160于测试模式下，将校正信号CA耦接至第一输入端131A，并于操作模式下，将输入信号RXI耦接至第二输入端131B。举例来说，切换电路160的第四开关161D耦接于校正端141与第一输入端131A之间，切换电路160的第五开关161E耦接于输入端131与输入端口110(或是输入匹配电路200)之间。在测试模式下，第四开关161D处于第一状态，并导通校正端141与第一输入端131A之间的连接，以使该第一输入端131A于测试模式下接收到校正信号CA，且此时第五开关161E处于第一状态，并断开(不导通)第二输入端131B与输入端口110(或是输入匹配电路200)之间的连接，藉此形成信号路径20(图式中二点链线所示路径)，从而使该增益电路130得以于测试模式下只对校正信号CA进行增益处理。在操作模式下，第五开关161E处于第二状态，导通第二输入端131B与输入端口110(或是输入匹配电路200)之间的连接，以使该第二输入端131B于操作模式下接收到输入信号RXI，且此时第四开关161D处于第二状态，并断开(不导通)校正端141与第一输入端131A之间的连接，藉此形成信号路径10(图式中一点链线所示路径)，从而使该增益电路130得以于操作模式下只对输入信号RXI进行增益处理。在一些实施例中，于操作模式下，输入匹配电路200将经相位与阻抗匹配后的输入信号RXI经切换电路160(例如切换电路160的第五开关161E)发送至第二输入端131B。
相较于图1，图5的实施例的通信芯片100可包含多个前置放大器135(以第一前置放大器135A、第二前置放大器135B为示例)，及多个偏压端134(以第一偏压端134A、第二偏压端134B)。第一前置放大器135A耦接于第一输入端131A与换衡器136之间。第二前置放大器135B耦接于第二输入端131B与换衡器136之间。于测试模式下，第一前置放大器135A根据校正电压对校正信号CA进行小信号放大而产生一第一前置放大信号SA1。于操作模式下，第二前置放大器135B根据目标电压对输入信号RXI进行小信号放大而产生一第二前置放大信号SA2。于测试模式下，换衡器136将第一前置放大信号SA1转换为差动信号，并于操作模式下将第二前置放大信号SA2转换为差动信号SB。
举例来说，切换电路160的第六开关161F耦接于校正电压端144与第一偏压端134A之间，切换电路160的第七开关161G耦接于目标电压端152与第二偏压端134B之间。在测试模式下，第六开关161F处于第一状态，并导通校正电压端144与第一偏压端134A之间的连接，以使该第一前置放大器135A于测试模式下接收到校正电压，而得以对校正信号CA进行小信号放大，且此时第七开关161G处于第一状态，并断开(不导通)目标电压端152与第二偏压端134B之间的连接。在操作模式下，第六开关161F处于第二状态，并断开(不导通)校正电压端144与第一偏压端134A之间的连接，且此时第七开关161G处于第二状态，导通目标电压端152与第二偏压端134B之间的连接，以使该第二前置放大器135B于操作模式下接收到目标电压，而得以对输入信号RXI进行小信号放大。
在一些实施例中，第一前置放大器135A及第二前置放大器135B之间的部分组件或电路可以是整合在一起(例如其内的共闸极电路)，而部分的组件或电路可以是未整合在一起(例如其内的共源极电路)；或是第一前置放大器135A及第二前置放大器135B可以是独立的电路。在一些实施例中，第一前置放大器135A与第二前置放大器135B其内部可具有相同或相似的组件或电路。
在一些实施例中，在测试模式下，切换电路160处于第一状态，校正电路140经由切换电路160而与增益电路130之间形成的信号路径20也可做其他种校正测试，例如校正电路140的校正控制器145可以利用校正信号CA及已增益信号RXA1，而执行关于镜像拒斥比(Image response rejection ratio，IMRR；或是Image rejection ratio，IRR)的校正测试的相关运算。举例来说，校正控制器145利用校正信号CA、已增益信号RXA1以及式3来进行镜相拒斥比的校正测试。其中式3的IMRR是镜像拒斥比，γ是校正信号CA与已增益信号RXA1之间的增益不平衡值，∈是常数(如式4所示)，
Figure BDA0002943683170000161
是校正信号CA与已增益信号RXA1之间的相位不平衡值。
Figure BDA0002943683170000162
∈＝γ-1 (式4)
综上所述，依据本发明的一些实施例，通信芯片的校正电路与增益电路之间具有时钟关联性，藉此降低进行校正时信号被干扰的机会(例如，避免校正电路的连接线路过长造成的信号损耗、匹配损耗、频率位移等情形)，并减少增益校正的时程及增益校正时发生的误差。在一些实施例中，芯片的校正电路可以启动与关闭，因此，使用者可在需要校正增益时，启动校正电路，而在不需校正增益时，关闭校正电路，以节省通信芯片的能源，并使通信芯片在一般的工作状态下，其正常运作的信号路径及功能不会受到校正电路的干扰。
参考标记
100,100’:通信芯片
170:信号接收电路
110:输入端口
RXI:输入信号
120:时钟产生电路
LO:参考时钟
130:增益电路
131,131A,131B:输入端
132:输出端
133:正交电路
134,134A,134B:偏压端
135,135A,135B:前置放大器
136:换衡器
137:混频器
138:基频放大器
Vbias:偏压
RXT:待增益信号
SA,SA1,SA2:前置放大信号
SB:差动信号
SC:混频信号
IQ:正交信号
RXA:已增益信号
140:校正电路
141:校正端
142:回传端
143:锁相回路电路
144:校正电压端
145:校正控制器
146:衰减器
147:线性稳压器
148,149:模数转换器
CA:校正信号
Vbc:校正电压
RXA1:已增益信号
160:切换电路
161A,161B,161C,161D,161E,161F,161G:开关
200:输入匹配电路
180:信号发送电路
RX:信号接收端
TX:信号发送端
150:后处理电路
151:接收端
152:目标电压端
154:基频滤波器
155:模数转换器
156:处理器
Vba:目标电压
RXA2:已增益信号
10,20:信号路径
S24～S34:步骤

Claims (10)

1.一种通信芯片，具有一测试模式及一操作模式，包含：
一输入端口；
一时钟产生电路，用于产生一参考时钟；
一增益电路，包含一输入端及一正交电路，该增益电路用于根据一偏压来增益来自该输入端的一待增益信号，并输出一已增益信号，其中该正交电路系根据该参考时钟运作，以产生供增益该待增益信号的信号；
一校正电路，包含一锁相回路电路及一回传端，该锁相回路电路用于根据该参考时钟同步出一校正信号；
一后处理电路，包含一接收端，该后处理电路用于依据一校正表及来自该接收端的信号，获得一输入信号强度；以及
一切换电路，于该测试模式下，将该校正信号耦接至该输入端并将该已增益信号耦接至该回传端，以及于该操作模式下，将该输入端口耦接至该输入端并将该已增益信号耦接至该接收端。
2.如权利要求1所述的通信芯片，其中，该校正电路更包含：
一校正控制器，于该测试模式下，用于：
根据一标定频率控制该时钟产生电路，以使该时钟产生电路所产生的该参考时钟的一时钟频率符合该标定频率；
根据一设计增益值输出一校正电压，以使该增益电路根据作为该偏压的该校正电压，增益作为该待增益信号的该校正信号；以及
根据对应该标定频率的该校正信号及来自该回传端的对应该设计增益值的该已增益信号，获得该增益电路的一实际增益值。
3.如权利要求2所述的通信芯片，其中该校正控制器是将来自该回传端的该已增益信号的信号强度扣除该校正信号的信号强度而计算得该增益电路的该实际增益值。
4.如权利要求2所述的通信芯片，其中该校正控制器根据多个该标定频率及各该标定频率对应的该实际增益值，产生该校正表。
5.如权利要求1所述的通信芯片，其中，该输入端口用于接收一输入信号，于该操作模式下，该增益电路根据作为该偏压的一目标电压，增益作为该待增益信号的该输入信号，该后处理电路根据该输入信号的频率输出该目标电压，并根据该校正表及来自该接收端的该已增益信号的频率与其信号强度，获得该输入信号的该输入信号强度。
6.一种通信芯片，具有一测试模式及一操作模式，包含：
一输入端口，接收一输入信号；
一时钟产生电路，用于产生一参考时钟；
一增益电路，包含一第一输入端、一第二输入端及一正交电路，在该测试模式下，该增益电路根据一校正电压来增益来自该第一输入端的一校正信号，以输出一已增益信号，在该操作模式下，该增益电路根据一目标电压来增益来自该第二输入端的该输入信号，以输出该已增益信号，其中该正交电路系根据该参考时钟运作，以产生供增益该校正信号及该输入信号的信号；
一校正电路，包含一锁相回路电路及一回传端，该锁相回路电路用于根据该参考时钟同步出该校正信号；
一后处理电路，包含一接收端，该后处理电路用于依据一校正表及来自该接收端的信号，获得该输入信号的一输入信号强度；以及
一切换电路，于该测试模式下，将该校正信号耦接至该第一输入端并将该已增益信号耦接至该回传端，并于该操作模式下，将该输入信号耦接至该第二输入端并将该已增益信号耦接至该接收端。
7.如权利要求6所述的通信芯片，其中该校正电路更包含：
一校正控制器，于该测试模式下，用于：
根据一标定频率控制该时钟产生电路，以使该时钟产生电路所产生的该参考时钟的一时钟频率符合该标定频率；
根据一设计增益值输出该校正电压；以及
根据对应该标定频率的该校正信号及来自该回传端的对应该设计增益值的该已增益信号，获得该增益电路的一实际增益值。
8.如权利要求7所述的通信芯片，其中该校正控制器是将来自该回传端的该已增益信号的信号强度扣除该校正信号的信号强度而计算得该增益电路的该实际增益值。
9.如权利要求7所述的通信芯片，其中该校正控制器根据多个该标定频率及各该标定频率对应的该实际增益值，产生该校正表。
10.如权利要求6所述的通信芯片，其中，于该操作模式下，该后处理电路根据该输入信号的频率输出该目标电压，并根据该校正表及来自该接收端的该已增益信号的频率与其信号强度，获得该输入信号的该输入信号强度。
CN202110187669.6A 2021-02-18 2021-02-18 通信芯片 Active CN114978220B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110187669.6A CN114978220B (zh) 2021-02-18 2021-02-18 通信芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110187669.6A CN114978220B (zh) 2021-02-18 2021-02-18 通信芯片

Publications (2)

Publication Number Publication Date
CN114978220A true CN114978220A (zh) 2022-08-30
CN114978220B CN114978220B (zh) 2024-03-08

Family

ID=82954484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110187669.6A Active CN114978220B (zh) 2021-02-18 2021-02-18 通信芯片

Country Status (1)

Country Link
CN (1) CN114978220B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655458A (zh) * 2004-02-11 2005-08-17 络达科技股份有限公司 频率合成器及其自动增益校准方法
JP2009194836A (ja) * 2008-02-18 2009-08-27 Denso Corp Ｏｆｄｍ方式におけるａｇｃ制御方法及び無線送受信機
US20100060498A1 (en) * 2006-12-05 2010-03-11 Alastair Mark Boomer Calibration circuit and associated method
US20100172450A1 (en) * 2009-01-07 2010-07-08 Skyworks Solutions, Inc. Circuits, Systems, and Methods for Managing Automatic Gain Control in Quadrature Signal Paths of a Receiver
CN102647186A (zh) * 2011-02-17 2012-08-22 联发科技股份有限公司 信号产生电路、增益估测装置与信号产生方法
CN102821452A (zh) * 2011-06-08 2012-12-12 联发科技（新加坡）私人有限公司 集成电路、无线通信单元及正交功率侦测方法
CN105577176A (zh) * 2014-11-05 2016-05-11 联发科技股份有限公司 调变电路及其操作方法
US9377795B1 (en) * 2014-11-17 2016-06-28 Xilinx, Inc. Temperature correction of an on-chip voltage reference
CN107896105A (zh) * 2016-10-03 2018-04-10 亚德诺半导体集团 用于锁相回路的片上测量

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655458A (zh) * 2004-02-11 2005-08-17 络达科技股份有限公司 频率合成器及其自动增益校准方法
US20100060498A1 (en) * 2006-12-05 2010-03-11 Alastair Mark Boomer Calibration circuit and associated method
JP2009194836A (ja) * 2008-02-18 2009-08-27 Denso Corp Ｏｆｄｍ方式におけるａｇｃ制御方法及び無線送受信機
US20100172450A1 (en) * 2009-01-07 2010-07-08 Skyworks Solutions, Inc. Circuits, Systems, and Methods for Managing Automatic Gain Control in Quadrature Signal Paths of a Receiver
CN102647186A (zh) * 2011-02-17 2012-08-22 联发科技股份有限公司 信号产生电路、增益估测装置与信号产生方法
CN102821452A (zh) * 2011-06-08 2012-12-12 联发科技（新加坡）私人有限公司 集成电路、无线通信单元及正交功率侦测方法
CN105577176A (zh) * 2014-11-05 2016-05-11 联发科技股份有限公司 调变电路及其操作方法
US9377795B1 (en) * 2014-11-17 2016-06-28 Xilinx, Inc. Temperature correction of an on-chip voltage reference
CN107896105A (zh) * 2016-10-03 2018-04-10 亚德诺半导体集团 用于锁相回路的片上测量

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. DESEADA GUTIERREZ PASCUAL: "Photonic Integrated Gain Switched Optical Frequency Comb for Spectrally Efficient Optical Transmission Systems" *
王哲;阴亚芳;: "基于软件无线电语音通信系统设计", no. 19 *

Also Published As

Publication number Publication date
CN114978220B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US11012104B2 (en) Apparatus and methods for calibrating radio frequency transmitters to compensate for common mode local oscillator leakage
US7773965B1 (en) Calibrated quadrature very low intermediate frequency receiver
US7415253B2 (en) Temperature compensation of transmit power of a wireless communication device
US9210535B2 (en) Systems and methods for active interference cancellation to improve coexistence
US20050245213A1 (en) Communication apparatus
US10135472B1 (en) Apparatus and methods for compensating radio frequency transmitters for local oscillator leakage
US20160013816A1 (en) Adaptive/Configurable Intermediate Frequency (IF) Wireless Receiver And Bluetooth Device Using The Same
CN108233962B (zh) 使用功率放大器噪声的接收机校准
US7158762B2 (en) Direct conversion RF transceiver with automatic transmit power control
KR20060028766A (ko) 캐리어 누설을 억제하는 방법 및 시스템
US7079818B2 (en) Programmable mutlistage amplifier and radio applications thereof
US20050157819A1 (en) Receivers gain imbalance calibration circuits and methods thereof
US7949324B2 (en) Method for compensating transmission carrier leakage and transceiving circuit embodying the same
US20090080563A1 (en) Signal generating apparatus and method thereof
EP3584962B1 (en) Method and apparatus for facilitating antenna calibration and transceiver
JP5932689B2 (ja) 送信装置
JP2003506942A (ja) 相互変調プロダクト相殺回路
KR20130092773A (ko) 통신 기기에서 라디오 주파수 회로에 대한 켈리브레이션을 지원하는 장치 및 방법
US7263145B2 (en) Semiconductor integrated circuit device, wireless LAN system, and auto gain control system
CN114978220A (zh) 通信芯片
TWI779484B (zh) 通訊晶片
US20240106395A1 (en) Radio frequency (rf) front end envelope tracking with machine learning
TW201448498A (zh) 內建自我測試功能之信號處理系統、其測試方法以及測試訊號產生器
KR20030048969A (ko) 기지국 송신기의 자동 이득 조절 회로 및 방법
US20230361801A1 (en) Transceiver and calibration method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant