CN114968674A - 级联式数据传输系统以及数据传输单元 - Google Patents
级联式数据传输系统以及数据传输单元 Download PDFInfo
- Publication number
- CN114968674A CN114968674A CN202110212063.3A CN202110212063A CN114968674A CN 114968674 A CN114968674 A CN 114968674A CN 202110212063 A CN202110212063 A CN 202110212063A CN 114968674 A CN114968674 A CN 114968674A
- Authority
- CN
- China
- Prior art keywords
- data
- data signal
- signal
- data transmission
- transmission unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供一种级联式数据传输系统以及数据传输单元。级联式数据传输系统包括多个数据传输单元。所述数据传输单元包括输入端、第一传输端以及第二传输端。所述多个数据传输单元中,第N级数据传输单元经由输入端接收第N级数据信号,依据第N级数据信号产生第N+a级数据信号以及第N+b级数据信号。第N级数据传输单元经由第一传输端将第N+a级数据信号输出到第N+a级数据传输单元。第N级数据传输单元还经由第二传输端将第N+b级数据信号输出到第N+b级数据传输单元。
Description
技术领域
本发明涉及一种级联式数据传输系统以及数据传输单元,尤其涉及一种驱动LED的应用。
背景技术
请参考图1,图1是现行的级联式数据传输系统的示意图。级联式数据传输系统10包括彼此串联的数据传输单元11~14。数据传输单元11~14分别具有一个数据输入端DI、一个数据输出端DO。数据传输单元11的数据输出端DO会电性连接到数据传输单元12的数据输入端DI。数据传输单元12的数据输出端DO会电性连接到数据传输单元13的数据输入端DI,依此类推。
然而,当数据传输单元11~14的其中一数据传输单元发生异常(如损坏、脱落)时,级联式数据传输系统10的部分数据传输单元也会无法正常运作。举例来说,当数据传输单元12发生异常时,数据传输单元12无法正常地将数据提供到数据传输单元13。因此数据传输单元13也会发生异常。同理可推,数据传输单元14也会发生异常。因此,如何在一数据传输单元发生异常的情况下确保级联式数据传输系统10的其余数据传输单元都能正常运作,是本领域技术人员所要努力的研究重点之一。
发明内容
本发明提供一种数据传输系统以及适用于数据传输系统的数据传输单元,能够在部分的数据传输单元发生异常的情况下确保级联式数据传输系统的其余数据传输单元都能正常运作。
本发明的级联式数据传输系统包括多个数据传输单元。所述多个数据传输单元中的第N级数据传输单元包括第一输入端、第一传输端、第二传输端。第N级数据传输单元的第一传输端电性连接到第N+a级数据传输单元的输入端。第N级数据传输单元的第二传输端电性连接到第N+b级数据传输单元的输入端。第N级数据传输单元经由输入端接收第N级数据信号,经由第一传输端将第N+a级数据信号输出到第N+a级数据传输单元,并经由第二传输端将第N+b级数据信号输出到第N+b级数据传输单元。N、a、b分别为正整数,并且b大于a。
本发明的数据传输单元适用以驱动多个组件。数据传输单元至少包括数据信号产生电路以及驱动信号产生电路。数据信号产生电路依据第N级数据信号产生第N+a级数据信号、第N+b级数据信号并获取第N级数据。数据信号产生电路经由第一传输端输出第N+a级数据信号,并经由第二传输端输出第N+b级数据信号。驱动信号产生电路依据第N级数据产生K个第N级驱动信号以驱动所述多个组件。K为正整数。
基于上述,本发明的级联式数据传输系统包括多个彼此连接的数据传输单元。第N级数据传输单元依据第N级数据信号产生第N+a级数据信号以及第N+b级数据信号,经由第一传输端将第N+a级数据信号输出到第N+a级数据传输单元,并经由第二传输端将第N+b级数据信号输出到第N+b级数据传输单元。如此一来,本发明能够在部分的数据传输单元发生异常的情况下确保级联式数据传输系统的其余数据传输单元都能正常运作。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是现行的级联式数据传输系统的示意图;
图2是依据本发明第一实施例所示出的级联式数据传输系统的示意图;
图3A是依据本发明第二实施例所示出的级联式数据传输系统的示意图;
图3B是依据本发明第二实施例所示出的异常发生示意图;
图4是依据本发明第二实施例所示出的第一种数据传输单元的示意图;
图5是依据本发明一实施例所示出的多个数据信号的示意图;
图6是依据本发明另一实施例所示出的多个数据信号的示意图;
图7A是依据本发明第二实施例所示出的级联式数据传输系统的另一示意图;
图7B是适用于图7A的数据传输单元的一实施例;
图8是依据本发明第二实施例所示出的第二种数据传输单元的示意图;
图9是依据本发明第二实施例所示出的第三种数据传输单元的示意图;
图10是依据本发明一实施例所示出的数据信号的波形图;
图11是依据本发明第三实施例所示出的级联式数据传输系统的示意图。
附图标记说明
10、100、200、200’、600:级联式数据传输系统;
11、12、13、14、110(N)、110(N+a)、110(N+b)、210~240、310、420、610~640、710:数据传输单元;
211、311、421、711:数据信号产生电路;
212、312、422、712:驱动信号产生电路;
313、423:检测电路;
314、424:开关;
DA1、DA(N)、DA(N+a)、DA(N+b):数据;
DI、P1~P4、P(N)、P(N+a)、P(N+b)、TI2_1、TI2_2、TI2_3、TI2_4、TI2(N):输入端;
DO:输出端;
H:高逻辑电平信号;
L:低逻辑电平信号;
SDA、SDA1~SDA4、SDA3_2、SDA4_2、SDA(N)、SDA(N+1)、SDA(N+2)、SDA(N+a)、SDA(N+a+a)、SDA(N+b)、SDA(N+a+b):数据信号;
TO1、TO1_1、TO1_2、TO1_3、TO1_4、TO1(N)、TO1(N+1)、TO1(N+2)、TO1(N+a)、TO1(N+b):第一传输端;
TO2、TO2_1、TO2_2、TO2_3、TO2_4、TO2(N)、TO2(N+1)、TO2(N+2)、TO2(N+a)、TO2(N+b):第二传输端;
SDR1、SDR(N)、SDR(N+a)、SDR(N+b):驱动信号;
SH:标头信号;
T:周期;
(+)、(-):极性。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同组件符号在附图和描述中用来表示相同或相似部分。
请参考图2,图2是依据本发明第一实施例所示出的级联式数据传输系统的示意图。在本实施例中,级联式数据传输系统100包括彼此连接的多个数据传输单元110(N)、110(N+a)、110(N+b)。数据传输单元110(N)、110(N+a)、110(N+b)分别驱动多个组件(未示出)。组件可例如是发光组件(本发明不现于此),如任意形式的发光二极管。为了便于说明,本实施例仅示例出多个数据传输单元中的数据传输单元110(N)、110(N+a)、110(N+b)。在本实施例中,N、a、b分别为正整数,并且b大于a。在本实施例中,数据传输单元110(N)(即,第N级数据传输单元)包括输入端P(N)、第一传输端TO1(N)、第二传输端TO2(N)。数据传输单元110(N+a)(即,第N+a级数据传输单元)包括输入端P(N+a)、第一传输端TO1(N+a)、第二传输端TO2(N+a)。数据传输单元110(N+b)(即,第N+b级数据传输单元)包括输入端P(N+b)、第一传输端TO1(N+b)、第二传输端TO2(N+b)。
在本实施例中,数据传输单元110(N)经由输入端P(N)接收数据信号SDA(N)(即,第N级数据信号),依据数据信号SDA(N)产生数据信号SDA(N+a)(即,第N+a级数据信号)以及数据信号SDA(N+b)(即,第N+b级数据信号)。并经由第一传输端TO1(N)将数据信号SDA(N+a)输出到数据传输单元110(N+a),并经由第二传输端TO2(N)将数据信号SDA(N+b)输出到数据传输单元110(N+b)。数据传输单元110(N+a)经由输入端P(N+a)接收来自于数据传输单元110(N)的数据信号SDA(N+a)以及其他数据传输单元的数据信号SDA(N+a),依据数据信号SDA(N+a)产生数据信号SDA(N+a+a)以及数据信号SDA(N+a+b)。数据传输单元110(N+a)经由第一传输端TO1(N+a)输出数据信号SDA(N+a+a),并经由第二传输端TO2(N+a)输出数据信号SDA(N+a+b)。数据传输单元110(N+b)经由输入端P(N+b)接收来自于数据传输单元110(N)的数据信号SDA(N+b)以及其他数据传输单元的数据信号SDA(N+b)。应注意的是,数据传输单元110(N)、110(N+a)都能够分别将不同级的数据信号提供到不同级的数据传输单元。因此,级联式数据传输系统100中的数据传输单元分别可接收到来自于不同数据传输单元的数据信号。如此一来,当级联式数据传输系统100中的部分数据传输单元发生异常时,其余的数据传输单元依旧能够顺利运作。
以下多个实施例将以a等于1以及b等于2来说明。
请参考图3A,图3A是依据本发明第二实施例所示出的级联式数据传输系统的示意图。在本实施例中,级联式数据传输系统200包括数据传输单元210~240。数据传输单元210~240彼此连接。数据传输单元210~240分别包括输入端、第一传输端、第二传输端。在本实施例中,数据传输单元210(即,第一级数据传输单元)包括输入端P1、第一传输端TO1_1、第二传输端TO2_1。数据传输单元220(即,第二级数据传输单元)包括输入端P2、第一传输端TO1_2、第二传输端TO2_2。数据传输单元230(即,第三级数据传输单元)包括输入端P3、第一传输端TO1_3、第二传输端TO2_3。数据传输单元240(即,第四级数据传输单元)包括输入端P4、第一传输端TO1_4、第二传输端TO2_4。
在本实施例中,数据传输单元210的第一传输端TO1_1电性连接到数据传输单元220的输入端P2。数据传输单元210的第二传输端TO2_1电性连接到数据传输单元230的输入端P3。数据传输单元220的第一传输端TO1_2电性连接到数据传输单元230的输入端P3。数据传输单元210的第二传输端TO2_2电性连接到数据传输单元240的输入端P4,依此类推。
在本实施例中,数据传输单元210经由输入端P1接收数据信号SDA1(即,第N级数据信号),依据数据信号SDA1产生数据信号SDA2(即,第N+a级数据信号)以及数据信号SDA3(即,第N+b级数据信号)。数据传输单元210经由第一传输端TO1_1将数据信号SDA2输出到数据传输单元220,并经由第二传输端TO2_1将数据信号SDA3输出到数据传输单元230。数据传输单元220经由输入端P2接收数据信号SDA2,依据数据信号SDA2产生数据信号SDA3以及数据信号SDA4。数据传输单元220经由第一传输端TO1_2将数据信号SDA3输出到数据传输单元230,并经由第二传输端TO2_2将数据信号SDA4输出到数据传输单元240。
在本实施例中,数据传输单元210所提供的数据信号SDA3以及数据传输单元220所提供的数据信号SDA3都会被提供到同一输入端P3。
数据传输单元230以及数据传输单元240的运作方式可以由数据传输单元210、220的运作方式获得足够的教示,因此恕不在此重述。
在本实施例中,为了便于说明,级联式数据传输系统20仅以4个数据传输单元210~240为示例。本发明的数据传输单元的串联数量大于2个,并不以本实施例的数据传输单元的串联数量为限。
在一些实施例中,数据传输单元210~240的至少其中之一还包括第三传输端。数据传输单元210~240的至少其中之一可提供3种不同级数据信号。所述3种不同级数据信号会分别经由第一传输端、第二传输端以及第三传输端被提供到其他的数据传输单元的输入端。本发明的数据传输单元所能提供的数据信号的数量以及传输端的数量并不以本实施例为限。
请参考图3B,图3B是依据本发明第二实施例所示出的异常发生示意图。在本实施例中,当数据传输单元220与数据传输单元230之间的联机发生异常(如,数据传输单元220损坏或者是数据传输单元220与数据传输单元230的连接线路发生脱落)时,数据传输单元220无法将数据信号SDA3提供到数据传输单元230。但此时还可由数据传输单元210经由第二传输端TO2_1将数据信号SDA3提供到数据传输单元230。如此一来,数据传输单元230在接收到数据传输单元210所提供的数据信号SDA3的情况下,数据传输单元230、240依旧能够顺利运作。
请同时参考图3A以及图4,图4是依据本发明第二实施例所示出的第一种数据传输单元的示意图。在本实施例中,数据传输单元210进一步包括数据信号产生电路211以及驱动信号产生电路212。数据信号产生电路211会接收数据信号SDA1,并且对数据信号SDA1进行处理以产生数据信号SDA2、SDA3以及获取数据DA1。驱动信号产生电路212依据数据DA1产生K个驱动信号SDR1以驱动多个组件。K为正整数。
在本实施例中,数据传输单元210例如是微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor,DSP)、可程序化控制器、特殊应用集成电路(Application Specific Integrated Circuits,ASIC)、可程序化逻辑设备(ProgrammableLogic Device,PLD)或其他类似装置或这些装置的组合。在本实施例中,驱动信号产生电路212可以是任意形式的信号转换电路或缓冲器。
举例来说明数据信号的处理方式,请同时参考图3A以及图5,图5是依据本发明一实施例所示出的多个数据信号的示意图。图5示例出数据信号SDA1~SDA4。在本实施例中,数据信号SDA1包括标头信号SH、数据DA1~DA4。数据传输单元210会利用参考信号覆盖数据信号SDA1中的数据DA1以产生数据信号SDA2,并且利用参考信号覆盖数据信号SDA1中的数据DA1、DA2以产生数据信号SDA3。在本实施例中,参考信号例如是低逻辑电平信号(被标示为“L”)。
在本实施例中,数据传输单元220会利用参考信号覆盖数据信号SDA2中的数据DA2以产生数据信号SDA3,并且利用参考信号覆盖数据信号SDA2中的数据DA2、DA3以产生数据信号SDA4。
另举例来说,请同时参考图3A以及图6,图6是依据本发明另一实施例所示出的多个数据信号的示意图。图6示例出数据信号SDA1~SDA4。在本实施例中,参考信号可以是高逻辑电平信号(被标示为“H”)。
请参考图7A,图7A是依据本发明第二实施例所示出的级联式数据传输系统的另一示意图。与图3A所示的级联式数据传输系统200相比,在本实施例的级联式数据传输系统200’中,相较于数据传输单元210还包括输入端TI2_1。数据传输单元220还包括输入端TI2_2。数据传输单元230还包括输入端TI2_3。数据传输单元240还包括输入端TI2_4。在本实施例中,数据传输单元210经由输入端P1接收数据信号SDA1。数据传输单元210将数据信号SDA2提供到数据传输单元220的输入端P2,并将数据信号SDA3_2提供到数据传输单元230的输入端TI2_3。数据传输单元220将数据信号SDA3提供到数据传输单元230的输入端P3,并将数据信号SDA4_2提供到数据传输单元240的输入端TI2_4,依此类推。因此,以数据传输单元230为例,数据传输单元230可经由输入端P3接收到数据传输单元220所提供的数据信号SDA3,经由输入端TI2_3接收到数据传输单元210所提供的数据信号SDA3_2。
请参考图7A与图7B,图7B是适用于图7A的数据传输单元的一实施例。在数据传输单元710中,数据信号产生电路711会经由输入端P(N)接收数据信号SDA(N)_1,并经由输入端TI2(N)接收数据信号SDA(N)_2。数据信号产生电路711选择数据信号SDA(N)_1与SDA(N)_2两者之间的正常数据信号(如,符合级联式数据传输系统的编码规则的数据信号)以产生数据信号SDA(N+a)与数据信号SDA(N+b),例如当数据信号SDA(N)_1与数据信号SDA(N)_2皆为正常时,可选择数据信号SDA(N)_1以及数据信号SDA(N)_2的其中一者以产生数据信号SDA(N+a)与数据信号SDA(N+b)。当数据信号SDA(N)_1与数据信号SDA(N)_2有一个为异常(如,不符合级联式数据传输系统的编码规则的数据信号)时则选择另一正常数据信号以产生数据信号SDA(N+a)与数据信号SDA(N+b)。在本实施例中,驱动信号产生电路712的实施细节相似于驱动信号产生电路212的实施细节,因此恕不在此重述。
在一些实施例中,数据传输单元还能够将第一传输端默认为接收数据信号。当检测到第一传输端上的数据信号为异常时,数据传输单元才会将第一传输端改为输出数据信号。在一些实施例中,数据传输单元还能够将第二传输端默认为接收数据信号。当检测到第二传输端上的数据信号为异常时,数据传输单元才会将第二传输端改为输出数据信号。下文将举例说明具有上述检测功能的数据传输单元的实施方式。
在本实施例中,图7A的数据传输单元210~240可以是由数据传输单元710来实现。举例来说,数据传输单元210经由第一输出端TO1_1将数据信号SDA2传送到数据传输单元220的输入端P2,并经由第二输出端TO2_1将数据信号SDA3传送到数据传输单元230的输入端TI2_3。另举例来说,在一些实施例中,数据传输单元210可经由第一输出端TO1_1将数据信号SDA2传送到数据传输单元220的输入端TI2_2,并经由第二输出端TO2_1将数据信号SDA3传送到数据传输单元230的输入端P3。本发明的数据传输单元的输入端与其他数据传输单元的输出端之间的耦接方式并不以本实施例为限。
在一些实施例中,图7A的部分数据传输单元可以是由数据传输单元710来实现,其余的数据传输单元可以是由如图4所示的数据传输单元210来被取代。举例来说,图7A的数据传输单元230是由数据传输单元710来实现,图7A的数据传输单元240是由图4所示的数据传输单元210来被取代。因此,数据传输单元230会经由输入端TI2_3接收到来自于数据传输单元210的数据信号SDA3_2,并经由输入端P3接收到来自于数据传输单元220的数据信号SDA3。数据传输单元240则会经由输入端P4接收到来自于数据传输单元230的数据信号SDA4以及来自于数据传输单元220的数据信号SDA4_2。本发明的数据传输单元的输入端所接收到的数据信号的来源并不以本实施例为限。
请同时参考图3A以及图8,图8是依据本发明第二实施例所示出的第二种数据传输单元的示意图。图8所示的数据传输单元310可适用于级联式数据传输系统200。在本实施例中,数据传输单元310可取代级联式数据传输系统200中的数据传输单元210~240的其中一者。在本实施例中,数据传输单元310包括输入端P(N)、第一传输端TO1(N)、第二传输端TO2(N)、数据信号产生电路311、驱动信号产生电路312以及检测电路313。数据信号产生电路311经由输入端P(N)接收数据信号SDA(N),依据数据信号SDA(N)产生数据信号SDA(N+1)、数据信号SDA(N+2)以及获取数据DA(N)。驱动信号产生电路312会依据数据DA(N)产生K个驱动信号SDR(N)。检测电路313耦接于第二传输端TO2(N)。检测电路313决定信号产生电路311与第二传输端TO2(N)之间是否连接,并且经由第二传输端TO2检测数据传输单元310本身以外的其余数据传输单元所输出的数据信号SDA(N+2)。
举例来说,数据传输单元310取代级联式数据传输系统200的数据传输单元210。数据传输单元310还包括开关314。开关314的第一端耦接于数据信号产生电路311。开关314的第二端耦接于第二传输端TO2(N)(也就是第二传输端TO2_1)。开关314的控制端耦接于检测电路313。首先,检测电路313会断开开关314并检测第二传输端TO2(N)上的数据信号是否正常。此时数据传输单元310无法将数据信号SDA3提供到外部。由于数据传输单元310的第二传输端TO2(N)与数据传输单元220的第一传输端TO1_2会共同连接到数据传输单元230的输入端P3,因此检测电路313能够经由第二传输端TO2(N)检测到数据传输单元230的输入端P3的接收状况。也就是说,检测电路313能够经由输入端P3检测数据传输单元230是否接收到正确的数据信号SDA3。当检测结果为正常时,检测电路313会持续断开开关314。
在另一方面,当检测结果为异常时,检测电路313会导通开关314。因此,数据传输单元310会经由第二传输端TO2(N)将数据信号SDA3提供到数据传输单元230。
在本实施例中,开关314可以是由任意形式的至少一晶体管开关、至少一传输门或至少一继电器来实现。
请同时参考图3A以及图9,图9是依据本发明第二实施例所示出的第三种数据传输单元的示意图。图9所示的数据传输单元420可适用于级联式数据传输系统200。在本实施例中,数据传输单元420可取代级联式数据传输系统200中的数据传输单元210~240的其中一者。在本实施例中,数据传输单元420包括输入端P(N)、第一传输端TO1(N)、第二传输端TO2(N)、数据信号产生电路421、驱动信号产生电路422以及检测电路423。数据信号产生电路421以及驱动信号产生电路422的操作可以在图4、图8的实施例中获得足够的教示,因此恕不在此重述。检测电路423耦接于第一传输端TO1(N)。在正常情况下,检测电路423断开信号产生电路421与第一传输端TO1(N)之间的连接,并且经由第一传输端TO1(N)检测其余数据传输单元的至少其中之一所输出的数据信号SDA(N+1)。
举例来说,数据传输单元420取代级联式数据传输系统200的数据传输单元220。数据传输单元420还包括开关424。开关424的第一端耦接于信号产生电路421。开关424的第二端耦接于第一传输端TO1(N)(也就是第一传输端TO1_2)。开关424的控制端耦接于检测电路423。首先,检测电路423会断开开关424并检测第一传输端TO1(N)上的数据信号是否正常。此时数据传输单元420无法将数据信号SDA3提供到外部。由于数据传输单元420的第一传输端TO1(N)与数据传输单元210的第二传输端TO2_1会共同连接到数据传输单元230的输入端P3,因此检测电路423能够经由第一传输端TO1(N)检测到数据传输单元230的输入端P3的接收状况。也就是说,检测电路423能够经由输入端P3检测数据传输单元230是否接收到正确的数据信号SDA3。当检测结果为正常时,检测电路423会持续断开开关424。
在另一方面,当检测结果为为异常时,检测电路423会导通开关424。因此,数据传输单元420会经由第一传输端TO1(N)将数据信号SDA3提供到数据传输单元230。
本发明的一些实施例中,第N级数据传输单元可对第N+a级数据信号以及第N+b级数据信号的其中一者进行反相以防止数据信号在传输中所产生的失真。
在此举例来说明数据信号的形式与其反相,请参考图10,图10是依据本发明一实施例所示出的数据信号的波形图。在本实施例中,数据信号SDA(N+a)(+)的数据基于指定逻辑电平的维持时间来被表示。数据信号SDA(N+a)(+)可以是任一级的数据信号的至少其中之一。在本实施例中,数据信号SDA的数据“0”以及数据“1”分别是以不同的高逻辑电平的维持时间来表示。例如数据“1”的高逻辑电平的维持时间长于数据“0”的高逻辑电平的维持时间。在本实施例中,每一位的数据的信号周期T大致上相同。数据“1”的高逻辑电平的维持时间占信号周期T的2/3。数据“0”的高逻辑电平的维持时间占信号周期T的1/3。在本实施例中,数据信号SDA(N+a)(+)被反相以形成数据信号SDA(N+a)(-)(即,经反相的数据信号SDA(N+a)(+))。也就是说,数据信号SDA(N+a)(-)的极性与数据信号SDA(N+a)(+)的极性相反。意即数据信号SDA(N+a)(-)中的低逻辑电平的维持时间较长的数据可被数据传输单元识别为数据“1”,而低逻辑电平的维持时间较短的数据识别为数据“0”。
接下来,请同时参考图10以及图11,图11是依据本发明第二实施例所示出的级联式数据传输系统的示意图。在本实施例中,级联式数据传输系统600包括数据传输单元610~640。在本实施例中,被标记为“+”的数据信号的极性与被标记为“-”的数据信号的极性相反。在本实施例中,数据传输单元610接收数据信号SDA1(+),并依据数据信号SDA1(+)产生数据信号SDA2(-)以及数据信号SDA3(+)。数据传输单元620接收数据信号SDA2(-),并依据数据信号SDA2(-)产生数据信号SDA3(+)以及数据信号SDA4(-),依此类推。在此值得一提的是,本实施例可对数据信号SDA2~SDA4进行反相以防止数据信号SDA2~SDA4在传输中所产生的失真。
综上所述,本发明的级联式数据传输系统包括多个彼此连接的数据传输单元。第N级数据传输单元依据第N级数据信号产生第N+a级数据信号以及第N+b级数据信号,将第N+a级数据信号输出到第N+a级数据传输单元,并将第N+b级数据信号输出到第N+b级数据传输单元。如此一来,本发明能够在部分的数据传输单元发生异常的情况下确保级联式数据传输系统的其余数据传输单元都能正常运作。此外,第N级数据传输单元可对第N+a级数据信号以及第N+b级数据信号的其中一者进行反相以防止数据信号在传输中所产生的失真。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种级联式数据传输系统,其特征在于,包括:
多个数据传输单元,所述多个数据传输单元彼此连接,其中所述多个数据传输单元中的第N级数据传输单元包括:
第一输入端;
第一传输端,电性连接到第N+a级数据传输单元的输入端;以及
第二传输端,电性连接到第N+b级数据传输单元的输入端,
其中所述第N级数据传输单元经由所述第一输入端接收第N级数据信号,依据所述第N级数据信号产生所述第N+a级数据信号以及所述第N+b级数据信号,经由所述第一传输端将所述第N+a级数据信号输出到所述第N+a级数据传输单元,并经由所述第二传输端将所述第N+b级数据信号输出到第N+b级数据传输单元,
其中N、a、b分别为正整数,并且b大于a。
2.根据权利要求1所述的级联式数据传输系统,其特征在于,所述第N级数据传输单元还将所述第二传输端默认为接收数据信号,当检测到所述第二传输端上的所述数据信号为异常时,经由所述第二传输端输出所述第N+b级数据信号。
3.根据权利要求1所述的级联式数据传输系统,其特征在于,所述第N级数据传输单元还将所述第一传输端默认为接收数据信号,当检测到所述第一传输端上的所述数据信号为异常时,经由所述第一传输端输出所述第N+a级数据信号。
4.根据权利要求1所述的级联式数据传输系统,其特征在于,所述第N级数据传输单元还包括:
第二输入端,
其中所述第N+a级数据信号经由所述第一传输端输出到第N+a级数据传输单元的输入端,所述第N+b级数据信号经由所述第二传输端输出到第N+b级数据传输单元的输入端。
5.根据权利要求1所述的级联式数据传输系统,其特征在于:
所述第N级数据信号包括标头信号、第N级数据、第N+a级数据以及第N+b级数据,
所述第N+a级数据信号包括所述标头信号、所述第N+a级数据以及所述第N+b级数据,并且
所述第N+b级数据信号包括所述标头信号以及所述第N+b级数据。
6.根据权利要求5所述的级联式数据传输系统,其特征在于,所述第N级数据传输单元利用参考信号覆盖所述第N级数据信号中的所述第N级数据以产生所述第N+a级数据信号,并且利用所述参考信号覆盖所述第N级数据信号中的所述第N级数据以及第N+a级数据以产生所述第N+b级数据信号。
7.根据权利要求1所述的级联式数据传输系统,其特征在于,所述第N+a级数据信号以及所述第N+b级数据信号的其中一者被进行反相。
8.根据权利要求1所述的级联式数据传输系统,其特征在于,所述第N级数据信号、第N+a级数据信号以及所述第N+b级数据信号的数据分别基于指定逻辑电平的维持时间来表示。
9.一种数据传输单元,适用以驱动多个组件,其特征在于,所述数据传输单元包括:
第一输入端;
第一传输端;
第二传输端;以及
数据信号产生电路,经由所述第一输入端接收第N级数据信号,依据所述第N级数据信号产生第N+a级数据信号、第N+b级数据信号并获取第N级数据,经由所述第一传输端输出所述第N+a级数据信号,并经由所述第二传输端输出所述第N+b级数据信号;以及
驱动信号产生电路,耦接于所述数据信号产生电路,用以依据所述第N级数据产生K个第N级驱动信号,
其中N、a、b、K分别为正整数,并且b大于a。
10.根据权利要求9所述的数据传输单元,其特征在于,所述数据传输单元还包括:
检测电路,用以决定所述数据信号产生电路与所述第二传输端之间是否导通,
其中所述数据信号产生电路与所述第二传输端之间预设为不导通,当所述检测电路检测到所述第二传输端上的数据信号为异常时便将所述数据信号产生电路与所述第二传输端之间设为导通。
11.根据权利要求9所述的数据传输单元,其特征在于,所述数据传输单元还包括:
检测电路,用以决定所述数据信号产生电路与所述第一传输端之间是否导通,
其中所述数据信号产生电路与所述第一传输端之间预设为不导通,当所述检测电路检测到所述第一传输端上的数据信号为异常时便将所述数据信号产生电路与所述第一传输端之间设为导通。
12.根据权利要求9所述的数据传输单元,其特征在于,所述数据传输单元还包括:
第二输入端,
其中所述数据信号产生电路依据来自于所述第一输入端的所述第N级数据信号以及所述第二输入端的第N级数据信号中的正常数据信号的其中之一以产生所述第N+a级数据信号与所述第N+b级数据信号。
13.根据权利要求9所述的数据传输单元,其特征在于:
所述第N级数据信号包括标头信号、第N级数据、第N+a级数据以及第N+b级数据,
所述第N+a级数据信号包括所述标头信号、所述第N+a级数据以及所述第N+b级数据,并且
所述第N+b级数据信号包括所述标头信号以及所述第N+b级数据。
14.根据权利要求13所述的数据传输单元,其特征在于,所述数据信号产生电路还经配置以:
利用参考信号覆盖所述第N级数据信号中的所述第N级数据以产生所述第N+a级数据信号,并且
利用所述参考信号覆盖所述第N级数据信号中的所述第N级数据以及第N+a级数据以产生所述第N+b级数据信号。
15.根据权利要求9所述的数据传输单元,其特征在于,所述第N+a级数据信号以及所述第N+b级数据信号的其中一者被反相。
16.根据权利要求9所述的数据传输单元,其特征在于,所述第N级数据、第N+a级数据信号以及所述第N+b级数据信号的数据分别基于指定逻辑电平的维持时间来表示。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110212063.3A CN114968674A (zh) | 2021-02-25 | 2021-02-25 | 级联式数据传输系统以及数据传输单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110212063.3A CN114968674A (zh) | 2021-02-25 | 2021-02-25 | 级联式数据传输系统以及数据传输单元 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114968674A true CN114968674A (zh) | 2022-08-30 |
Family
ID=82973075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110212063.3A Pending CN114968674A (zh) | 2021-02-25 | 2021-02-25 | 级联式数据传输系统以及数据传输单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114968674A (zh) |
-
2021
- 2021-02-25 CN CN202110212063.3A patent/CN114968674A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10880128B2 (en) | Decision feedback equalizer | |
US8207759B2 (en) | MIPI analog switch for automatic selection of multiple inputs based on clock voltages | |
US8558463B2 (en) | LED matrix open/short detection apparatus and method | |
US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
US6639397B2 (en) | Automatic test equipment for testing a device under test | |
US9590610B2 (en) | Driver circuit for signal transmission and control method of driver circuit | |
JP2008096422A (ja) | チップテスト装置とシステム | |
US11164507B2 (en) | Electronic device for driving display panel and operation method thereof | |
KR20170035027A (ko) | 데이터 송신장치, 데이터 수신장치, 데이터 송수신 시스템 | |
US8982968B2 (en) | Apparatus for converting terminal polarity for R S communication | |
US11343065B2 (en) | Serial bidirectional communication circuit and method thereof | |
CN114968674A (zh) | 级联式数据传输系统以及数据传输单元 | |
TWI764590B (zh) | 級聯式資料傳輸系統以及資料傳輸單元 | |
EP2115606A1 (en) | Integrated circuit and electronic device | |
US9787358B2 (en) | Device and method for deciding characteristics of differential signal cable | |
US11967270B2 (en) | LED display system and control method thereof | |
JP2008281992A (ja) | 表示装置の駆動回路 | |
US11054853B2 (en) | Integrated circuit device | |
EP2680504A1 (en) | Chip applied to serial transmission system and associated fail safe method | |
CN114283741B (zh) | 一种系统级联的跨级led驱动数据传输电路 | |
US6570515B2 (en) | Decoder for reducing test time for detecting defective switches in a digital-to-analog converter | |
US8166219B2 (en) | Method and apparatus for encoding/decoding bus signal | |
US6185714B1 (en) | Address trap comparator capable of carrying out high speed fault detecting test | |
US11489524B2 (en) | Semiconductor device | |
EP1041782A2 (en) | Encoding of data for transmission over differential lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |