CN114968077A - 传送控制方法、传送控制系统 - Google Patents
传送控制方法、传送控制系统 Download PDFInfo
- Publication number
- CN114968077A CN114968077A CN202110900760.8A CN202110900760A CN114968077A CN 114968077 A CN114968077 A CN 114968077A CN 202110900760 A CN202110900760 A CN 202110900760A CN 114968077 A CN114968077 A CN 114968077A
- Authority
- CN
- China
- Prior art keywords
- transmission
- controller
- reference value
- opening
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Dc Digital Transmission (AREA)
Abstract
课题在于,提供能够恰当地对障碍发生的预兆进行监视并进行应对,且能够抑制作为系统整体的性能、冗余性降低的传送控制方法及传送控制系统。解决手段在于,本发明所涉及的传送控制方法的特征在于,使用决定眼图的开口部的大小的参数,对传送线路中的传送的性能进行判定,基于所述判定的结果,对作为影响所述传送线路中的传送品质的参数的传送参数进行调整。
Description
技术领域
本发明涉及传送控制方法及传送控制系统。
背景技术
以往,例如在存储系统中,已知由于线缆的破损或老化而造成设备间的传送信号的品质劣化。另外,还已知发生由于线缆造成的故障。于是,作为应对这种事态的技术,专利文献1公开了以不对系统运用造成影响的方式进行路径诊断的技术。
专利文献1公开了一种存储系统,具备2个控制器、4个IO模组和2个存储装置,响应于从作为上级装置的主机装置针对卷进行的输入输出请求(例如读命令或写命令),针对与该卷对应的存储装置,进行数据的读出或写入等处理。另外,控制器具备对其与IO模组之间进行数据收发的数据传送路(诊断对象路径)进行诊断的诊断功能,通过被选取的均衡器变量的组合,判定相应于“正常状态”、“需要预防更换”及“需要更换”这3个种类的状态之中的哪一个状态。
在先技术文献
专利文献
[专利文献1]日本特开2017-129969号公报
发明内容
发明所要解决的课题
但是,在对设备间进行连接的高速传送(例如PCIe所涉及的高速传送)中,考虑即使使用了专利文献1的技术,也无法在系统工作时恰当地对障碍发生的预兆进行监视,结果,无法保证发生故障时以外的传送品质,作为系统整体的性能、冗余性有时降低。
于是,本发明的目的在于,提供能够恰当地对障碍发生的预兆进行监视并进行应对,且能够抑制作为系统整体的性能、冗余性降低的传送控制方法及传送控制系统。
用于解决课题的手段
根据本发明的第1方式,提供下述的传送控制方法。即,传送控制方法使用决定眼图的开口部的大小的参数,对传送线路中的传送的性能进行判定,基于所述判定的结果,对作为影响传送线路中的传送品质的参数的传送参数进行调整。
根据本发明的第2方式,提供下述的传送控制系统。即,传送控制系统具备存储部和第1控制器。第1控制器与对作为上级装置的主机和存储部进行连接的第1传送线路连接。第1控制器执行调整处理程序,使用决定眼图的开口部的大小的参数,对第1传送线路中的传送的性能进行判定,基于所述判定的结果,对作为影响第1传送线路中的传送品质的参数的传送参数进行调整。
发明效果
根据本发明,提供能够恰当地对障碍发生的预兆进行监视并进行应对,且能够抑制作为系统整体的性能、冗余性降低的传送控制方法及传送控制系统。
附图说明
图1是用于说明本实施方式的存储系统的系统框图。
图2是用于说明调整处理程序的处理的流程图。
图3是本实施方式中使用的数据(阈值表及测定值表)的一例。
图4是本实施方式中使用的数据(周期表)的一例。
图5是用于说明自主控制处理程序的处理的流程图。
图6是用于说明本实施方式的存储系统中的程序及数据与硬件的关系的图。
附图标记说明:
1存储系统
11第1控制器
12第2控制器
21第1IO装置
22第2IO装置
31第1存储装置
32第2存储装置
41 主机
51 服务处理器
61 调整处理程序
62 自主控制处理程序
71 阈值表
72 测定值表
73 周期表
具体实施方式
参照图1说明本实施方式的存储系统的构成。存储系统1(传送控制系统)具备第1控制器11(电子计算机)、第2控制器12、第1IO装置21、第2IO装置22和存储部。存储部能够由适宜的存储装置(例如硬盘驱动器)构成,在本实施方式中,由2个存储装置(第1存储装置31及第2存储装置32)构成。
第1控制器11具备CPU和SW(开关),被设置在对作为上级装置的主机41与第1存储装置31进行连接的传送线路(第1传送线路)上。第1IO装置21具备LSI(在本实施方式中作为芯片组构成)和ROM,被设置在第1控制器11与主机41之间。
用于向第1控制器11的数据输入的接收部以及用于从第1IO装置21的LSI的数据输出的发送部各自被连接在传送线路(第1传送线路)上。另外,用于从第1控制器11的数据输出的发送部以及用于向第1IO装置21的LSI的数据输入的接收部各自连接在传送线路(第1传送线路)上。此外,在本实施方式中,第1控制器11与第1IO装置21的连接设为基于PCIe的连接。
第1控制器11的SW构成为用于根据状况使向第1控制器11的数据输入以及从第1控制器11的数据输出停止,被设置为由第1控制器11的CPU控制。在第1控制器11的数据输入输出停止了的情况下,传送线路(第1传送线路)上的数据的传送停止。
第2控制器12具备与第1控制器11同样的构成。即,第2控制器12具备CPU和SW(开关)。另外,第2控制器12被设置在对主机41与第2存储装置32进行连接的传送线路(第2传送线路)上。第2IO装置22与第1IO装置21同样具备LSI(作为芯片组构成)和ROM,被设置在第2控制器12与主机41之间。第2控制器12与第2IO装置22的连接是基于PCIe的连接。
第2控制器12的SW构成为用于根据状况使向第2控制器12的数据输入以及从第2控制器12的数据输出停止,被设置为由第2控制器12的CPU控制。在第2控制器12的数据输入输出停止了的情况下,传送线路(第2传送线路)上的数据的传送停止。
在本实施方式中,设为第1控制器11与第2控制器12能够通信。另外,在存储系统1上,连接着用于进行系统的监视的服务处理器51。此外,服务处理器51在图1中与第1控制器11连接,但也可以与不同于第1控制器11的控制器连接,也可以与多个控制器连接。
在本实施方式的存储系统1中,作为一例,对控制器与IO装置之间的传送线路的状态进行监视,并执行与其状态相应的控制。接下来,参照图2详细说明该控制。图2是用于说明调整处理程序的处理的流程图。
控制器对其与IO装置之间的传送线路的眼图进行测定,取得内部眼(eye)值(S101)。例如,第1控制器11通过执行调整处理程序61,对其与第1IO装置21之间的传送线路的眼图进行测定,取得该传送线路的内部眼值。另一方面,第2控制器12执行调整处理程序61,对其与第2IO装置22之间的传送线路的眼图进行测定,取得该传送线路的内部眼值。此外,取得内部眼值的定时(换言之,进行S101的处理的定时)能够适宜地决定,在本实施方式中,通过执行后述的自主控制处理程序62来决定,并取得内部眼值。
在此,关于上述的内部眼值具体进行说明。内部眼值是决定眼图的开口部的大小的参数。内部眼值只要能够适宜地评价眼图的开口部的大小即可,其计算方法不特别限定,在本实施方式中,内部眼值基于被预先准备的数据和实际测定并取得的数据而被计算。
即,如图3所示,准备决定好的眼图的开口部的数据(在图3中是阈值表71)。该数据例如能够设为基于供应商规格(也就是说,对提供服务等的供应商而言优选的规格)的数据。然后,对根据实际测定的眼图取得的数据(在图3中是测定值表72)与被准备的数据进行比较,基于是否与被准备的数据所决定的眼图相似的观点,以百分率(%)计算内部眼值。
在此,在本实施方式中,百分率(%)的值越小(也就是说,内部眼值越小),则表示测定的眼图的开口部与被准备的数据所决定的眼图的开口部越相似(也就是说,表示眼图的开口部越好地打开)。反之,百分率(%)的值越大(也就是说,内部眼值越大),则表示测定的眼图的开口部与被准备的数据所决定的眼图的开口部越不相似(也就是说,表示眼图的开口部没有很好地打开)。
如图3所示,在本实施方式中,在作为被准备的数据的阈值表71中,按信号的每个种类,设置有决定眼图的开口部的大小的数据(在图3中,作为一例,是以开口部的代表性的中心位置为基准向上下左右各自的长度的数据)。另外,在测定值表72中,也与阈值表71对应地,按信号的每个种类,设置有决定眼图的开口部的数据。因此,在本实施方式中,能够按信号的每个种类取得内部眼值。
内部眼值作为一例,也可以基于开口部的高度(也就是说,开口部的上下方向的长度)以及开口部的宽度(也就是说,开口部的左右方向的长度)被计算,由此,计算具有妥当性的内部眼值。但是,也可以通过与该计算方法不同的方法(例如仅使用开口部的高度)计算内部眼值。另外,也可以省略与被准备的数据的比较,而根据测定的数据直接计算内部眼值。
控制器针对内部眼值是否为30%以上进行判定(S102)。在内部眼值不为30%以上的情况下,结束调整处理程序61的处理。另一方面,在内部眼值为30%以上时,执行S103的处理。
即,控制器针对符合S102的处理的条件的内部眼值是否比50%小进行判定(S103)。在此,在判定为内部眼值比50%小的情况下,执行S104的处理。另一方面,在内部眼值为50%以上的情况下,执行S111的处理。
在S103的处理中判定为内部眼值比50%小的情况下,控制器对传送参数进行调整以使内部眼值比30%小。在此,传送参数是影响传送线路中的传送品质的参数。
控制器在对传送参数进行调整时,首先向其他控制器进行通知(S104)。例如,第1控制器11在取得了30%以上且小于50%的内部眼值的情况下,向第2控制器12进行通知。此外,在下述的说明中,有时将在S104的处理中接收通知的控制器称为通知接收控制器。
控制器接收来自在S104的处理中被通知的控制器(通知接收控制器)的数据,对通知接收控制器的动作状态进行确认(S105)。即,控制器针对是否为如下情况进行确认:通知接收控制器未进行传送参数的调整,且在通知接收控制器侧的传送线路中主机41与存储部(在本实施方式中为第2存储装置32)的传送已被确立。
此外,在S104的处理及S105的处理中,既可以在控制器间进行直接的通信,也可以经由服务处理器51进行通信。然后,在确认了未进行传送参数的调整且主机41与存储部的传送已被确立的情况下,执行S106的处理。另一方面,在未能进行该确认的情况下,再次执行S104的处理。
控制器使数据的输入输出停止(S106)。即,控制器的CPU对SW进行控制以使数据的输入输出停止,使传送线路中的数据的传送停止。例如,在第1控制器11停止数据的输入输出的情况下,第1传送线路中的数据的传送停止。
控制器在S106的处理中停止了数据的输入输出之后,对内部眼值进行调整(S107)。即,控制器对传送参数进行调整,以使在S102的处理中被判定为30%以上的内部眼值小于30%。在此,控制器例如也可以将调整信号的高频成分、低频成分的参数作为传送参数进行调整,来对内部眼值进行调整。另外,控制器也可以将调整信号强度的参数作为传送参数进行调整,来对内部眼值进行调整。
控制器在S107的处理中调整了内部眼值之后,针对被调整后的内部眼值是否变得小于30%进行确认(S108)。在未能确认内部眼值小于30%的情况下,控制器再次执行内部眼值的调整。
控制器在确认了内部眼值被调整为小于30%之后,向其他控制器进行通知(S109)。然后,控制器为了使得在传送线路中能够进行数据的传送,而对SW进行控制以开始数据的输入输出(S110)。此外,在S110的处理之后执行后述的S119的处理。
接下来,说明在S103的处理中判定为内部眼值为50%以上的情况下的处理。在该情况下,控制器向微处理器(与服务处理器51对应的构成)通知障碍状态(S111)。即,向微处理器通知判定为故障。然后,控制器针对接收部侧的内部眼值是否为50%以上进行确认(S112)。例如,在对该控制器的发送部与IO装置的接收部进行连接的传送线路中内部眼值为50%以上的情况下,控制器针对在IO装置的接收部侧内部眼值是否为50%以上进行确认。此外,S112的确认处理的结果通过适宜的方法被通知给用户。确认结果例如经由服务处理器51向外部装置输出,并被通知给用户。
然后,由取得了确认结果的用户进行控制器的接收部或者控制器的发送部的封装(package)更换(也就是说,作为对象的构成所涉及的封装单位的更换)。例如,在用户根据确认结果掌握了接收部侧的内部眼值不为50%以上的情况下,用户进行发送部的封装更换(S113)。例如,在用户掌握了在对控制器的发送部与IO装置的接收部进行连接的传送线路中接收部侧的内部眼值不为50%以上的情况下,用户进行控制器的发送部的封装更换。另一方面,在用户根据确认结果掌握了接收部侧的内部眼值为50%以上的情况下,用户进行接收部的封装更换(S114)。
然后,在S113的处理中更换了发送部的情况下,确认发送部侧的内部眼值(S115)。然后,在内部眼值为30%以上的情况下,向用户通知该情况(S117),由用户再次更换发送部。另一方面,在内部眼值小于30%的情况下,执行S119的处理。
在上述的S114的处理中更换了接收部的情况下,确认接收部侧的内部眼值(S116)。然后,在内部眼值为30%以上的情况下,向用户通知该情况(S118),由用户再次更换接收部。另一方面,在内部眼值小于30%的情况下,执行S119的处理。
在S119的处理中,对作为使30%以上的内部眼值成为正常(也就是说,使内部眼值小于30%)的次数的设定次数执行递增,并将其结果存放至下述说明的周期表73。接下来,参照图4说明周期表,并且也针对S119的处理进行说明。
周期表73与阈值表71和测定值表72同样按控制器及信号的每个种类存放着数据,周期表73按信号的每个种类存放着周期T和设定次数i。在此,周期T是通过执行调整处理程序61取得所对应的信号被发送时的内部眼值的周期。此外,周期T也可以由用户适宜地设定,但在本实施方式中,通过执行后述的自主控制处理程序62基于设定次数i变更周期T。
在周期表73中,设定次数i存放通过执行调整处理程序61中的S119的处理而被递增的值。因此,在调整处理程序61中,在S110、S117及S118的任一处理都未执行的状态下,存放着值“0”。然后,在该状态下执行了某一个处理的情况下,执行S119的处理中的递增,存放值“1”。
在本实施方式中,执行上述的调整处理程序61的处理的定时(换言之,S101的开始的定时)通过执行自主控制处理程序62而被决定。然后,通过执行自主控制处理程序62,进行取得并监视系统工作时的内部眼值的处理(即自主控制处理),根据状况执行传送参数的自动的调整、故障判定等。接下来,参照图5说明自主控制处理程序62的处理。图5是用于说明自主控制处理程序的处理的流程图。
控制器执行自主控制处理程序62,对设备的周期(也就是说,周期表73中的各信号的周期T)进行确认(S201)。另外,控制器对周期表73中存放的各信号的设定次数i进行确认(S202)。然后,在设定次数i为“0”的情况下(S203),以周期表73中与该设定次数i对应的周期T执行调整处理程序61并取得内部眼值(S204)。
另一方面,在设定次数i不为“0”的情况下(S203),针对设定次数i是否为1~6进行判定(S205),在设定次数i为1~6的情况下,以周期表73中与该设定次数i对应的周期T执行调整处理程序61并取得内部眼值(S206),而且进行与周期T的变更相关的处理(S207~S209)。另外,在设定次数i不为1~6的情况(也就是说,设定次数i为7的情况)下,不执行调整处理程序61,而执行将设定次数i设定为“0”的处理(S210)以及对周期T进行变更的处理(S211)。
在此,针对图4所示的周期表73的情况下的自主控制处理程序62的处理具体进行说明。
在周期表73中,PCIE_RX(0,2,4,6)的设定次数i为“0”,因此控制器(在图4中是IC1侧的控制器)以与这些信号对应的周期T(在此为30分钟),取得对这些信号进行传送的情况下的传送线路中的内部眼值,针对该内部眼值是否小于30%进行判定。在此,在内部眼值比30%小的情况下,不变更周期表73上的设定次数i,而在30分钟后再次进行处理。
另一方面,在内部眼值为30%以上,且进行了S110、S117及S119的处理的情况下,周期表73上的设定次数i递增(也就是说,PCIE_RX(0,2,4,6)的设定次数i成为“1”)。在其后(也就是说,30分钟后)的处理中,PCIE_RX(0,2,4,6)的设定次数i为“1”,因此在S206中,取得内部眼值并进行判定。在此,在内部眼值比30%小的情况下,PCIE_RX(0,2,4,6)的设定次数i为“1”而没有变化,而在内部眼值为30%以上且在S119的处理中进行了递增了的情况下,PCIE_RX(0,2,4,6)的设定次数i成为“2”。
然后,控制器(在图4中是IC1侧的控制器)计算周期T与设定次数i之积(S207),针对周期T与设定次数i之积和常数t的值是否一致进行判定(S208)。在此,常数t是预先设定的参数,常数t的值是周期T的倍数,能够从T、2T、3T、4T、5T、6T的值中选择。
在PCIE_RX(0,2,4,6)的设定次数i为“1”的情况下,在S207的处理中计算t=T×1,控制器(在图4中是IC1侧的控制器)在S208的处理中,针对是否与被设定的常数t一致进行判定。另一方面,在PCIE_RX(0,2,4,6)的设定次数i为“2”的情况下,在S207的处理中计算t=T×2,控制器在S208的处理中,针对是否与被设定的常数t一致进行判定。然后,在与被设定的常数t一致的情况下,不进行周期T的变更。另一方面,在与被设定的常数t不一致的情况下,进行设定以使周期T变长。在图4的例中,在S209中,进行使周期T变长30分钟的处理,对周期表73上的PCIE_RX(0,2,4,6)的周期T进行变更(也就是说,在该例中,周期T成为60)。
此外,在设定次数i为7次的情况下(也就是说,不满足S205的条件的情况下),进行设定次数及周期的复位处理(初始化的处理)。也就是说,在周期表73中成为7次的设定次数i变为“0”(S210),将对应的周期T变更为30(S211)。
如图6(用于说明程序及数据与硬件的关系的图)所示,上述说明的调整处理程序61由第1控制器11的CPU及第2控制器12的CPU适宜地执行即可,能够存储于适宜的记录介质。关于自主控制处理程序62也是同样的。例如,既可以在第1控制器11和第2控制器12各自中设置记录介质(例如ROM),将这些程序存放于各个记录介质中,也可以在第1控制器11、第2控制器12的外部设置记录介质(例如外置HDD),将这些程序存放于该记录介质。此外,在图6中,各个控制器记作CTL1/2。
阈值表71、测定值表72及周期表73只要能够在上述说明的程序处理中适宜使用即可,能够存储于适宜的记录介质。例如,既可以在各个设备中设置记录介质(例如ROM),存放这些表所涉及的数据,也可以在特定的设备中设置记录介质(例如在控制器中设置ROM),存放这些表所涉及的数据。另外,也可以在服务处理器51中设置记录介质,将这些表存放于该记录介质。
在上述的说明中,关于在控制器与IO装置之间的传送线路中取得内部眼值并进行调整等处理(也就是说,调整处理程序61所涉及的处理)进行了说明,但在控制器与存储部之间的传送线路中,也可以进行同样的处理。另外,在该情况下,也可以通过自主控制处理程序62进行处理。
在上述的说明中,关于使用了30%的内部眼值的基准值(第1基准值)以及50%的内部眼值的基准值(第2基准值)的处理进行了说明,但只要能够恰当地针对传送状态是否恰当、是否应该进行传送参数的调整、或者是否应该进行接收部、发送部的更换进行判定即可,内部眼值的基准值的大小也可以适宜地变更。在此,第1基准值是用于针对内部眼值是否正常进行判定的内部眼值的基准值,在本实施方式中,是上述说明的S102的处理中使用的基准值。第2基准值是用于针对是否进行内部眼值的自动调整处理、或者是否视为设备的故障并向用户等通知该情况进行判定的内部眼值的基准值,在本实施方式中,是上述说明的S103的处理中使用的基准值。另外,只要使用内部眼值的基准值进行阈值判定即可,关于是否包含基准值(例如,设为基准值以下还是设为小于基准值)能够适宜地设定。
眼图能够通过使用适宜的方法来测定。例如,也可以在传送线路上设置测定装置,并使用该测定装置来测定眼图。
在本实施方式中,存储部由2个存储装置(第1存储装置31及第2存储装置32)构成,但也可以由3个以上的存储装置构成,也可以由1个存储装置构成。在该情况下(存储部由1个存储装置构成的情况下),各个传送线路与共通的存储装置连接。另外,在本实施方式中,关于2个传送线路进行了说明,但也可以构成为具备3个以上的传送线路。另外,在各个传送线路上设置控制器和IO装置,各个传送线路作为一例分别与个别的存储装置或者共通的存储装置连接。
在现有技术中,在设备间的高速传送(例如像PCle那样的高速传送)中,难以进行系统工作时的恰当的预兆监视以及系统工作时的传送参数的恰当的调整,由此,在作为系统整体的性能、冗余性降低的观点上,考虑尚有改进的余地。相对于此,根据本实施方式的技术,通过利用内部眼值,能够在系统的工作时进行恰当的预兆监视(也就是说,障碍发生的预兆、故障的检测),而且,在系统工作时根据状况恰当地对传送参数进行调整,因此具有能够维持传送品质,且能够抑制系统工作时的性能、冗余性的降低的优点。
另外,在设备的规格存在差异(也就是说,基板上安装的设备间对规格的支持存在差异)的情况下,仅能够设定(调整)在设备间没有差异的标准性的传送参数(例如,加重或均衡器所涉及的值)。因此,在现有技术中,在不支持加重或均衡器变更、或者不推荐该变更的设备中,考虑有时无法进行恰当的预兆监视且恰当地对传送参数进行调整。相对于此,根据本实施方式,通过使用内部眼值,能够进行恰当的预兆监视,且恰当地对传送参数进行调整。
以上关于实施方式进行了说明,但本发明不限定于上述的实施方式,还包含各种变形例。例如,能够针对实施方式的构成的一部分进行其他构成的追加、删除、置换。
作为处理器的一例可以考虑CPU,但只要是执行规定处理的主体即可,也可以是其他半导体设备(例如GPU)。
Claims (13)
1.一种传送控制方法,其特征在于,
使用决定眼图的开口部的大小的参数,对传送线路中的传送的性能进行判定,基于所述判定的结果,对作为影响所述传送线路中的传送品质的参数的传送参数进行调整。
2.如权利要求1所述的传送控制方法,其特征在于,
所述决定眼图的开口部的大小的参数,基于开口部的高度以及开口部的宽度被决定。
3.如权利要求1所述的传送控制方法,其特征在于,
所述判定是基于决定了眼图的开口部的大小的第1基准值及第2基准值的判定,
在所述第2基准值是决定与所述第1基准值所决定的所述开口部的大小相比较小的开口部的大小的基准值的情况下,
在通过所述判定,判定为眼图的开口部的大小比所述第1基准值小或为所述第1基准值以下,而且眼图的开口部的大小比所述第2基准值大或为所述第2基准值以上的情况下,所述传送参数被调整。
4.如权利要求3所述的传送控制方法,其特征在于,
在判定为眼图的开口部的大小比所述第2基准值小或为所述第2基准值以下的情况下,不进行传送参数的调整,而向用户报知。
5.如权利要求1所述的传送控制方法,其特征在于,
所述判定按周期被执行。
6.如权利要求5所述的传送控制方法,其特征在于,
所述周期以与对所述传送参数进行了调整的次数相应地变长的方式被变更。
7.一种使电子计算机执行如权利要求1所述的传送控制方法的程序。
8.一种传送控制系统,其特征在于,具备:
存储部;以及
第1控制器,与对作为上级装置的主机和所述存储部进行连接的第1传送线路连接,
所述第1控制器,
执行调整处理程序,
使用决定眼图的开口部的大小的参数,对所述第1传送线路中的传送的性能进行判定,基于所述判定的结果,对作为影响所述第1传送线路中的传送品质的参数的传送参数进行调整。
9.如权利要求8所述的传送控制系统,其特征在于,具备:
第2控制器,与对所述主机和所述存储部进行连接的第2传送线路连接,
所述第1控制器与所述第2控制器能够进行通信,
所述第2控制器,
执行调整处理程序,
使用决定眼图的开口部的大小的参数,对所述第2传送线路中的传送的性能进行判定,基于所述判定的结果,能够对作为影响所述第2传送线路中的传送品质的参数的传送参数进行调整,
所述第1控制器,
执行调整处理程序,
在确认了所述第2控制器未对传送参数进行调整之后,使所述第1传送线路中的数据的传送停止,
在对传送参数进行了调整之后,使所述第1传送线路中的数据的传送重新开始。
10.如权利要求8所述的传送控制系统,其特征在于,
所述第1控制器,
执行所述调整处理程序,
进行基于决定了眼图的开口部的大小的第1基准值及第2基准值的判定,
在所述第2基准值是决定与所述第1基准值所决定的所述开口部的大小相比较小的开口部的大小的基准值的情况下,在判定为眼图的开口部的大小比所述第1基准值小或为所述第1基准值以下,而且眼图的开口部的大小比所述第2基准值大或为所述第2基准值以上的情况下,对所述传送参数进行调整。
11.如权利要求10所述的传送控制系统,其特征在于,
所述第1控制器与服务处理器连接,能够与该服务处理器进行通信,
所述第1控制器,
执行所述调整处理程序,
在判定为眼图的开口部的大小比所述第2基准值小或为所述第2基准值以下的情况下,不进行传送参数的调整,而向所述服务处理器进行通知。
12.如权利要求8所述的传送控制系统,其特征在于,
所述第1控制器,
执行自主控制处理程序,
按周期通过执行所述调整处理程序来进行所述判定。
13.如权利要求12所述的传送控制系统,其特征在于,
所述第1控制器,
执行自主控制处理程序,
对所述周期进行变更,以使该周期与对所述传送参数进行了调整的次数相应地变长。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021024672A JP7266054B2 (ja) | 2021-02-18 | 2021-02-18 | 伝送制御方法、伝送制御システム |
JP2021-024672 | 2021-02-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114968077A true CN114968077A (zh) | 2022-08-30 |
Family
ID=82800845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110900760.8A Pending CN114968077A (zh) | 2021-02-18 | 2021-08-06 | 传送控制方法、传送控制系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11644976B2 (zh) |
JP (1) | JP7266054B2 (zh) |
CN (1) | CN114968077A (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030097226A1 (en) | 2001-11-21 | 2003-05-22 | Synthesys | Apparatus and method for sampling eye diagrams with window comparators |
EP1460793A1 (en) | 2003-03-19 | 2004-09-22 | Synthesys Research, Inc. | A method and apparatus for counting the errors of a data signal that are outside the limits of an eye mask |
JP4480386B2 (ja) * | 2003-11-28 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
US7983332B2 (en) | 2007-11-12 | 2011-07-19 | Tektronix, Inc. | Eye violation and excess jitter trigger |
JP6686459B2 (ja) | 2016-01-19 | 2020-04-22 | 富士通株式会社 | 診断装置、診断方法および診断プログラム |
JP6950289B2 (ja) | 2017-06-09 | 2021-10-13 | 富士通株式会社 | 情報処理装置、プログラム、および情報システム |
KR102438991B1 (ko) * | 2017-11-28 | 2022-09-02 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
-
2021
- 2021-02-18 JP JP2021024672A patent/JP7266054B2/ja active Active
- 2021-08-06 CN CN202110900760.8A patent/CN114968077A/zh active Pending
- 2021-09-13 US US17/473,923 patent/US11644976B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220261159A1 (en) | 2022-08-18 |
JP2022126536A (ja) | 2022-08-30 |
JP7266054B2 (ja) | 2023-04-27 |
US11644976B2 (en) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8510606B2 (en) | Method and apparatus for SAS speed adjustment | |
US8812913B2 (en) | Method and apparatus for isolating storage devices to facilitate reliable communication | |
US8233336B2 (en) | Memory controller comprising adjustable transmitter impedance | |
US7895375B2 (en) | Data transfer apparatus and data transfer method | |
CN101872288A (zh) | 固态硬盘驱动器以及操作频率控制方法 | |
US20100293410A1 (en) | Memory Downsizing In A Computer Memory Subsystem | |
JP6691284B2 (ja) | 情報処理装置、ストレージシステムおよび通信制御プログラム | |
CN108540244B (zh) | 预加重系数测试方法、装置及通信设备 | |
TW200412732A (en) | Interface transceiver power management method and apparatus | |
CN114968077A (zh) | 传送控制方法、传送控制系统 | |
CN112764672B (zh) | 存储器控制器、存储装置及其控制方法以及记录介质 | |
US9720440B2 (en) | Communication apparatus and method for controlling communication apparatus | |
CN115543893B (zh) | 一种服务器及其接口扩展方法、装置、系统及存储介质 | |
US9461626B2 (en) | Dynamic voltage adjustment of an I/O interface signal | |
US8060332B2 (en) | Method for testing sensor function and computer program product thereof | |
JPWO2019069433A1 (ja) | パラメータ調整システムおよびパラメータ調整方法 | |
US7647420B2 (en) | Apparatus and method for controlling storage device | |
KR20140066357A (ko) | 다중 mcu 환경에서의 펌웨어 업데이트 방법 및 이를 이용한 전자제어장치 | |
JP6950289B2 (ja) | 情報処理装置、プログラム、および情報システム | |
CN114172760A (zh) | 通信控制方法、装置、无人车、存储介质及电子设备 | |
JP7155892B2 (ja) | 電子制御装置 | |
JP6654465B2 (ja) | 入出力制御装置、入出力制御方法、及び、入出力制御プログラム | |
US11239920B2 (en) | Diagnostic module, monitoring method, and storage medium | |
US11520716B2 (en) | Information processing system, storage device, and calibration method | |
CN113742143A (zh) | 一种单板异常检测方法、装置、终端、系统和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |