CN114938222A - 总线驱动器结构及控制方法 - Google Patents

Abstract

本发明提供了一种总线驱动器结构及控制方法，包括：高边驱动电路；高边驱动电路连接在电源与负载之间。高边驱动电路包括：高边第一晶体管、高边第二晶体管、高边反向电流阻隔单元；高边第一晶体管的栅极、高边第二晶体管的栅极分别连接高边栅极控制单元；高边第一晶体管的漏极连接电源，高边第一晶体管的源极连接高边反向电流阻隔单元的正极；高边第二晶体管的漏极连接高边反向电流阻隔单元的负极，高边第二晶体管的源极为高边信号端；高边信号端用于直接或间接连接负载。本发明的总线驱动器结构，可以解决现有技术中控制电路复杂、成本高、过流保护反应速度慢的问题。

Description

总线驱动器结构及控制方法

技术领域

本发明涉及总线驱动技术领域，尤其涉及一种总线驱动器结构及控制方法。

背景技术

总线驱动器结构在能够实现开关的同时，还需要防止输出级的输出电流过流，现有的总线驱动器结构的单边驱动只包括一个晶体管，该晶体管用于实现开关的功能，防止输出级的输出电流过流的功能需要靠该晶体管的栅极控制来完成，增加了控制电路的复杂程度、成本高，且过流保护反应速度慢。

发明内容

本发明提供一种总线驱动器结构及控制方法，以解决现有技术中电路复杂、成本高、过流保护反应速度慢的问题。

根据本发明的第一方面，提供一种总线驱动器结构，其包括：高边驱动电路，所述高边驱动电路连接在电源与负载之间；

所述高边驱动电路包括：高边第一晶体管、高边第二晶体管、高边反向电流阻隔单元；

所述高边第一晶体管的栅极、所述高边第二晶体管的栅极分别连接高边栅极控制单元；

所述高边第一晶体管的漏极连接所述电源，所述高边第一晶体管的源极连接所述高边反向电流阻隔单元的正极；

所述高边第二晶体管的漏极连接所述高边反向电流阻隔单元的负极，所述高边第二晶体管的源极为高边信号端；

所述高边信号端用于直接或间接连接所述负载。

较佳地，所述高边反向电流阻隔单元包括：高边第三晶体管；

所述高边第三晶体管的栅极与所述高边第三晶体管的源极相连；

所述高边第三晶体管的栅极与源极之间的连接点为所述高边反向电流阻隔单元的正极，所述高边第三晶体管的漏极为所述高边反向电流阻隔单元的负极。

较佳地，所述高边反向电流阻隔单元包括：高边第四晶体管、高边齐纳二级管、高边限流电阻；其中，

所述高边限流电阻连接在电源与所述高边第四晶体管的栅极之间；

所述高边第四晶体管的栅极与所述高边限流电阻之间的连接点还与所述高边齐纳二级管的负极相连，所述高边齐纳二级管的正极与所述高边第四晶体管的源极相连；

所述高边齐纳二级管与所述高边第四晶体管之间的连接点为所述高边反向电流阻隔单元的正极，所述高边第四晶体管的漏极为所述高边反向电流阻隔单元的负极。

较佳地，所述高边栅极控制单元包括：高边第五晶体管，所述高边第五晶体管与所述高边第二晶体管组成高边电流镜。

较佳地，还包括：低边驱动电路，所述低边驱动电路连接在负载与地之间。

较佳地，所述低边驱动电路包括：低边第一晶体管、低边第二晶体管、低边反向电流阻隔单元；

所述低边第一晶体管的栅极、所述低边第二晶体管的栅极分别连接低边栅极控制单元；

所述低边第一晶体管的源极接地，所述低边第一晶体管的漏极连接所述低边第二晶体管的源极；

所述低边第二晶体管的漏极连接所述低边反向电流阻隔单元的负极，所述低边反向电流阻隔单元的正极为所述低边信号端；

所述低边信号端用于直接或间接连接所述负载。

较佳地，所述低边反向电流阻隔单元包括：低边第三晶体管；

所述低边第三晶体管的栅极与所述低边第三晶体管的漏极相连；

所述低边第三晶体管的栅极与漏极的连接点为所述低边反向电流阻隔单元的负极，所述低边第三晶体管的源极为所述低边反向电流阻隔单元的正极。

较佳地，所述高边第二晶体管、所述低边第三晶体管为P型的高压晶体管；

所述高边反向电流阻隔单元包括：高边第三晶体管时，所述高边第三晶体管、低边第二晶体管为N型的高压晶体管。

较佳地，所述低边反向电流阻隔单元包括：低边第四晶体管、低边齐纳二级管、低边限流电阻；其中，

所述低边限流电阻连接在地与所述低边第四晶体管的栅极之间；

所述低边第四晶体管的栅极与所述低边限流电阻之间的连接点还与所述低边齐纳二级管的正极相连，所述低边齐纳二级管的负极与所述低边第四晶体管的漏极相连；

所述低边齐纳二级管与所述低边第四晶体管之间的连接点为所述低边反向电流阻隔单元的负极，所述低边第四晶体管的源极为所述低边反向电流阻隔单元的正极。

较佳地，所述低边栅极控制单元包括：低边第五晶体管，所述低边第五晶体管与所述低边第二晶体管组成低边电流镜。

较佳地，还包括：振荡衰减单元；

所述振荡衰减单元连接在所述高边驱动单元与所述低边驱动单元之间。

较佳地，所述振荡衰减单元包括：振荡衰减晶体管，所述振荡衰减晶体管的栅极控制采用栅极时序控制。

根据本发明的第二方面，提供一种总线驱动器控制方法，所述控制方法包括：在所述高边第一晶体管以及所述低边第一晶体管关断时，延迟预设时间再关断所述高边第二晶体管以及所述低边第二晶体管。

本发明提供的总线驱动器结构，通过高边驱动设置两个晶体管：高边第一晶体管、高边第二晶体管，其中高边第一晶体管实现了开关功能，高边第二晶体管实现了防止输出级的输出电流过流的功能，无需复杂的控制电路，将开关和防过流分开，控制简单，降低了成本，且过流保护反应速度快。

本发明的一可选方案中，低边驱动电路也设置了两个晶体管：低边第一晶体管、低边第二晶体管，其中低边第一晶体管实现了开关功能，高边第二晶体管实现了防止输出级的输出电流过流的功能，无需复杂的控制电路，控制更简单，进一步降低了成本，且过流保护反应速度快。

本发明的一可选方案中，通过高边反向电流阻隔单元和/或低边反向电流阻隔单元采用晶体管的形式，晶体管的抗高压能力更强。

本发明的一可选方案中，高边第二晶体管、低边第三晶体管为P型的高压晶体管，两者可以采用同样的器件类型和大小，两者对称；另外，高边第三晶体管、低边第二晶体管为N型的高压晶体管，两者也可以采用同样的器件类型和大小，两者对称；因此，高边驱动和低边驱动的输出级的高压器件对称，进而输出级的电流密度对称。

本发明的一可选方案中，通过高边反向电流阻隔单元和/或低边反向电流阻隔单元采用晶体管的形式，且晶体管的栅极和源极之间无需短接，在栅极和源极之间增加了齐纳二级管和限流电阻，这样在某些工作模式下晶体管可以是沟道开通，从而提供更小的导通电阻和导通压降，有助于增加总线输出为高的时候，高边信号端和低边信号端之间的压差。

本发明的一可选方案中，对于栅极控制，设置了高边电流镜和/或低边电流镜，通过高边电流镜和/或低边电流镜来实现限流功能，通过参考电流以及电流镜的比例来限制输出的最大电流，该电路具有响应速度快的特点，过流保护反应更快。

本发明的一可选方案中，通过在高边驱动电路和低边驱动电路之间加入振荡衰减单元，当低边信号端的电压比高边信号端的电压高的时候，可以通过振荡衰减单元进行放电，使储存在寄生感性负载中的能量衰减，从而减少振荡过程中高边信号端比低边信号端高的幅度，这样可以减少接收端判断出错误信号的概率。

本发明的一可选方案中，通过振荡衰减单元采用振荡衰减晶体管的形式，振荡衰减晶体管的栅极控制采用栅极时序控制的方式，在总线关断时可以通过控制栅极，短时间的导通振荡衰减晶体管的沟道，提供更好的衰减性能。

本发明提供的总线驱动器控制方法，通过在总线关断时，即高边第一晶体管以及低边第一晶体管关断时，延迟预设时间再关断高边第二晶体管以及低边第二晶体管，能够提供更好的衰减性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一实施例的总线驱动器结构的高边驱动电路的电路图；

图2为本发明的一较佳实施例的总线驱动器结构的高边驱动电路的电路图；

图3为本发明的另一较佳实施例的总线驱动器结构的高边驱动电路的电路图；

图4为本发明的另一较佳实施例的总线驱动器结构的高边驱动电路的电路图；

图5为本发明的一实施例的总线驱动器结构的低边驱动电路的电路图；

图6为本发明的一较佳实施例的总线驱动器结构的低边驱动电路的电路图；

图7为本发明的另一较佳实施例的总线驱动器结构的低边驱动电路的电路图；

图8为本发明的另一较佳实施例的总线驱动器结构的低边驱动电路的电路图；

图9为本发明的一较佳实施例的总线驱动器结构的电路图；

图10a为本发明的另一较佳实施例的总线驱动器结构的电路图；

图10b为本发明的另一较佳实施例的总线驱动器结构的电路图；

图10c为本发明的另一较佳实施例的总线驱动器结构的电路图；

图10d为本发明的另一较佳实施例的总线驱动器结构的电路图；

图11为本发明的另一较佳实施例的总线驱动器结构的电路图；

图12为本发明的一实施例的总线驱动器控制方法的控制电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本发明的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。

在本发明说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

一实施例中，提供一种总线驱动器结构，其包括：高边驱动电路，高边驱动电路连接在电源与负载之间。高边驱动电路包括：高边第一晶体管MPH、高边第二晶体管MPDH、高边反向电流阻隔单元，请参考图1。高边第一晶体管MPH的栅极、高边第二晶体管MPDH的栅极分别连接高边栅极控制单元，两者连接的高边栅极控制单元可以采用同一高边栅极控制单元，也可以为两个高边栅极控制单元(图中以两个为例)。高边第一晶体管MPH的漏极连接电源，高边第一晶体管MPH的源极连接高边反向电流阻隔单元的正极。高边第二晶体管MPDH的漏极连接高边反向电流阻隔单元的负极，高边第二晶体管MPDH的源极为高边信号端CANH；高边信号端CANH用于直接或间接连接负载。

上述实施例中，高边驱动电路包括了两个晶体管，还包括了高边反向电流阻隔单元。因为高边信号端CANH的信号有可能被外部其他驱动器驱动，从而致使CANH信号幅值超过该驱动器自身的电源电压，高边反向电流阻隔单元可以防止电流反灌，比如在CANH高于电源电压时，高边反向电流阻隔单元阻隔了从CANH到电源的电流。另外，在总线驱动器输出时，高边第二晶体管MPDH开通时，需要控制能流过MPDH的最大电流，即需要进行限流。上述实施例的高边驱动电路包括了两个晶体管：高边第一晶体管MPH和高边第二晶体管MPDH，一个晶体管来控制总线驱动器的开关状态，另一个做限流控制使用，将开关和限流分开，电路简单，且控制简单，降低了成本。另外，由于高边第二晶体管MPDH起到了抗外部高压的作用，这样高边第一晶体管MPH就能够使用低压器件，进一步降低了成本。

一实施例中，高边反向电流阻隔单元可以包括：高边二级管DH，请参考图1。高边二级管DH的正极为高边反向电流阻隔单元的正极，高边二级管DH的负极为高边反向电流阻隔单元的负极。

一实施例中，高边反向电流阻隔单元可以包括：高边第三晶体管MNDH，请参考图2。高边第三晶体管MNDH的栅极与高边第三晶体管MNDH的源极相连；高边第三晶体管MNDH的栅极与源极之间的连接点为高边反向电流阻隔单元的正极，高边第三晶体管MNDH的漏极为高边反向电流阻隔单元的负极。高边第三晶体管MNDH的栅极和源极短接，变为体二极管，可以起到阻隔反向电流的作用。

一实施例中，高边反向电流阻隔单元可以包括：高边第四晶体管MNDH、高边齐纳二级管DZH、高边限流电阻RGH，请参考图3。即：图2实施例中的高边第三晶体管MNDH不采用栅极和源极短接的方式，而是在增加了高边齐纳二级管DZH和高边限流电阻RGH。其中，高边限流电阻RGH连接在电源与高边第四晶体管MNDH的栅极之间；高边第四晶体管MNDH的栅极与高边限流电阻RGH之间的连接点还与高边齐纳二级管DZH的负极相连，高边齐纳二级管DZH的正极与高边第四晶体管MNDH的源极相连。高边齐纳二级管DZH与高边第四晶体管MNDH之间的连接点为高边反向电流阻隔单元的正极，高边第四晶体管MNDH的漏极为高边反向电流阻隔单元的负极。本实施例的高边反向电阻阻隔单元，在某些工作模式下MNDH可以是沟道开通，从而提供更小的导通电阻和导通压降，有助于增加总线输出为高时候高边信号端CANH和低边信号端CANL之间的压差，即信号幅度更大，进而抗噪能力更强；进一步地采用该结构可以在保证幅度一样的情况下，将芯片面积做到最小。

一实施例中，高边栅极控制单元包括：高边第五晶体管MPDHm，高边第五晶体管MPDHm与高边第二晶体管MPDH组成高边电流镜，请参考图4。高边电流镜起到限流的作用，通过参考电流irefh以及电流镜的比例1:N来限制输出的最大电流，这个电路有响应速度快的特点。

一实施例中，高边第一晶体管MPH的栅极控制采用类似图腾柱式的驱动，请参考图4。输入驱动信号drvb经过驱动增强电路连接到高边第一晶体管MPH的栅极。

一实施例中，总线驱动器结构还包括：低边驱动电路，低边驱动电路连接在负载与地之间。

一实施例中，低边驱动电路包括：低边第一晶体管MNL、低边第二晶体管MNDL、低边反向电流阻隔单元，请参考图5。低边第一晶体管MNL的栅极、低边第二晶体管MNDL的栅极分别连接低边栅极控制单元。低边第一晶体管MNL的源极接地，低边第一晶体管MNL的漏极连接低边第二晶体管MNDL的源极；低边第二晶体管MNDL的漏极连接低边反向电流阻隔单元的负极，低边反向电流阻隔单元的正极为低边信号端CANL；低边信号端用于直接或间接连接负载。

上述实施例中，低边驱动电路包括了低边反向电流阻隔单元。因为低边信号端CANL的信号有可能被外部其他驱动器驱动，从而致使CANL信号幅值低于地电压，低边反向电流阻隔单元可以防止电流反灌，比如在CANL低于地电压时，低边反向电流阻隔单元阻隔了从地到CANL的电流。另外，在总线驱动器输出时，低边第二晶体管MNDL开通时，需要控制能流过MNDL的最大电流，即需要进行限流；上述实施例的低边驱动电路包括了两个晶体管：低边第一晶体管MNL和低边第二晶体管MNDL，一个晶体管来控制总线驱动器的开关状态，另一个做限流控制使用，将开关和限流分开，电路简单，且控制简单，降低了成本。另外，由于低边第二晶体管MNDL起到了抗外部高压的作用，这样低边第一晶体管MNL就能够使用低压器件，进一步降低了成本。

一实施例中，低边反向电流阻隔单元可以包括：低边二级管DL，请参考图5。低边二级管DL的正极为低边反向电流阻隔单元的正极，低边二级管DL的负极为低边反向电流阻隔单元的负极。

一实施例中，低边反向电流阻隔单元可以包括：低边第三晶体管MPDL，请参考图6。低边第三晶体管MPDL的栅极与低边第三晶体管MPDL的漏极相连；低边第三晶体管MPDL的栅极与漏极的连接点为低边反向电流阻隔单元的负极，低边第三晶体管MPDL的源极为低边反向电流阻隔单元的正极。低边第三晶体管MPDL的栅极和源极短接，变为体二极管，可以起到阻隔反向电流的作用。

一实施例中，高边第二晶体管、低边第三晶体管为P型的高压晶体管，两者可以采用同样的器件类型和大小，只是连接方法不同，两者对称；另外，高边第三晶体管、低边第二晶体管为N型的高压晶体管，两者也可以采用同样的器件类型和大小，只是连接方法不同，两者也对称。

现有的总线驱动器结构中的高边驱动电路和低边驱动电路中连接输出的高压器件都是一边为P，另一边为N，两边的输出级的高压器件不对称，存在输出级电流密度不对称的问题。本发明的上述实施例中高边驱动电路包括一个P、一个N，低边驱动电路也是包括一个P、一个N；因此，高边驱动和低边驱动的输出级的高压器件对称，进而输出级的电流密度对称。

一实施例中，低边反向电流阻隔单元可以包括：低边第四晶体管MPDL、低边齐纳二级管DZL、低边限流电阻RGL，请参考图7。即：图6实施例中的低边第三晶体管MPDL不采用栅极和源极短接的方式，而是在增加了低边齐纳二级管DZL和低边限流电阻RGL。其中，低边限流电阻RGL连接在地与低边第四晶体管MPDL的栅极之间；低边第四晶体管MPDL的栅极与低边限流电阻RGL之间的连接点还与低边齐纳二级管DZL的正极相连，低边齐纳二级管DZL的负极与低边第四晶体管MPDL的漏极相连。低边齐纳二级管DZL与低边第四晶体管MPDL之间的连接点为低边反向电流阻隔单元的负极，低边第四晶体管MPDL的源极为低边反向电流阻隔单元的正极。本实施例的低边反向电阻阻隔单元，在某些工作模式下MPDL可以是沟道开通，从而提供更小的导通电阻和导通压降，有助于增加总线输出为高时候高边信号端CANH和低边信号端CANL之间的压差，即信号幅度更大，进而抗噪能力更强；进一步地采用该结构可以在保证幅度一样的情况下，将芯片面积做到最小。

一实施例中，高边第二晶体管、低边第四晶体管为P型的高压晶体管，两者可以采用同样的器件类型和大小，只是连接方法不同，两者对称；另外，高边第四晶体管、低边第二晶体管为N型的高压晶体管，两者也可以采用同样的器件类型和大小，只是连接方法不同，两者也对称。

一实施例中，低边栅极控制单元包括：低边第五晶体管MNDLm，低边第五晶体管MNDLm与低边第二晶体管MNDL组成低边电流镜，请参考图8。低边电流镜起到限流的作用，通过参考电流irefl以及电流镜的比例1:N来限制输出的最大电流，这个电路有响应速度快的特点。

一实施例中，低边第一晶体管MNL的栅极控制采用类似图腾柱式的驱动，请参考图8。输入驱动信号drv经过放大电路连接到低边第一晶体管MNL的栅极。

一实施例中，还包括：振荡衰减单元；振荡衰减单元连接在高边驱动单元与低边驱动单元之间。

实际工作时由于总线驱动输出会有感性负载，在总线关断时高边信号端CANH和低边信号端CANL上会造成很大的振荡，从而导致接收端产生错误信号。这里引入振荡衰减单元，当CANL的电压比CANH高的时候，可以通过振荡衰减单元进行放电，使储存在寄生感性负载中的能量衰减，从而减少振荡过程中CANH比CANL高的幅度，这样可以减少接收端判断出错误信号的概率。

一实施例中，在高边驱动单元包括高边第一晶体管、高边第二晶体管、高边反向电流阻隔单元，低边驱动单元包括低边第一晶体管、低边第二晶体管、低边反向电流阻隔单元的情况下：高边第二晶体管与高边反向电流阻隔单元之间的连接点还连接振荡衰减单元的一端；低边第二晶体管与低边反向电流阻隔单元之间的连接点还连接振荡衰减单元的另一端。

一实施例中，振荡衰减单元可以包括：二级管DRS，请参考图9。二级管DRS的正极连接低边第二晶体管与低边反向电流阻隔单元之间的连接点，二级管DRS的负极连接高边第二晶体管与高边反向电流阻隔单元之间的连接点。

一实施例中，振荡衰减单元可以包括：晶体管的体二极管，请参考图10a、图10b、图10c、图10d。

一实施例中，振荡衰减单元可以包括：振荡衰减晶体管MPDRS，请参考图11。振荡衰减晶体管MPDRS的源极连接低边第二晶体管与低边反向电流阻隔单元之间的连接点，振荡衰减晶体管MPDRS的漏极连接高边第二晶体管与高边反向电流阻隔单元之间的连接点。振荡衰减晶体管MPDRS的栅极采用栅极时序控制，在总线关断时通过栅极时序控制对栅极进行控制，短时间的导通振荡衰减晶体管的沟道，可以提供更好的衰减功能。

一实施例中，提供一种总线驱动器控制方法，在高边驱动电路包括高边第一晶体管、高边第二晶体管、高边反向电流阻隔单元，低边驱动电路包括低边第一晶体管、低边第二晶体管、低边反向电流阻隔单元的情况下，控制方法包括：在高边第一晶体管以及低边第一晶体管关断时，延迟预设时间再关断高边第二晶体管以及低边第二晶体管。该实施例的控制方法，能够提供更好的衰减功能。

一实施例中，延时可以通过在高边第二晶体管MPDH以及低边第二晶体管MNDL的栅极控制中增加延时电路的方式实现，请参考图12。不同实施例中，也可以通过延时程序的方式实现。

在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”、“具体实施过程”、“一种举例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种总线驱动器结构，其特征在于，包括：高边驱动电路，所述高边驱动电路连接在电源与负载之间；

所述高边驱动电路包括：高边第一晶体管、高边第二晶体管、高边反向电流阻隔单元；

所述高边第一晶体管的栅极、所述高边第二晶体管的栅极分别连接高边栅极控制单元；

所述高边第一晶体管的漏极连接所述电源，所述高边第一晶体管的源极连接所述高边反向电流阻隔单元的正极；

所述高边第二晶体管的漏极连接所述高边反向电流阻隔单元的负极，所述高边第二晶体管的源极为高边信号端；

所述高边信号端用于直接或间接连接所述负载。

2.根据权利要求1所述的总线驱动器结构，其特征在于，所述高边反向电流阻隔单元包括：高边第三晶体管；

所述高边第三晶体管的栅极与所述高边第三晶体管的源极相连；

所述高边第三晶体管的栅极与源极之间的连接点为所述高边反向电流阻隔单元的正极，所述高边第三晶体管的漏极为所述高边反向电流阻隔单元的负极。

3.根据权利要求1所述的总线驱动器结构，其特征在于，所述高边反向电流阻隔单元包括：高边第四晶体管、高边齐纳二级管、高边限流电阻；其中，

所述高边限流电阻连接在电源与所述高边第四晶体管的栅极之间；

所述高边第四晶体管的栅极与所述高边限流电阻之间的连接点还与所述高边齐纳二级管的负极相连，所述高边齐纳二级管的正极与所述高边第四晶体管的源极相连；

所述高边齐纳二级管与所述高边第四晶体管之间的连接点为所述高边反向电流阻隔单元的正极，所述高边第四晶体管的漏极为所述高边反向电流阻隔单元的负极。

4.根据权利要求1至3任一项所述的总线驱动器结构，其特征在于，所述高边栅极控制单元包括：高边第五晶体管，所述高边第五晶体管与所述高边第二晶体管组成高边电流镜。

5.根据权利要求1至3任一项所述的总线驱动器结构，其特征在于，还包括：低边驱动电路，所述低边驱动电路连接在负载与地之间。

6.根据权利要求5所述的总线驱动器结构，其特征在于，所述低边驱动电路包括：低边第一晶体管、低边第二晶体管、低边反向电流阻隔单元；

所述低边第一晶体管的栅极、所述低边第二晶体管的栅极分别连接低边栅极控制单元；

所述低边第一晶体管的源极接地，所述低边第一晶体管的漏极连接所述低边第二晶体管的源极；

所述低边第二晶体管的漏极连接所述低边反向电流阻隔单元的负极，所述低边反向电流阻隔单元的正极为所述低边信号端；

所述低边信号端用于直接或间接连接所述负载。

7.根据权利要求6所述的总线驱动器结构，其特征在于，所述低边反向电流阻隔单元包括：低边第三晶体管；

所述低边第三晶体管的栅极与所述低边第三晶体管的漏极相连；

所述低边第三晶体管的栅极与漏极的连接点为所述低边反向电流阻隔单元的负极，所述低边第三晶体管的源极为所述低边反向电流阻隔单元的正极。

8.根据权利要求7所述的总线驱动器结构，其特征在于，所述高边第二晶体管、所述低边第三晶体管为P型的高压晶体管；

所述高边反向电流阻隔单元包括：高边第三晶体管时，所述高边第三晶体管、低边第二晶体管为N型的高压晶体管。

9.根据权利要求6所述的总线驱动器结构，其特征在于，所述低边反向电流阻隔单元包括：低边第四晶体管、低边齐纳二级管、低边限流电阻；其中，

所述低边限流电阻连接在地与所述低边第四晶体管的栅极之间；

所述低边第四晶体管的栅极与所述低边限流电阻之间的连接点还与所述低边齐纳二级管的正极相连，所述低边齐纳二级管的负极与所述低边第四晶体管的漏极相连；

所述低边齐纳二级管与所述低边第四晶体管之间的连接点为所述低边反向电流阻隔单元的负极，所述低边第四晶体管的源极为所述低边反向电流阻隔单元的正极。

10.根据权利要求6所述的总线驱动器结构，其特征在于，所述低边栅极控制单元包括：低边第五晶体管，所述低边第五晶体管与所述低边第二晶体管组成低边电流镜。

11.根据权利要求6至10任一项所述的总线驱动器结构，其特征在于，还包括：振荡衰减单元；

所述振荡衰减单元连接在所述高边驱动单元与所述低边驱动单元之间。

12.根据权利要求11所述的总线驱动器结构，其特征在于，所述振荡衰减单元包括：振荡衰减晶体管，所述振荡衰减晶体管的栅极控制采用栅极时序控制。

13.一种总线驱动器控制方法，其特征在于，其为如权利要求11所述的总线驱动器结构的控制方法；

所述控制方法包括：在所述高边第一晶体管以及所述低边第一晶体管关断时，延迟预设时间再关断所述高边第二晶体管以及所述低边第二晶体管。

Images