CN114915740A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN114915740A
CN114915740A CN202210106204.8A CN202210106204A CN114915740A CN 114915740 A CN114915740 A CN 114915740A CN 202210106204 A CN202210106204 A CN 202210106204A CN 114915740 A CN114915740 A CN 114915740A
Authority
CN
China
Prior art keywords
coupled
output
rail
test
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210106204.8A
Other languages
English (en)
Inventor
J·肖萨
M·西文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN114915740A publication Critical patent/CN114915740A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

本公开的实施例涉及图像传感器。一种电子设备，包括图像像素的第一阵列，其具有耦合到第一选择轨的输入和耦合到第一输出轨的输出；测试像素的第二阵列，其具有耦合到第二选择轨的输入和耦合到第一输出轨的输出；测试像素的第三阵列，其具有耦合到所述第一选择轨的输入，和耦合到第二输出轨的输出。处理器，被耦合以接收在第一和第二输出轨的输出信号。在没有缺陷的情况下，来自所述第二和第三阵列的输出信号被固定在仅两个值中的一者或另一者上。由处理器接收的输出信号在第一和第二输出轨上被处理以确定缺陷的存在或不存在。

Description

图像传感器
优先权声明
本申请要求于2021年1月29日提交的法国专利No.2100897的优先权权益，其内容在此以法律允许的最大程度通过引用并入本文。
技术领域
本公开总体涉及图像传感器，并且具体地涉及CMOS图像传感器。
背景技术
通常，图像传感器包括以行和列布置的像素。对于每行，行中的像素被耦合到多个行导电轨，其使能在行中的所有像素的选择以及控制。对于每列，在列中的像素被耦合到列的导电轨，这使能表示由选择的列的像素捕捉的光强度的信号的收集。传感器的列轨连接到传感器的输出级，特别地执行采样、放大、模数转换和存储从列轨读取的信号电平的功能。通常，由传感器输出级同时(并行)读取同一行的像素，并且不同行的像素被连续地读取。
对于某些应用，作为非限制性示例，在机动车辆的传感器中采用的CMOS图像传感器的领域中，期望在每次由传感器获取图像之前、之后、和/或期间执行传感器元件的完整性检查。
发明内容
实施例克服了已知图像传感器的所有或部分缺陷。
实施例提供了一种电子设备，包括图像像素的第一阵列，具有耦合到第一选择轨的输入和耦合到第一输出轨的输出；测试像素的至少一个第二阵列，具有耦合到第二选择轨的输入和耦合到第一输出轨的输出；测试像素的至少一个第二阵列，具有耦合到第一选择轨的输入和耦合到第二输出轨的输出；以及处理器，其中第二阵列和第三阵列的每个测试像素被配置为在不存在缺陷的情况下，利用至少一个第一选择轨或第一输出轨中的一个第一输出轨向处理器提供两个值中的一个值或另一值的输出信号，并且其中处理器被配置为响应于由测试像素递送不同于两个值中的一个或另一个的另外一个值由一个或多个输出信号，来确定缺陷的出现。
根据实施例，每个图像像素包括至少一个光电二极管并且被配置为在其输出处生成输出电压，这取决于到达所述至少一个光电二极管的光，并且每个测试像素包括接收两个参考电压中一个或另一个的输入，使得测试像素在缺陷不存在的情况下以两个值中的一个或另一个递送输出信号。
根据实施例，电子设备包括：电路，其用于控制第一选择轨和第二选择轨；模拟处理和模数转换电路，其耦合到第一输出和第二输出轨；以及支撑件，其具有第一阵列、第二阵列和第三阵列，控制电路以及模拟处理和模数转换电路被布置在支撑件上，第二阵列位于支撑件上，控制电路在与模拟处理和数模转换电路相对的第一阵列的一侧，并且第三阵列位于支撑件上，在与控制电路相对的第一阵列的一侧。
根据实施例，第一阵列的图像像素被配置为在获取图像时传递视频信号。第二阵列和/或第三阵列包括测试像素的至少一个组件，测试像素的组件包括测试像素的第一对准部，其被配置为递送输出信号，每个输出信号在不存在缺陷的情况下在两个值中的一者或另一者处。处理器被配置为使用第一阵列的图像像素的视频信号来连续地接收第一对准部读数的输出信号的序列，以从包括至少给定数目的第一对准部的连续读取输出信号的任何部分的连续读取确定是否所获取的图像的取向是正确的，和/或图像像素的第一阵列哪个位置对应于利用所述部分的输出信号读取的视频信号。
根据实施例，给定数目的连续读取输出信号对应于图像的感兴趣的最小区域长度，处理器被配置为在其上应用处理。
根据实施例，处理器被配置为确定是否经获取的图像的取向是正确的，和/或图像像素的第一阵列的哪个位置对应于使用所述部分的输出信号读取的视频信号，尽管所述部分的输出信号中的一个不处于所述两个值中的一个值。
根据实施例，处理器被配置为针对每个输出信号，确定是否输出信号处于两个值中的一个值或另一值，并且在输出信号没有处于两个值中的一个值或另一值的情况下，如测试像素已经递送的输出信号，指示耦合到相同的选择轨和/或相同的输出轨的图像像素是无效的。
根据实施例，第一对准部的测试像素被分布到测试像素的连续组中，每个组包括第一测试像素集合以及第二测试像素集合，每个组的第一测试像素集合被配置成以两个值中的一个或另一值来递送相同的输出信号，并且每个组的第二测试像素集合的至少一部分被配置成以不同于另一组的在两个值中的一个值或另一值来递送输出信号。
根据实施例，每个第一集合的测试像素被配置为递送在第一值和第二值之间交替的一系列输出信号。
根据实施例，每组的第二测试像素集合被配置为递送输出信号，该输出信号编码所述组的独特标识符。
根据实施例，每个第二测试像素集合的测试像素被分配到测试像素的对中，该测试像素的对被配置为递送相同的输出信号。
根据实施例，测试像素的每个组件包括与测试像素的第一对准部相邻的第二对准部，第一对准部和第二对准部的像素是成对的，并且每对测试像素的测试像素被配置为递送在两个值之中的不同的输出信号。
根据实施例，处理器被配置为，对于每对测试像素，确定由成对的测试像素递送的输出信号是否不同，以及在输出信号不是不同的情况下，指示如成对的测试像素的被耦合到相同选择轨和/或相同第一输出轨的图像像素是无效的。
根据实施例，第一阵列的图像像素被布置在行和列中，设备被递送为在第一配置中操作并且所有第一阵列的行被连续地选择，并且在第二配置中，仅第一阵列的行的一部分被连续地读取，第一对准部的每组测试像素的数目小于所述部分的行的数目。
根据实施例，每个测试像素包括：第一MOS晶体管，具有耦合到输入节点的漏极，耦合到第二节点的源极，以及耦合到选择轨中的一个选择轨的栅极，第二MOS晶体管，具有耦合到高参考电压的漏极，耦合到第二节点的源极，以及耦合到复位信号轨的栅极，第一跟随器耦合到第二节点并且配置为朝向第一跟随器的输出在第二节点上复制电压，以及第三晶体管，第三晶体管具有偶尔到第一跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极。每个图像像素包括：光电二极管，具有第四MOS晶体管，第四MOS晶体管具有耦合到光电二极管阳极或阴极的漏极，耦合到第三节点的源极，以及耦合到选择轨中的一个选择轨的栅极，第五MOS晶体管，该第五MOS晶体管具有耦合到高参考电压的漏极，耦合到第三节点的源极，以及耦合到复位信号轨的栅极，第二跟随器耦合到第三节点并且配置为朝向第二跟随器的输出在第三节点上复制电压，以及第六晶体管，具有耦合到第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读取输出轨的栅极。
实施例也提供一种用于设计电子设备的方法，诸如先前定义的，包括确定每个测试像素在没有缺陷的情况下递送在一个或两个值处的输出信号，并且每个测试像素在没有缺陷的情况下以两个值中的另一值递送输出信号，使得第二阵列和/或第三阵列的测试像素形成测试像素的组件，其包括测试像素的第一对准部，将能够从包括至少给定数目的第一对准部的连续读取的输出信号的任何部分的连续读取来确定是否所获取的图像的取向是正确的，和/或图像像素的第一阵列的哪个位置对应于利用所述部分的输出信号读取的视频信号。
附图说明
上文的特征和优点以及其他特征和优点将在以下参考附图以说明而非限制的方式给出的具体实施例的描述中详细描述，其中：
图1示出了图像传感器的实施例；
图2示出了图1的图像传感器的一部分的更详细的实施例；
图3示出了图2的图像传感器的测试像素的值的分布的实施例；
图4示出了图2的图像传感器的测试像素的值的分布的实施例；
图5以流程图的形式示出了由图1的图像传感器获取的图像的方法的实施例；
图6示出了图2的图像传感器的图像像素的实施例的示例；以及
图7示出了图2中的图像传感器的测试像素的实施例。
具体实施方式
类似的特征已经在各种附图中以类似的附图标记指示。特别地，在各种实施例中共同的结构和/或功能特性可以具有相同的附图标记并且可以设置有相同的结构、尺寸和材料特征。出于清晰，仅阐述并且详细描述了有用于实施例的理解的步骤和元件。
除非另有指示，否则当提到两个连接到一起的元件时，这表示除了导体没有中间元件的情况下的直接连接，并且当提及两个耦合到一起的两个元件时，这表示了这两个元件可以被连接或它们可以经由一个或多个其他元件耦合。除非特定，否则，表达“约”、“大约”、“基本上”和“以…量级”表示在10％内，优选地在5％内。此外，在第一恒定状态(例如低状态，标注为“0”)和第二恒定状态(例如高状态，标注为“1”)之间交替的信号，称为二进制信号。相同电子电路的不同的二进制信号的高状态和低状态可以是不同的。实际上，二进制信号可以对应于电压或电流，其可以在高状态中或低状态中不是完美恒定的。
图像传感器的实施例将在应用的示例中描述，其中图像传感器形成先进的驾驶辅助系统的一部分，其可以被包含在车辆中。然而，应当清楚，只要存在实现图像传感器的正确的操作的测试的需要，就可以实现本实施例的图像传感器。
图1部分地和示意性地示出了图像传感器10的实施例。
图像传感器10包括像素阵列12(没有在图1中示出)，像素阵列12中的至少一些像素阵列12以模拟格式捕捉图像数据并且模拟地将图像数据递送至模拟处理(AP)和模数转换(ADC)电路14，这对模拟域中的图像数据进行滤波并且将图像数据转换到数字域以生成数字图像数据。模拟处理和模数转换电路14将数字图像数据传输到处理器16，处理器16根据从控制电路18接收的数据来执行所期望的数字处理功能。作为示例，处理器16可以执行处理操作，其旨在改善图像。
处理器16经由适当的数据接口(诸如并行数据接口或串行数据接口)将输出信号直接递送到与传感器10相关联的车辆的其他组件，或经由数据总线将输出信号直接递送到这些部件。锁相环(PLL)20递送将由处理器16使用的时钟信号，并且存储器(Mem)22对处理器16提供非易失性数据存储或易失性数据存储。作为示例，当图像传感器10形成先进的驾驶辅助系统的一部分时，由图像传感器获取的图像可以被传输到处理器，其能够实现诸如具有车载图像传感器10的车辆即将发生碰撞的确定的功能。
图2示出了图1的图像传感器10的一部分的更具体的实施例。如图2所示，像素阵列12包括：
像素的第一阵列M1，或网络，包括被布置在行Ri和列Cj之中的图像像素，M和N是自然整数，i是在范围从1到M中的自然整数，并且j是在从1到N的范围中的自然整数。
像素的第二阵列M2，或网络，包括被布置为沿着第一阵列M1的第一边沿在行RTk和列Cj中的测试像素Tst，R是大于或等于2的自然整数，k是从1到R的范围内的自然整数，并且j是在从1到N的范围内的正整数，在图2中R等于2；
像素的第三阵列M3，或网络，包括沿着第一阵列M1的第二边缘的测试像素Tst，连接到第一边沿并且沿着第二阵列M2的边沿，在行Ri和RTk和列CTp中，Q是大于或等于2的整数，i是在从1到M的范围的整数，并且p是在从1到Q范围的整数，Q在图2中等于2；
对于每行Ri和RTk，行导电轨24，也称为选择轨，针对每行Ri耦合到行Ri的第一阵列M1的图像像素的输入Pix，并且行导电轨24耦合到行Ri的第三阵列M3的测试像素Tst的输入；并且对每行RTk，行导电轨24耦合到行RTk的第二阵列M2的测试像素Tst的输入，并且行导电轨24耦合到行RTk的第三阵列M3的测试像素Tst的输入；并且
对于每列Cj和CTp，导电轨26沿着行Cj或CTp延伸，以下无差别地称为行轨或输出轨，对于每列Cj，导电轨26耦合到列Cj的第一阵列M1的图像像素Pix的输出，并且导电轨26耦合到列Cj的第二阵列M2的测试像素Tst的输出，并且对于每列CTp，该导电轨26耦合到列CTp的第三阵列M3的测试像素Tst的输出。
根据实施例，M从1变化到数万，并且N从1变化到数万。根据实施例，R是偶数并且Q是偶数。根据实施例，R从2变化到数十，并且Q从2变化到数十。
图像传感器10还包括行控制电路28，被配置为控制选择轨24，例如被配置为在每个选择轨24上递送二进制选择信号RD。根据实施例，在第一阵列M1的相对于测试像素Tst的第三阵列M3的一侧上，行控制电路28连接到所有行Ri和RTk的选择轨。模拟处理和数模转换电路(Ap ADC)14在第一阵列M1的相对于测试阵列Tst的第二阵列的一侧连接到所有列Cj和CTp的列轨26。
每个图像像素Pix包括光敏元件，例如，光电二极管，被配置为捕捉在所谓积分阶段期间的入射光辐射，并且递送表示在积分阶段期间捕获的光强度的模拟电信号。由每个图像像素Pix递送的输出信号可以在第一限制值和第二限制值之间变化，限制值中的一个表示在积分阶段期间接收到最小或甚至为零的光强度，而另一个限制值表示在积分阶段期间接收到最大光强度。
根据实施例，测试像素Tst具有与图像像素Pix相同的、或基本相同的电结构，并且共享相同的选择轨24和/或与第一阵列M1具有显著差异的相同的列轨26。差异是，代替光敏元件，每个测试像素Tst包括递送具有两个值中的一个值的已知电压的节点。由于通过测试像素递送的电压Tst是已知的，在测试像素Tst的给定的操作上的执行应提供已知的结果。当未生成已知的结果时，可以从中推断一个或多个选择轨24和输出轨26没有正确地操作，或读出电路诸如处理和模数转换电路14或行控制电路28没有正确操作。因此，可以从中推断图像像素Pix的输出不是可靠的，这是因为第一阵列M1与测试像素Tst完全地共享相同的选择轨24以及输出轨26，并且使用相同的模拟处理和模数转换电路14和相同的行控制电路28。因此，在其中图像传感器10形成先进的驾驶辅助系统的一部分，处理器16可以基于该知识采用正确的行动。因此，在图像传感器10形成先进的驾驶辅助系统的一部分的情况下，处理器16可以基于该知识采取恰当的行动(例如，自动驾驶模式的去激活，对驾驶者的警告，即碰撞检测或车道偏离报警是离线的，等等)。
根据另一个实施例，测试像素Tst可以采用不同的形式并且与图像像素Pix电气地不同。通常，测试像素Tst的结构使得当读出链路的电子电路正确操作时，每个测试像素Tst递送经期望的输出信号，并且当读出链路不正确地操作时不递送期望的输出信号。
根据实施例，每个测试像素Tst被配置为在读取操作期间以第一值或以第二值递送输出信号。作为示例，第一值可以是与具有在积分阶段期间接收的最小光强度的图像像素Pix相同的输出信号，并且第二值可以是与具有在积分阶段期间已经接收到最大光强度的图像像素相同的输出信号。当测试像素Tst以第二值递送输出信号时，测试像素Tst被称为处于“0”，并且当测试像素以第一值递送输出信号时，测试像素被称为处于“1”。
图3示意性地示出了测试像素Tst的值的分布。作为示例，在图3中，处于第一值“1”的测试像素Tst已经由白色方块表示并且处于第二值“0”的测试像素Tst已经由黑色方块表示。
根据实施例，在测试像素TST的第二阵列M2和第三阵列M3中的“0”和“1”的分布根据一组规则来确定。规则是，针对第二阵列M2，对于至少一行RTk，存在另一行RTk’，k’与k不同，使得对于每一列Cj，随着j从1变化到N，行RTk的测试像素Tst与行RTk’的测试像素Tst的值相对。当第二阵列M2仅包括两行RT1和RT2时，这意味着，对于每行C1到CN，行RT1的测试像素Tst的值RT1与行RT2的测试像素Tst的值是相对的。另一个规则是，针对至少一个行CTp的第三阵列M3，存在另一列CTp’，p’不同于p，使得对于每行Ri，随着i从1变化到M，列CTp和CTp’的测试像素Tst的值相对。当第三阵列M3仅包括两列CT1和CT2时，这意味着，对于每行R1到RM，列CT1和列CT2的测试像素Tst的值是相对的。此外，第二阵列M2的属于相同的列Cj的测试像素集合的相对的值的行RTk和RTk’的两个测试像素Tst被称为一对测试像素或者第三阵列M3的属于同一行Ri的测试像素集合的列CTp和CTp’的两个测试像素称为一对测试像素。在下面的描述中，当第一测试像素在“1”并且第二测试像素在“0”时，一对第一测试像素和第二测试像素被称为处于“1”，并且当第一测试像素处于“0”并且第二测试像素处于“0”时，一对第一测试像素和第二测试像素被称为处于“0”。根据实施例，一对测试像素可以允许一位的编码。作为示例，每对测试像素以“1”编码位“1”并且每对测试像素以“0”编码位“0”，或与此相对。
在下面的描述中，验证先前描述的规则的第二阵列M2的行RTk和RTk’中的一行的测试像素称作组件E，或验证先前定义的规则的第三阵列M3的列CTp和CTp’中的一列被称作组件E。在图3中，作为示例，第二阵列M2和第三阵列M3各自包括测试像素的单组件E。
图4示出了测试像素的组件E的测试像素Tst的值“0”和“1”的分布的示例。每个组件包括一系列测试像素Tst的组G。每个组G包括数目SIZE_G个测试像素。数目SIZE_G优选地针对组件的所有组G相同。数目SIZE_G可以取决于行的数目M和/或列的数目N。数目SIZE_G可以与组件是否属于第二阵列M2或组件是否属于第三阵列M3相同。根据实施例，数目SIZE_G从16变化到128。通常，数目SIZE_G基本上等于期望被定位的图像部分的最小尺寸(也称为感兴趣区域)。然而，数目SIZE_G必须是足够大的，以允许对每个组的单个标识符的编码，如在本文中进一步详细描述的。
每个组G包括一系列的至少第一模式P1和第二模式P2，也称作第一集合P1和第二集合P2。
第一模式P1包括具有交替值的数目SIZE_P1个连续测试像素Tst，例如连续地，处于“0”的测试像素，处于“1”的测试像素，处于“0”的测试像素，等。根据实施例，数目SIZE_P1是偶数。根据一个实施例，数目SIZE_P1大于或等于4并且例如等于4。第一模式P1在下文中称为同步码。
第二模式P2包括数目SIZE_P2个连续测试像素Tst，并且使能编码组G的标识符。有利地，第二模式P2不可以与第一模式P1混淆。出于该目的，第二模式P2不通过任何平移或反转与第一模式P1的值重叠。组件E的每个组G的标识是唯一的。组件E的两个组G的第二模式P2因此是不同的。根据实施例，第二模式P2使能编码计数器，编码计数器具有从第一组增长到组件E的最后组G的值。第二模式P2因此称为组标识符。根据实施例，数目SIZE_P2是偶数。根据实施例，数目SIZE_P2从12变化到124。数目SIZE_P1和SIZE_P2的和等于SIZE_G。
根据实施例，在第二模式P2中，测试像素的值被复制。这意味着第二模式P2的测试像素被布置在一对相同值的测试像素中，优选地在连续的相同的值的测试像素中。根据实施例，数目SIZE_P2是偶数。根据实施例，第二模式P2允许组G利用测试像素数目SIZE_P2/2对组G的标识符的编码。
根据实施例，当每个测试像素编码一位时，第二模式P2可以对应于(SIZE_P2)/2位计数器。作为示例，对于组件E的第36组G，数字36由二进制码“00100100”编码，在其中SIZE_P2等于26的情况下，第二模式P2对应于二进制码“00000000000000110000110000”。
图5以流程图示出了由图1至图4的图像传感器10获取图像的方法的实施例。
在步骤50，阵列12的行被选择，并且由所选择的行的像素递送的输出信号由模拟处理和模数转换电路14读取，并且被转换为传输到处理器16的数字信号。源自由测试像素Tst递送的输出信号的模数转换的数字信号被称为测试信号，并且源自由图像像素Pix递送的输出信号的模数转换的数字信号被称为视频信号。方法在步骤51执行。
在步骤51，处理器16从在步骤50接收到的数字信号之中选择测试信号和视频信号。当测试像素Tst的第二阵列M2的行被选择时，由处理器16接收的所有数字信号都是测试信号，而对于阵列12的其它行，由处理器16接收的数字信号包括测试信号和视频信号。由处理器16执行用于处理测试信号的在步骤52A处的方法，并且由处理器16执行用于处理视频信号的在步骤52B处的方法。步骤52A和52B可以顺序地执行或由处理器16并行地执行。根据实施例，处理器16可以基于所选的行的等级确定是否所选的像素行是第二阵列M2的行。
在步骤52A，处理器16针对与在读取阵列12的两行的输出信号之后获得的测试像素Tst的第二阵列M2的集合相关联的一对测试像素Tst或在读取阵列12的行的输出信号之后获得的一对测试像素Tst的第三阵列M3的测试信号执行处理。通常，处理可以在图像的完整获取或随着图像的连续行的获取之后执行。处理可以包括测试信号的值“0”或“1”的分配。例如，如果测试信号大于第一阈值，则将其设置为“1”；如果测试信号小于第二阈值，则将其设置为“0”。第一阈值和第二阈值可以存储在存储器中，或者可以由处理器16生成。如果测试信号包含在第一阈值和第二阈值之间，则处理器确定是否发生错误。由于每个测试像素用于以两个值中的一个或另一值传送输出信号，因此值“0”和“1”的分配方法对读出链上存在的噪声不太敏感。错误可以对应于实际测试像素或递送测试信号的读出链上的问题。每对测试像素的测试像素值必须相对。如果处理器16将相同的值“0”或“1”分配给同一测试对的两个测试像素，这意味着发生了错误。
处理然后可以包括测试信号的解码。根据一个实施例，当每对测试像素使能对位进行编码时，解码操作可以包括确定由该对测试像素编码的位。有利地，对于每组G的第一模式P1，如果在将值“0”或“1”分配给一对测试像素的测试信号期间获得错误，则仍然可以基于第一模式P1的其他测试像素对的测试信号来确定由该对测试像素编码的位。有利地，对于每个组G的第二模式P2，如果在向测试信号分配值“0”或“1”期间获得错误，则仍然可以确定由这对测试像素编码的位，这是因为存在具有相同值的测试对。这使得能够获得鲁棒的解码方法。
基于每组G的第一模式P1，处理器可以确定所获得的图像是否正确取向，或是否已经出现顶部和底部之间的反转和/或左手侧和右手侧之间的反转。例如，如果第二阵列M2的第一模式P1期望二进制代码“1010”，并且处理器16确定二进制代码“0101”，则这意味着图像具有其右侧和左侧反转。例如，如果预期第三阵列M3的第一模式P1具有二进制代码“1010”，并且处理器16确定二进制代码“0101”，则这意味着图像的顶部和底部反转。
基于每组G的第二模式P2，处理器16可以确定测试信号对应于阵列12的哪个位置。例如，基于对第二阵列M2的组G的标识符的确定，处理器16可以确定其沿列位于图像的哪个位置，并且基于对第三阵列M3的组G的标识符的确定，处理器16可以确定它位于图像中沿行的哪个位置。
根据实施例，在第一配置中，处理器16可以控制整个新图像的读取，或在第二配置中，可以控制仅读取一部分新图像。第二配置可以是有利的，例如，当感兴趣的面积由处理器16在新的获得的图像中确定，为了以较高频率更新感兴趣的区域，或例如当阵列M1的尺寸大于所需的图像的尺寸，能够仅选择图像的子部分，以获取所需的尺寸。此外，当图像传感器在车辆中布置时，该子部分的位置可以取决于在传感器在车辆中的精确方向，并且可以针对每个车辆确定以补偿针对机械分配的误差。根据第一配置，新获取图像的读取可以包括阵列12的所有像素行的连续读取，即，通过依次读取第二阵列M2和第三阵列M3的行RT1到RTR，然后读取第一阵列M1和第三阵列M3的行R1到RM。根据第二配置，所获取图像的一部分的读取可以包括连续读取第二阵列M2和第三阵列M3的所有行RT1到RTR，然后跳转到感兴趣区域的第一阵列M1和第三阵列M3的第一行，然后，从感兴趣区域的第一阵列M1和第三阵列M3的第一行连续读取第一阵列M1和第三阵列M3的像素行，直到感兴趣区域的第一阵列M1和第三阵列M3的最后一行像素为止。此外，对于第二阵列M2，可以读取所有列C1到CN的所有输出信号，而对于感兴趣区域，只有第一阵列M1的感兴趣区域的列的输出信号可以与第三阵列M3的列CT1到CTQ一起读取。基于每组G的第二模式P2，处理器16可以确定读取是否有效地影响图像的感兴趣区域。
有利地，每组的大小SIZE_G小于或等于可以被读取的区域的最小值。因此，不论感兴趣的区域的第一行的位置，感兴趣的区域的读取允许多于SIZE_G个连续的对的第三阵列M3的测试像素的读取。处理器16被配置为在阵列的读取的对之中确定至少一个第一模式P1并且重构至少一个完整的第二模式P2，从该第二模式P2中感兴趣的区域的位置可以确定。
根据一个实施例，如果处理器16在将值“0”或“1”分配给测试信号时确定错误，则处理器16确定递送该测试信号的测试像素所属的行和/或列无效。此外，如果处理器16在验证每对测试像素的测试像素的值应该相对的事实期间确定错误，则处理器16确定已传递这些测试信号的测试像素对所属的行和/或列无效。有利的是，如果行和/或列被认为无效，则处理器16可以确定图像的方向和/或其在阵列12中的位置。根据一个实施例，如果图像的两行或更多行或两列或更多列被视为无效，则处理器16可以确定其不能保证图像的方向和位置是正确的，从而确定整个图像必须被视为损坏。
根据实施例，如果处理器16基于第一模式P1确定图像的取向是不正确的和/或基于图像的位置的第二模式不是预期的，则处理器16可以确定整个图像必须被认为是损坏的。
方法在步骤53A继续。
在步骤53A，处理器16在步骤52A执行验证后确定警报条件是否满足，并且在警报条件满足时发送警报消息。根据一个实施例，如果检测到图像没有正确定向，例如，如果检测到左右和/或上下反转，则处理器16可以发送警报消息。根据一个实施例，无论是否检测到读出和模数转换电路14没有针对列正确工作，都可以发送警报消息。根据实施例，如果检测到感兴趣的读取区域的位置不正确，则可以发送警报消息。该方法在步骤54进行。根据一个实施例，如果检测到行控制信号不正确，特别是当阵列M3的测试像素无效时，处理器16可以发送警报消息。
在步骤54，确定将选择的阵列12的下一行。该方法返回到步骤50。
在步骤52B，处理器对视频信号执行处理。处理器可以在感兴趣的区域的图像的完整采集后，和/或沿着感兴趣的区域的图像的连续行的获取执行。处理可以尤其取决于具有本文中使用的图像传感器的应用。根据实施例，处理器16可以执行旨在改善图像质量(例如，图像的清晰度)的处理操作。
方法在步骤53B继续，处理器16将信号传输到图像传感器的外部。例如，处理器16在用于改善图像质量的处理操作后传输视频信号。
方法在步骤54继续。
有利地，步骤52A可以直接通过图像传感器10的处理器16实现。这使能加速图像处理。
作为变型，步骤52A和53A可以基于由处理器16递送的测试信号，通过图像传感器10的另一个处理器16实现。
图6示出了图像像素Pix的实施例。
每个图像像素包括光电二极管101、由光电二极管的阴极形成的存储节点K、电容性感测节点SN、将存储节点K耦合到感测节点SN的MOS晶体管103或转移晶体管、将感测节点SN耦合到高复位电压VRT的施加的节点的MOS晶体管105或复位晶体管、和将感测节点SN耦合到输出轨26的读取电路。在该示例中，在每个像素Pix中，像素的读出电路包括MOS晶体管107或放大晶体管，其组装为源极跟随器，其栅极连接到像素的感测节点SN，以及MOS晶体管109或选择晶体管，其将晶体管107的源极耦合到像素的输出轨26。在示出的示例中，晶体管103、105、107和109是N沟道晶体管，并且晶体管107的漏极耦合到施加电位VRT的节点。此外，在该示例中，光电二极管101的阳极耦合到施加低参考电压GND的节点，该低参考电压GND低于电压VRT，例如接地。
此外，在图6的示例中，像素Pix的每行Ri与以下各项相关联：用于控制像素在行中的转移晶体管103的施加的节点；用于控制在行中的像素的复位晶体管105的信号RST的施加的节点；和用于控制行中的像素的选择晶体管109的信号RD的施加的节点。节点RD、节点TG、行Ri的像素Pix的节点RST耦合到行Ri的选择轨24(未示出)。
图7示出了测试像素Tst的实施例。每个测试像素Tst包括MOS晶体管123或转移晶体管，将测试像素的节点N1耦合到感测节点N2，MOS晶体管125或复位晶体管，将测试像素的感测节点N2耦合到复位电位(在该示例中为电位VRT)的施加的节点，和读出电路，将感测节点N2耦合到与测试像素Tst关联的输出轨26。节点N1耦合到，优选地连接到用于提供低电位的轨VL的高电位。在图7的示例中，节点N1示出连接到高电位供电轨VH。对于第三阵列M3的测试像素Tst，轨VH和VL沿着第三阵列M3的列CTp延伸。
在图7示出的示例中，每个测试像素Tst，经由其读出电路，连接到传感器的一个且仅一个输出轨26，并且不同的测试像素Tst经由它们的读出电路连接到不同的输出轨26。在该示例中，在每个测试像素Tst中，测试像素的读出电路包括MOS晶体管127或放大晶体管，组装为跟随器源极，具有连接到像素的感测节点N2的栅极，以及MOS晶体管129或选择晶体管，其将晶体管127的源极耦合到和测试像素Tst相关联的输出轨26。在示出的示例中，晶体管123、125、127和129是N沟道晶体管，并且晶体管127的漏极耦合到电压VRT的施加的节点的漏极。在该示例中，每个测试像素Tst与传感器的图像像素Pix不同之处仅在于，在测试像素中，不存在光电二极管101。在该示例中，光电二极管的阳极和阴极在节点N1中混淆。
根据实施例，当值“1”将被“存储”在测试像素Tst中时，测试像素Tst的节点N1耦合到，优选地连接到低电位供电轨VL，并且当值“0”将被“存储”在测试像素Tst中时，测试像素Tst的节点N1耦合到，优选地连接到高电平轨VH。这有利地使能与光电二极管图像像素Pix一致，对于光电二极管，光捕获生成光电二极管的反向传导，并且降低在存储节点K处的电位。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其他变型。特别地，在前述实施例中，存储在每个像素Tst中的“0”和“1”是常数。作为变型，每个测试像素Tst可以有耦合到轨VH的第一可控制开关，并且可以由第二可控制开关耦合到轨VL，当第一开关接通时第二开关是断开的，并且相对。这使能改变存储在测试像素Tst中的值。作为示例，存储在至少一个特定的测试像素Tst中的值对于新图像的每次采集是反向的。
最后，描述的实施例和变体基于上文给出的功能指示在本领域技术人员的能力内。

Claims (24)

1.一种电子设备，包括：
图像像素的第一阵列，具有耦合到第一选择轨的输入和耦合到第一输出轨的输出；
测试像素的至少一个第二阵列，具有耦合到第二选择轨的输入和耦合到所述第一输出轨的输出；
测试像素的至少一个第三阵列，具有耦合到所述第一选择轨的输入和耦合到第二输出轨的输出；以及
处理器，被耦合以接收在所述第一输出轨和所述第二输出轨上的输出信号；
其中所述第二阵列和所述第三阵列的每个测试像素被配置为在不存在选择轨缺陷或输出轨缺陷的情况下，以通过所述测试像素的电路连接设定的仅两个可能的值中的一个值生成所述输出信号；以及
其中所述处理器被配置为响应于从一个或多个所述测试像素中接收的所述输出信号，标识选择轨缺陷或输出轨缺陷的存在，所述输出信号具有由所述电路连接设定的所述两个可能的值中的另一值。
2.根据权利要求1所述的电子设备，其中每个图像像素包括：至少一个光电二极管，所述至少一个光电二极管被配置为取决于接收的光生成输出电压，并且其中每个测试像素包括输入，所述输入由所述电路连接耦合以接收第一参考电路和第二参考电压中的一个参考电压或另一参考电压，所述第一参考电压对应于所述两个可能的值中的一个值，并且所述第二参考电压对应于所述两个可能的值中的另一值。
3.根据权利要求1所述的电子设备，还包括：
行控制电路，被配置为控制所述第一选择轨和所述第二选择轨；以及
模拟处理和模数转换电路，耦合到所述第一输出轨和第二输出轨；
其中所述行控制电路被定位为相邻于所述第一阵列和所述至少一个第二阵列；
其中所述模拟处理和模数转换电路被定位为相邻于所述第一阵列和所述至少一个第二阵列；
其中所述至少一个第二阵列被定位为在与所述模拟处理和模数转换电路相对的一侧相邻于所述第一阵列；
其中所述至少一个第三阵列被定位为在与所述行控制电路相对的一侧相邻于所述第一阵列。
4.根据权利要求1所述的电子设备，其中所述第一阵列的所述图像像素被配置为在获取图像时递送视频信号，其中所述至少一个第二阵列或所述至少一个第三阵列中的一个或多个阵列包括测试像素的至少一个组件，所述组件包括被配置为递送输出信号的所述测试像素的第一对准部，以及
其中所述处理器被配置为：依次接收所述第一对准部的所述输出信号和视频信号；从包括所述第一对准部的至少给定数目的输出信号的一部分确定是否所述图像的取向是正确的；以及确定图像像素的所述第一阵列的哪一位置对应于使用所述输出信号读取的视频信号。
5.根据权利要求4所述的电子设备，其中所述给定数目的输出信号对应于所述图像的最小感兴趣区域的长度，在该区域上所述处理器被配置为应用处理操作。
6.根据权利要求4所述的电子设备，其中即使所述部分的所述输出信号不在由所述测试像素的所述电路连接设定的所述两个值中的一个值处，仍通过所述处理器确定获取的所述图像的取向是否正确，并且仍由所述处理器确定所述图像像素的所述第一阵列的所述位置对应于使用所述部分的所述输出信号读取的所述视频信号。
7.根据权利要求4所述的电子设备，其中所述处理器被配置为针对每个输出信号，确定所述输出信号是否处于由所述测试像素的所述电路连接设定的所述两个值中的一个值，并且在所述输出信号不处于由所述测试像素的所述电路连接设定的所述两个值中的一个值的情况下，指示耦合到与测试像素相同的选择轨和/或相同的第一输出轨的所述图像像素是无效的。
8.根据权利要求4所述的电子设备，其中所述第一对准部的所述测试像素被分配在测试像素的连续的组中，每个组包括测试像素的第一集合和测试像素的第二集合，其中每个组的测试像素的所述第一集合被配置为递送相同的输出信号，并且其中所述测试像素的第二集合的至少一部分被配置为以所述两个值中的一个值递送所述输出信号，所述值从一组到另一组不同。
9.根据权利要求8所述的电子设备，其中每个第一集合的所述测试像素被配置为递送在所述第一值和所述第二值之间交替的一系列输出信号。
10.根据权利要求8所述的电子设备，其中每组的所述第二集合的所述测试像素被配置为递送对所述组的唯一标识符编码的输出信号。
11.根据权利要求10所述的电子设备，其中每个第二集合的所述测试像素被分配到被配置为递送相同的值的测试像素对中。
12.根据权利要求4所述的电子设备，其中测试像素的每个组件包括与测试像素的所述第一对准部相邻的测试像素的第二对准部，所述第一对准部和第二对准部是成对的，并且所述测试像素或每对测试像素被配置为递送在所述两个值中的不同的信号输出。
13.根据权利要求12所述的电子设备，其中所述处理器被配置为针对每对测试像素，确定是否由在所述对中的所述测试像素递送的所述输出信号是不同的，并且在所述输出信号不是不同的情况下，指示与所述对中的所述测试像素耦合到相同的选择轨和/或耦合到相同的第一输出轨的所述图像像素是无效的。
14.根据权利要求4所述的电子设备，其中所述第一阵列的所述图像像素以行和列布置，所述电子设备被配置为在第一配置中操作，其中所述第一阵列的所有行连续地被选择，并且所述电子设备被配置为在第二配置中操作，其中所述第一阵列的所述行的仅一部分被连续地选择，并且其中所述第一对准部的每组的测试像素的数目小于所述部分的行的数目。
15.根据权利要求1所述的电子设备：
其中每个测试像素包括：第一MOS晶体管，具有：耦合到输入节点的漏极，耦合到第二节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极；第二MOS晶体管，具有：耦合到高参考电压的漏极，耦合到所述第二节点的源极，以及耦合到复位信号轨的栅极；第一跟随器，耦合到所述第二节点并且被配置为复制在所述第二节点上朝向所述第一跟随器的输出的电压，以及第三晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极；以及
其中每个图像像素包括：光电二极管；第四MOS晶体管，具有：耦合到所述光电二极管的阳极或阴极的漏极，耦合到第三节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极；第五MOS晶体管，具有：耦合到所述高参考电压的漏极，耦合到所述第三节点的源极，以及耦合到复位信号轨的栅极；第二跟随器，耦合到所述第三节点，并且被配置为复制在所述第三节点上朝向所述第二跟随器的输出的电压；以及第六晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极。
16.根据权利要求15所述的电子设备，其中所述电路连接将所述第一MOS晶体管的漏极处的输入节点连接到第一参考电压节点以设定所述两个可能的值中的第一值，或连接到第二参考电压节点以设定所述两个可能的值中的第二值。
17.一种电子设备，包括：
图像像素阵列，具有耦合到第一选择轨的输入和耦合到第一输出轨的输出；
测试像素阵列，具有耦合到第二选择轨的输入和耦合到所述第一输出轨的输出；以及
处理器，被耦合以接收在所述第一输出轨上的输出信号；
其中所述测试像素阵列的每个测试像素被配置为，在不存在选择轨缺陷或输出轨缺陷的情况下，以由所述测试像素的电路连接设定的仅两个可能的值中的一个值生成所述输出信号；以及
其中所述处理器被配置为响应于从一个或多个所述测试像素接收的输出信号，标识选择轨缺陷或输出轨缺陷的存在，所述输出信号具有由所述电路连接设定的所述两个可能的值中的另一值。
18.根据权利要求17所述的电子设备，其中每个图像像素包括：至少一个光电二极管，所述至少一个光电二极管被配置为取决于接收的光来生成输出电压，并且其中每个测试像素包括由所述电路连接耦合以接收第一参考电压和第二参考电压的一个参考电压或另一个参考电压的输入，所述第一参考电压对应于所述两个可能的值中的一个值，并且所述第二参考电压对应于所述两个可能的值中的另一值。
19.根据权利要求17所述的电子设备，其中每个测试像素包括：第一MOS晶体管，具有：耦合到输入节点的漏极，耦合到第二节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极，第二MOS晶体管，具有：耦合到高参考电压的漏极，耦合到所述第二节点的源极，以及耦合到复位信号轨的栅极；第一跟随器，耦合到所述第二节点并且被配置为复制在所述在第二节点上朝向所述第一跟随器的输出的电压；以及第三晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极；以及
其中每个图像像素包括：光电二极管；第四MOS晶体管，具有：耦合到所述光电二极管的阳极或阴极的漏极，耦合到第三节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极，第五MOS晶体管，具有：耦合到所述高参考电压的漏极，耦合到所述第三节点的源极，以及耦合到所述复位信号轨的栅极；第二跟随器，耦合到所述第三节点，并且被配置为复制在所述第三节点上朝向所述第二跟随器的输出的电压；以及第六晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极。
20.根据权利要求19所述的电子设备，其中所述电路连接将所述第一MOS晶体管的漏极处的输入节点连接到第一参考电压节点以设定所述两个可能的值中的第一值，或连接到第二参考电压节点以设定所述两个可能的值中的第二值。
21.一种电子设备，包括：
图像像素阵列，具有耦合到第一选择轨的输入和耦合到第一输出轨的输出；
测试像素阵列，具有耦合到所述第一选择轨的输入和耦合到第二输出轨的输出；以及
处理器，被耦合以接收在所述第一输出轨和所述第二输出轨上的输出信号；
其中所述测试像素阵列的每个测试像素被配置为在不存在选择轨缺陷或输出轨缺陷的情况下，以由测试像素的电路连接设定的仅两个可能的值中的一个值生成所述输出信号；以及
其中所述处理器被配置为响应于从一个或多个所述测试像素接收的输出信号，标识所述选择轨缺陷或输出轨缺陷的存在，所述测试像素具有与由所述电路连接设定的所述两个可能的值中的所述一个值不同的值。
22.根据权利要求21所述的电子设备，其中每个图像像素包括：至少一个光电二极管，所述至少一个光电二极管被配置为取决于接收的光生成输出电压，并且其中每个测试像素包括输入，所述输入由所述电路连接耦合以接收第一参考电压和第二参考电压中的一个参考电压或另一参考电压，所述第一参考电压对应于所述两个可能的值中的一个值并且所述第二参考电压对应于所述两个可能的值中的另一值。
23.根据权利要求21所述的电子设备：
其中每个测试像素包括：第一MOS晶体管，具有：耦合到输入节点的漏极，耦合到第二节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极；第二MOS晶体管，具有：耦合到高参考电压的漏极，耦合到所述第二节点源极，以及耦合到复位信号轨的栅极；第一跟随器，耦合到所述第二节点并且被配置为复制在所述第二节点上朝向所述第一跟随器的输出的电压；以及第三晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极；以及
其中每个图像像素包括：光电二极管；第四MOS晶体管，具有：耦合到所述光电二极管的阳极或阴极的漏极，耦合到第三节点的源极，以及耦合到所述选择轨中的一个选择轨的栅极，第五MOS晶体管，具有：耦合到所述高参考电压的漏极，耦合到所述第三节点的源极，以及耦合到复位信号轨的栅极；第二跟随器，耦合到所述第三节点，并且被配置为复制在所述第三节点上朝向所述第二跟随器的输出的电压；以及第六晶体管，具有：耦合到所述第二跟随器的输出的漏极，耦合到读取输出的源极，以及耦合到读出信号轨的栅极。
24.根据权利要求25所述的电子设备，其中所述电路连接将所述第一MOS晶体管的漏极处的所述输入节点连接到第一参考电压节点以设定所述两个可能的值中的第一值，或连接到第二参考电压节点以设定所述两个可能的值中的第二值。
CN202210106204.8A 2021-01-29 2022-01-28 图像传感器 Pending CN114915740A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2100897 2021-01-29
FR2100897 2021-01-29
US17/575,070 US11889210B2 (en) 2021-01-29 2022-01-13 Image sensors
US17/575,070 2022-01-13

Publications (1)

Publication Number Publication Date
CN114915740A true CN114915740A (zh) 2022-08-16

Family

ID=75690411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210106204.8A Pending CN114915740A (zh) 2021-01-29 2022-01-28 图像传感器

Country Status (3)

Country Link
US (1) US11889210B2 (zh)
EP (1) EP4037308A1 (zh)
CN (1) CN114915740A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934614B1 (en) * 2022-10-21 2024-03-19 Verizon Patent And Licensing Inc. System and method for broken screen recognition

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118482A (en) * 1997-12-08 2000-09-12 Intel Corporation Method and apparatus for electrical test of CMOS pixel sensor arrays
AU2002305780A1 (en) * 2001-05-29 2002-12-09 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
US7466161B2 (en) * 2005-04-22 2008-12-16 Photon Dynamics, Inc. Direct detect sensor for flat panel displays
US8571346B2 (en) * 2005-10-26 2013-10-29 Nvidia Corporation Methods and devices for defective pixel detection
DE102009049201A1 (de) * 2009-10-13 2011-04-28 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor und Betriebsverfahren
US9843794B2 (en) * 2015-04-01 2017-12-12 Semiconductor Components Industries, Llc Imaging systems with real-time digital testing capabilities
US9843797B2 (en) * 2015-06-11 2017-12-12 Semiconductor Components Industries, Llc Imaging systems having column readout circuitry with test data injection capabilities
JP7242551B2 (ja) * 2017-12-06 2023-03-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10623728B2 (en) * 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions
JP7503500B2 (ja) 2018-12-11 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置
CN109842768B (zh) * 2019-01-29 2020-05-15 上海芯仑光电科技有限公司 一种像素采集电路及图像传感器

Also Published As

Publication number Publication date
US11889210B2 (en) 2024-01-30
EP4037308A1 (fr) 2022-08-03
US20220247946A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US9161028B2 (en) Image sensors with dark pixels for real-time verification of imaging systems
CN107888903B (zh) 固态成像设备、固态成像设备的驱动方法和成像系统
KR200493981Y1 (ko) 실시간 디지털 테스트 능력을 가진 이미징 시스템
CN111669524B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
TWI555402B (zh) 用於行類比數位轉換器（ａｄｃ）之晶片測試模式之影像處理系統
US20140226027A1 (en) System and method for sensor failure detection
US20150245019A1 (en) Imagers with error checking capabilities
US10389964B2 (en) Solid state imaging device, control method of solid state imaging device, imaging system, and mobile apparatus
CN110636233B (zh) 摄像设备、摄像系统、可移动物体和信号处理设备
US11716550B2 (en) Imaging apparatuses, systems, and moving imaging objects
KR102573304B1 (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
US9350984B2 (en) Imagers with error generation capabilities
CN114915740A (zh) 图像传感器
US4589028A (en) Defect concealing image sensing device
US20170212252A1 (en) Radiation imaging apparatus, control method of radiation imaging apparatus, and radiation imaging system
US6538695B1 (en) On-chip fixed-pattern noise calibration for CMOS image sensors
US9998700B1 (en) Image sensor failure detection
US10778924B2 (en) Image sensing device
US20100073539A1 (en) Solid-state imaging device
JP7455573B2 (ja) 信号処理装置、光電変換装置、光電変換システム、撮像装置、および、移動体
JP7336199B2 (ja) 撮像装置、撮像システム及び信号処理装置
US20210168319A1 (en) Photoelectric conversion apparatus, photoelectric conversion system, moving body, and method for checking photoelectric conversion apparatus
US10277854B2 (en) Image capturing apparatus, control method therefor, and storage medium
CN112492237A (zh) 影像传感器及其中的转移电路与转移方法
SU1001147A1 (ru) Устройство дл приема избыточной информации

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination