CN114905871A - 基于fpga的喷码机高速数据传输方法及系统 - Google Patents
基于fpga的喷码机高速数据传输方法及系统 Download PDFInfo
- Publication number
- CN114905871A CN114905871A CN202210435605.8A CN202210435605A CN114905871A CN 114905871 A CN114905871 A CN 114905871A CN 202210435605 A CN202210435605 A CN 202210435605A CN 114905871 A CN114905871 A CN 114905871A
- Authority
- CN
- China
- Prior art keywords
- data
- fpga
- control unit
- main control
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000007639 printing Methods 0.000 claims abstract description 16
- 230000006854 communication Effects 0.000 claims abstract description 11
- 238000004891 communication Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 11
- 238000004806 packaging method and process Methods 0.000 claims 1
- 239000007921 spray Substances 0.000 abstract description 7
- 238000005507 spraying Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000007641 inkjet printing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
本发明公开了一种基于FPGA的喷码机高速数据传输方法，包括：主控单元通过SDIO与喷码机的FPGA建立通讯连接；FPGA接收主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给主控单元；主控单元根据当前数据通道状态标志位判断数据通道空闲时，将一包待喷印数据发送给FPGA；在一包待喷印数据发送完成后，主控单元进入SDIO中断，并根据接收的FPGA返回的参数信息判断数据通道缓存是否已满；如果是，则停止发送待喷印数据，等待接收FPGA发送的中断请求信号后继续发送待喷印数据，直至待喷印数据发送完成；由此，通过采用SDIO作为喷码数据的高速传输接口，使得MCU通过DMA的方式发送数据，不仅占用MCU资源少，而且传输速度快。
Description
技术领域
本发明涉及喷码机技术领域，特别涉及一种基于FPGA的喷码机高速数据传输方法。
背景技术
相关技术中，高速喷码设备的数据通信接口，主要采用并行总线接口，SPI(SerialPeripheral Interface,串行外设接口)等方案，具有占用CPU资源较多、数据传输速度较慢等缺点，在产线速度比较高的情况下，喷码机的喷印控制经常不能实时跟上产线速度的变化，容易出现漏喷、间断等问题。
发明内容
本发明旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种基于FPGA的喷码机高速数据传输方法，采用SDIO作为喷码数据的高速传输接口，MCU通过DMA的方式发送数据，不仅占用MCU资源少，而且传输速度快。
为达到上述目的，本发明实施例提出了一种基于FPGA的喷码机高速数据传输方法，包括以下步骤：主控单元通过SDIO与喷码机的FPGA建立通讯连接；所述FPGA接收所述主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给所述主控单元；所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA；在所述一包待喷印数据发送完成后，所述主控单元进入SDIO中断，并根据接收的所述FPGA返回的参数信息判断所述数据通道缓存是否已满；如果是，则停止发送所述待喷印数据，等待接收所述FPGA发送的中断请求信号后继续发送所述待喷印数据，直至所述待喷印数据发送完成。
根据本发明实施例的基于FPGA的喷码机高速数据传输方法，首先主控单元通过SDIO与喷码机的FPGA建立通讯连接；接着FPGA接收主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给主控单元；然后主控单元根据当前数据通道状态标志位判断数据通道空闲时，将一包待喷印数据发送给FPGA；再接着在一包待喷印数据发送完成后，主控单元进入SDIO中断，并根据接收的FPGA返回的参数信息判断数据通道缓存是否已满；如果是，则停止发送待喷印数据，等待接收FPGA发送的中断请求信号后继续发送待喷印数据，直至待喷印数据发送完成；由此，通过采用SDIO作为喷码数据的高速传输接口，使得MCU通过DMA的方式发送数据，不仅占用MCU资源少，而且传输速度快。
另外，根据本发明上述实施例提出的基于FPGA的喷码机高速数据传输方法还可以具有如下附加的技术特征：
可选地，如果所述数据通道缓存未满时，继续发送下一包待喷印数据，直至所述数据通道缓存已满时停止发送所述待喷印数据，等待接收所述FPGA发送的中断请求信号后继续发送所述待喷印数据，直至所述待喷印数据发送完成。
可选地，所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA，包括：所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，发送写入数据指令给所述FPGA，并将数据传输信息发送给所述FPGA；所述FPGA接收到所述数据传输信息后，将当前数据通道状态标志位发送给所述主控单元；所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA。
可选地，所述FPGA配置m列喷印数据的第一缓存区，当缓存数据小于n列时，通过外部GPIO中断信号通知所述主控单元进行待喷印数据的发送，其中，n<m。
可选地，所述主控单元配置有第二缓存区用于存储所述待喷印数据。
可选地，所述主控单元通过SDIO的CMD8发送数据通道状态查询请求给所述FPGA。
可选地，所述主控单元通过SDIO的CMD24发送数据传输信息给所述FPGA。
可选地，所述数据传输信息包括数据通道数、通道编号和数据长度。
可选地，在所述主控单元将所述待传输数据发送给所述FPGA之前，所述主控单元还对所述待喷印数据进行分包处理，以将一帧数据分成多个数据包，以便以每个数据包为单位进行数据传输。
可选地，所述FPGA可采用SDIO程序进行多通道数据接收。
附图说明
图1为根据本发明实施例的FPGA的喷码机高速数据传输方法的流程示意图；
图2为根据本发明另一实施例的FPGA的喷码机高速数据传输方法的流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
为了更好的理解上述技术方案，下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
图1为根据本发明实施例的FPGA的喷码机高速数据传输方法的流程示意图。如图1所示，本发明实施例的FPGA的喷码机高速数据传输方法包括以下步骤：
步骤101，主控单元通过SDIO与喷码机的FPGA建立通讯连接。
也就是说，主控单元选用带有SDIO(Secure Digital Input and Output，安全数字输入输出接口)的MCU实现与FPGA(现场可编程逻辑阵列)的高速数据通信需求。
步骤102，FPGA接收主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给主控单元。
作为一个实施例，主控单元通过SDIO的CMD8发送数据通道状态查询请求给FPGA。
也就是说，主控单元通过SDIO的CMD8发送数据通道状态查询请求给FPGA，FPGA接收主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给主控单元。
需要说明的是，数据传输过程启动时，采用SDIO驱动协议的CMD8(命令8)查询当前数据通道标志位再判断是否进行数据传输，避免频繁发送控制命令占用系统资源。
步骤103，主控单元根据当前数据通道状态标志位判断数据通道空闲时，将一包待喷印数据发送给FPGA。
作为一个实施例，在主控单元将待喷印数据发送给FPGA之前，主控单元还对待传输数据进行分包处理，以将一帧数据分成多个数据包，以便以每个数据包为单位进行数据传输。
也就是说，MCU采用DMA(直接存储器访问)方式将一帧数据分成若干个数据包发送给FPGA。
作为一个实施例，主控单元配置有第二缓存区用于存储待喷印数据。
也就是说，主控单元使用内核带物理内存地址的内存进行APP层的数据缓存，以便SDIO进入传输完成中断后能够进行DMA传输地址快速变更和中断处理的快速退出,保证数据的实时传输且极少占用MCU资源。
作为一个实施例，主控单元根据当前数据通道状态标志位判断所述数据通道空闲时，发送写入数据指令给FPGA，并将数据传输信息发送给FPGA；FPGA接收到数据传输信息后，将当前数据通道状态标志位发送给主控单元；主控单元根据当前数据通道状态标志位判断数据通道空闲时，将一包待喷印数据发送给FPGA。
需要说明的是，主控单元通过SDIO的CMD24发送数据传输信息给FPGA；数据传输信息包括数据通道数、通道编号和数据长度。
也就是说，当数据通道空闲时发送CMD24(命令24)传输数据格式，包括传输的通道数，通道编号和数据长度；MCU通过当前数据通道状态判断是否发送数据，当数据通道空闲时持续发送数据包直到一帧数据传输完成。
步骤104，在一包待喷印数据发送完成后，主控单元进入SDIO中断，并根据接收的FPGA返回的参数信息判断数据通道缓存是否已满。
步骤105，如果否，则停止发送待喷印数据，等待接收FPGA发送的中断请求信号后继续发送待喷印数据，直至待喷印数据发送完成。
需要说明的是，如果数据通道缓存未满时，继续发送下一包待喷印数据，直至数据通道缓存已满时停止发送待喷印数据，等待接收FPGA发送的中断请求信号后继续发送待喷印数据，直至待喷印数据发送完成。
作为一个实施例，FPGA配置m列喷印数据的第一缓存区，当缓存数据小于n列时，通过外部GPIO中断信号通知主控单元进行待喷印数据的发送，其中，n<m。
综上所述，基于FPGA的喷码机高速数据传输方法选用带有SDIO(Secure DigitalInput and Output，安全数字输入输出接口)的MCU实现与FPGA的高速数据通信需求；采用双级缓存技术和双中断技术保证喷印数据的实时传输；FPGA配置m列喷印数据的缓存区，当缓存数据小于n列时，通过外部GPIO中断信号通知MCU进行数据发送，保证喷头打印数据的实时传输；MCU使用内核带物理内存地址的内存进行APP层的数据缓存，以便SDIO进入传输完成中断后能够进行DMA传输地址快速变更和中断处理的快速退出,保证数据的实时传输且极少占用MCU资源；另外，通过配合FPGA的GPIO中断信号，保证只在FPGA需要数据的时候进行数据传输。
作为一个具体实施例，如图2所示，基于FPGA的喷码机高速数据传输方法包括控制命令的发送和回复，数据通道状态的判断，启动数据发送，停止通信过程和中断信号发送数据等过程，工作流程如下：
a：App程序按驱动程序的要求将喷印数据写到内核缓存区；
b：主控MCU向FPGA发送CMD8查询当前数据通道状态；
c：FPGA回复CMD8带有数据通道状态，MCU判断数据通道状态；
d：当数据通道空闲时，MCU启动数据发送过程；
e：MCU向FPGA发送CMD24，启动DMA传输一包数据并修改数据指针；
f:当数据发送完成后，驱动进入SDIO中断，通过返回的参数信息，判断通道是否已满。
g：当FPGA通道缓存未满时，重发执行e,f步骤；
h：当数据通道已满时，停止通信过程；
i：当FPGA缓存由满变为不满时，FPGA向MCU发送中断请求信号；
j：MCU接收并响应中断请求后，执行b到h步骤继续发送数据；
k：重复a到j步骤直至喷印结束。
作为一个示例，喷头1列有300个点，使用38byte存储1列的数据，数据传输根据约定协议每通道传输6列，因此每通道数据的大小为(38×6)byte+4byte(header)＝232byte,采用SDIO 4bit并行传输模式，因此可算出4通道数据的大小为:
3通道数据传输的大小为：
由SDIO的规范可知cmd和rsp都有48bit,可计算出cmd命令传输的大小为:
48+48+10(FPGA处理时间)＝106bit
由上可得传输6列4通道的时间为:
6列3通道的时间为:
由上可得传输一次cmd的时间为:106/25＝4.24
假设FPGA产生中断时，SDIO正好刚开始传输其他3通道数据，这时候就产生了最大延时状态，所需传输的数据为：6列3通道+MCU中断处理时间(实测数据值为3us左右)+cmd8+6列4通道,由上可推导出最大延迟值：
最大延迟＝60.64+3+4.24+79.2＝147.08us
本示例中当FPGA中的缓存小于等于14列数据的时候，就会产生中断向MCU获取数据，因此，中断产生后，喷头仍有14列的数据可供喷印，由此可算出：
可容忍的延迟时间＝14*喷印1列的时间
由喷头的参数可知：每个地址最快的喷印时间为1.6us,过渡过程为0.24us,超喷状态下每列喷11个地址，回扫时间为4.2us,由此可得：喷印1列的时间＝(1.6+0.24)×11+4.2＝24.44us
因此可容忍的延迟时间＝14×24.44＝342.16us
因为可容忍的延迟时间(342.16us)>最大延迟(147.08us),所以本设计能够很好的满足喷印的实时性要求。
综上所述，根据本发明实施例的基于FPGA的喷码机高速数据传输方法，首先主控单元通过SDIO与喷码机的FPGA建立通讯连接；接着FPGA接收主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给主控单元；然后主控单元根据当前数据通道状态标志位判断数据通道空闲时，将一包待喷印数据发送给FPGA；再接着在一包待喷印数据发送完成后，主控单元进入SDIO中断，并根据接收的FPGA返回的参数信息判断数据通道缓存是否已满；如果是，则停止发送待喷印数据，等待接收FPGA发送的中断请求信号后继续发送待喷印数据，直至待喷印数据发送完成；由此，通过采用SDIO作为喷码数据的高速传输接口，使得MCU通过DMA的方式发送数据，不仅占用MCU资源少，而且传输速度快。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种基于FPGA的喷码机高速数据传输方法，其特征在于，包括以下步骤：
主控单元通过SDIO与喷码机的FPGA建立通讯连接；
所述FPGA接收所述主控单元发送的数据通道状态查询请求，并将当前数据通道状态标志位发送给所述主控单元；
所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA；
在所述一包待喷印数据发送完成后，所述主控单元进入SDIO中断，并根据接收的所述FPGA返回的参数信息判断所述数据通道缓存是否已满；
如果是，则停止发送所述待喷印数据，等待接收所述FPGA发送的中断请求信号后继续发送所述待喷印数据，直至所述待喷印数据发送完成。
2.如权利要求1所述的基于FPGA的喷码机高速数据传输方法，其特征在于，如果所述数据通道缓存未满时，继续发送下一包待喷印数据，直至所述数据通道缓存已满时停止发送所述待喷印数据，等待接收所述FPGA发送的中断请求信号后继续发送所述待喷印数据，直至所述待喷印数据发送完成。
3.如权利要求1所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA，包括：
所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，发送写入数据指令给所述FPGA，并将数据传输信息发送给所述FPGA；
所述FPGA接收到所述数据传输信息后，将当前数据通道状态标志位发送给所述主控单元；
所述主控单元根据所述当前数据通道状态标志位判断所述数据通道空闲时，将一包待喷印数据发送给所述FPGA。
4.如权利要求2所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述FPGA配置m列喷印数据的第一缓存区，当缓存数据小于n列时，通过外部GPIO中断信号通知所述主控单元进行待喷印数据的发送，其中，n<m。
5.如权利要求2所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述主控单元配置有第二缓存区用于存储所述待喷印数据。
6.如权利要求3所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述主控单元通过SDIO的CMD8发送数据通道状态查询请求给所述FPGA。
7.如权利要求3所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述主控单元通过SDIO的CMD24发送数据传输信息给所述FPGA。
8.如权利要求3所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述数据传输信息包括数据通道数、通道编号和数据长度。
9.如权利要求3所述的基于FPGA的喷码机高速数据传输方法，其特征在于，在所述主控单元将所述待传输数据发送给所述FPGA之前，所述主控单元还对所述待喷印数据进行分包处理，以将一帧数据分成多个数据包，以便以每个数据包为单位进行数据传输。
10.如权利要求1-9中任一项所述的基于FPGA的喷码机高速数据传输方法，其特征在于，所述FPGA可采用SDIO程序进行多通道数据接收。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210435605.8A CN114905871B (zh) | 2022-04-24 | 2022-04-24 | 基于fpga的喷码机高速数据传输方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210435605.8A CN114905871B (zh) | 2022-04-24 | 2022-04-24 | 基于fpga的喷码机高速数据传输方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114905871A true CN114905871A (zh) | 2022-08-16 |
| CN114905871B CN114905871B (zh) | 2024-04-09 |
Family
ID=82765726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210435605.8A Active CN114905871B (zh) | 2022-04-24 | 2022-04-24 | 基于fpga的喷码机高速数据传输方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114905871B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202480563U (zh) * | 2011-12-31 | 2012-10-10 | 北大方正集团有限公司 | 数码喷印同步控制装置 |
| CN104426851A (zh) * | 2013-08-23 | 2015-03-18 | 北大方正集团有限公司 | 图像信号的传输系统及方法 |
| CN205238888U (zh) * | 2015-11-16 | 2016-05-18 | 郑英坤 | 一种基于fpga的高速大字符喷码系统 |
| CN107741915A (zh) * | 2017-10-25 | 2018-02-27 | 武汉精测电子集团股份有限公司 | 一种基于sdio接口的fpga板级通信装置及通信方法 |
| CN111443879A (zh) * | 2020-03-30 | 2020-07-24 | 浙江朗帝科技有限公司 | 一种基于高解析喷码机arm与fpga高速通讯的方法 |
| JP2021154555A (ja) * | 2020-03-26 | 2021-10-07 | コニカミノルタ株式会社 | インクジェット記録装置 |
| CN114330603A (zh) * | 2022-01-07 | 2022-04-12 | 昇捷丰标识科技(厦门)有限公司 | 基于fpga的喷码机控制系统及方法 |
-
2022
- 2022-04-24 CN CN202210435605.8A patent/CN114905871B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202480563U (zh) * | 2011-12-31 | 2012-10-10 | 北大方正集团有限公司 | 数码喷印同步控制装置 |
| CN104426851A (zh) * | 2013-08-23 | 2015-03-18 | 北大方正集团有限公司 | 图像信号的传输系统及方法 |
| CN205238888U (zh) * | 2015-11-16 | 2016-05-18 | 郑英坤 | 一种基于fpga的高速大字符喷码系统 |
| CN107741915A (zh) * | 2017-10-25 | 2018-02-27 | 武汉精测电子集团股份有限公司 | 一种基于sdio接口的fpga板级通信装置及通信方法 |
| JP2021154555A (ja) * | 2020-03-26 | 2021-10-07 | コニカミノルタ株式会社 | インクジェット記録装置 |
| CN111443879A (zh) * | 2020-03-30 | 2020-07-24 | 浙江朗帝科技有限公司 | 一种基于高解析喷码机arm与fpga高速通讯的方法 |
| CN114330603A (zh) * | 2022-01-07 | 2022-04-12 | 昇捷丰标识科技(厦门)有限公司 | 基于fpga的喷码机控制系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114905871B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758075A (en) | Multimedia communication apparatus and methods | |
| US7729382B2 (en) | Wireless computer system with queue and scheduler | |
| US7640374B2 (en) | Data transfer apparatus by direct memory access controller | |
| CN103064807B (zh) | 多通道直接存储器存取控制器 | |
| EP1775896A1 (en) | Network on chip system employing an Advanced Extensible Interface (AXI) protocol | |
| US7313104B1 (en) | Wireless computer system with latency masking | |
| CN101620551B (zh) | 一种面向多虚拟机应用的网卡中断控制方法 | |
| JP4259557B2 (ja) | 印刷装置及び論理パケット処理方法 | |
| US8570575B2 (en) | Image forming apparatus, method of controlling the same, and image processing apparatus performing image formation on the basis of a plurality of pieces of image data for different colors | |
| US7702841B2 (en) | Semiconductor integrated circuit and image processing apparatus having the same | |
| US6896345B2 (en) | Recording apparatus and method for controlling recording apparatus | |
| CN109664620B (zh) | 打印数据处理方法、装置及设备 | |
| CN111309656B (zh) | 一种fpga通用dma ip核 | |
| US20020089695A1 (en) | Print control apparatus and method and storage medium | |
| CN114905871B (zh) | 基于fpga的喷码机高速数据传输方法及系统 | |
| CN1196066C (zh) | 同步串行通信方法和同步串行通信系统 | |
| JPH09219711A (ja) | 複数チャネルのパケットをａｔｍセルに非同期にセグメント化する方法および装置 | |
| CN111443879B (zh) | 一种基于高解析喷码机arm与fpga高速通讯的方法 | |
| CN111045817A (zh) | 一种PCIe传输管理方法、系统和装置 | |
| WO2022170561A1 (zh) | 一种信息传输方法及装置 | |
| US20090199060A1 (en) | Information processing apparatus, information processing method, and computer program product | |
| JP2008112413A (ja) | データ転送装置および画像処理装置 | |
| CN1574845A (zh) | 网络电子设备的数据接口连接装置和方法 | |
| JPS63293657A (ja) | シリアル通信制御装置 | |
| JP2003234796A (ja) | データフロー制御装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |