CN114895659A - 一种故障检测电路及其检测方法 - Google Patents

Abstract

本申请提供了一种故障检测电路及其检测方法，应用于MCU故障处理技术领域，该电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，微控制单元的目标PWM输出引脚通过低通滤波单元连接比较器单元的输入端，比较器单元包括两个检测回路，比较器单元的输出端连接反相器单元的正极输入端，反相器单元的负极输出端连接逻辑芯片单元的OE接口。本申请利用微控制单元自身产生的待检测信号结合后端的故障检测电路实现微控制单元工作状态实时监控和逻辑判定，通过比较器单元调整待检测信号的频率和比较点电压进行范围判定，实现了调制保护及提高了响应速度，并保证了在微控制单元处于异常故障状态时能够输出安全电平状态。

Description

一种故障检测电路及其检测方法

技术领域

本申请涉及MCU故障处理技术领域，具体而言，涉及一种故障检测电路及其检测方法。

背景技术

MCU (Microcontroller Unit，微控制单元)，通常包含DSP(Digital SingnalProcessor，数字信号处理器)或者ARM (Advanced RISC Machines，嵌入式处理)等多种实现形式，它是控制板的核心大脑，用于分析计算电路板的各种采集信号，并控制对应的控制输出信号，实现设计的功能，但一旦MCU因软件或硬件问题工作异常时，对应的控制对象会因没有控制指令或者错误的控制指令而出错，特别是部分要求更严重的信号例如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的PWM (Pulse WidthModulation，脉冲宽度调节) 控制信号，或断路器分合闸指令信号等，他们的指令一旦出错，就会出现严重的故障甚至于直接出现炸机问题。

针对MCU软件或硬件故障，目前行业内常用以下几种形式进行防护；

方案一：采用CPLD(Complex Programmable Logic Device，可编程逻辑器件) 或FPGA (Field－Programmable Gate Array可编程门阵列)协助MCU进行输出信号的控制，通过CPLD或FPGA检测MCU提供的通讯内容或心跳指令等方式，一旦MCU的通讯指令异常或心跳指令丢失，立即封锁对应的输出信号，将输出信号置位为安装状态，这种方案需要增加额外的辅助控制芯片实现，随着近年来CPLD、FPGA等芯片的价格逐年上升，此方案成本越来越高。

方案二：采用外部看门狗芯片，各MCU厂家通常会配备外置看门狗芯片，该芯片会要求MCU定期给出信号，用来判断MCU工作是否正常，一旦看门狗芯片长期未收到指定信号，看门狗芯片就会给MCU复位引脚给出复位指令，重启MCU，这种方法成本较方法一低，但是由于看门狗芯片动作时间较长，无法应对IGBT类控制信号的快速响应要求（由于控制信号异常超过10微秒即可能导致IGBT损坏）；同时MCU再复位过程中输出引脚的电平状态不受MCU控制，需要外围电路保证输出引脚的状态。

方式三：采用双MCU冗余设计，通过增加额外的一路MCU，两者都可以控制对应输出信号，主MCU在工作正常时，由它实现对应的输出逻辑控制，同时它和从MCU之间有严格的互为判断对方是否正常工作的通讯协议或者逻辑指令，一旦主MCU未能按协议通讯，从MCU立即接手主MCU工作，同时控制主MCU重启，这之后，主从MCU工作状态互换，由从MCU实现对应输出信号控制，主MCU实现监控功能，通过双MCU冗余设计，可以解决MCU工作异常时的控制信号输出保证，但该方案成本极高。

发明内容

有鉴于此，本申请实施例提供了一种故障检测电路，通过微控制单元结合比较器单元和逻辑芯片单元实现了微控制单元工作状态实时监控和逻辑判定，保证了在微控制单元处于异常故障状态时能够输出安全电平状态。

第一方面，本申请实施例提供了一种故障检测电路，所述电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，所述微控制单元的目标PWM输出引脚通过低通滤波单元连接所述比较器单元的输入端，所述比较器单元包括两个检测回路，所述比较器单元的输出端连接所述反相器单元的正极输入端，所述反相器单元的负极输出端连接所述逻辑芯片单元的OE接口；

所述微控制单元，用于将在一个振荡周期内的待检测信号输入给所述比较器单元，所述待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号；

所述比较器单元，用于判断所述待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断所述待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若所述待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若所述待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号；

所述反相器单元，用于分别将所述第一OC信号或所述第二OC信号输入给所述逻辑芯片单元；

所述逻辑芯片单元，当接收到所述第一OC信号时，用于直接输出与所述微控制单元波形相同的电平状态信号，当接收到所述第二OC信号，且处于高阻状态时，用于输出与所述第二OC信号反相的电平状态信号。

结合第一方面，本申请实施例提供了第一方面的第一种可能的实施方式，所述微控制单元，具体用于当所述微控制单元处于正常工作状态时，通过所述微控制单元的目标PWM输出引脚将F频率、且在一个振荡周期内占空比为50%的方波信号输入给低通滤波单元。

结合第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第二种可能的实施方式，所述微控制单元，具体用于当所述微控制单元处于异常状态时，通过所述微控制单元的目标PWM输出引脚则输出一个恒高电平信号或者恒低电平信号，并将该恒高电平信号或者恒低电平信号输入给低通滤波单元。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第三种可能的实施方式，所述低通滤波单元包括电阻R1和电容C1，所述电阻R1的一端连接所述微控制单元的目标PWM输出引脚，所述电阻R1的另一端分别连接所述比较器单元的输入端和电容C1的一端，且所述电容C1的另一端接地；

所述低通滤波单元，具体用于根据所述电阻R1串联的所述电容C1组成的一阶低通滤波电路对方波信号的频率、振幅和相位进行滤波，得到滤波后的待检测信号，并将所述待检测信号输入给比较器单元。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第四种可能的实施方式，所述比较器单元，具体用于判断所述待检测信号的正峰值是否在所述第一检测回路的参考电压上限值的范围内，若是则得到第一判定结果；

判断所述待检测信号的负峰值是否在所述第二检测回路的参考电压下限值的范围内，若是则得到第二判定结果；

依据均满足判定范围的所述第一判定结果和所述第二判定结果，所述比较器单元得到在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第五种可能的实施方式，所述比较器单元，具体用于若所述待检测信号的正峰值是否未在所述第一检测回路的参考电压上限值的范围内，则得到第三判定结果；

若所述待检测信号的负峰值是否未在所述第二检测回路的参考电压下限值的范围内，则得到第四判定结果；

依据不满足范围的所述第三判定结果和所述第四判定结果，所述比较器单元得到一个恒高电平或者恒低电平的第二OC信号。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第六种可能的实施方式，所述反相器单元，具体用于所述比较器单元的输出端通过电阻R2的一端连接所述反相器单元的正极输入端，且所述电阻R2的另一端连接电源引脚Vcc，所述反相器单元的负极输出端连接逻辑芯片单元的OE接口；

所述反相器单元将在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号输入给所述逻辑芯片单元；

所述反相器单元将一个恒高电平或者恒低电平的第二OC信号输入给所述逻辑芯片单元。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第七种可能的实施方式，所述逻辑芯片单元，具体用于当所述逻辑芯片单元接收到所述第一OC信号时，所述微控制单元处于正常工作状态，所述逻辑芯片单元直接输出与所述微控制单元波形相同的电平状态信号。

结合第一方面的第一种可能的实施方式或第二种可能的实施方式，本申请实施例提供了第一方面的第八种可能的实施方式，所述逻辑芯片单元，具体用于所述逻辑芯片单元的OE接口连接电阻R3的一端，所述电阻R3另一端串联电阻R4，所述电阻R4的另一端接地；

当所述逻辑芯片单元的接收到一个恒高电平或者恒低电平的第二OC信号时，所述微控制单元处于异常状态，所述逻辑芯片单元通过所述电阻R3和串联的电阻R4，输出与所述第二OC信号反相的电平状态信号。

第二方面，本申请实施例还提供了一种故障检测方法，所述方法应用于故障检测电路所述电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，所述微控制单元的目标PWM输出引脚通过低通滤波单元连接所述比较器单元的输入端，所述比较器单元包括两个检测回路，所述比较器单元的输出端连接所述反相器单元的正极输入端，所述反相器单元的负极输出端连接所述逻辑芯片单元的OE接口；

微控制单元用于将在一个振荡周期内的待检测信号输入给比较器单元，所述待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号；

比较器单元用于判断所述待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断所述待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若所述待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若所述待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号；

反相器单元用于分别将所述第一OC信号或所述第二OC信号输入给所述逻辑芯片单元；

逻辑芯片单元用于当接收到所述第一OC信号时，用于直接输出与所述微控制单元波形相同的电平状态信号，当接收到所述第二OC信号，且处于高阻状态时，用于输出与所述第二OC信号反相的电平状态信号。

本申请实施例提供的一种故障检测电路，与采用CPLD可编程逻辑器件或FPGA可编程门阵列、采用外部看门狗芯片以及采用双MCU冗余设计 实现MCU故障监控相比，本电路能够大大降低故障检测电路的运行成本，响应速度快，且能够实现关键信号的有效控制；本申请微控制单元、比较器单元、反相器单元和逻辑芯片单元，微控制单元的目标PWM输出引脚通过低通滤波单元连接比较器单元的输入端，比较器单元包括两个检测回路，比较器单元的输出端连接反相器单元的正极输入端，反相器单元的负极输出端连接逻辑芯片单元的OE接口；微控制单元，用于将在一个振荡周期内的待检测信号输入给比较器单元，待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号；比较器单元，用于判断待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号；反相器单元，用于分别将第一OC信号或第二OC信号输入给逻辑芯片单元；逻辑芯片单元，当接收到第一OC信号时，用于直接输出与微控制单元波形相同的电平状态信号，当接收到第二OC信号，且处于高阻状态时，用于输出与第二OC信号反相的电平状态信号。具体来说，利用微控制单元自身产生的待检测信号结合后端的故障检测电路实现了微控制单元工作状态实时监控和逻辑判定，通过低通滤波单元对微控制单元输出的方波信号的进行滤波处理，得到待检测信号，通过比较器单元调整待检测信号的频率和比较点电压进行范围判定，实现了调整保护及提高响应速度，以及通过微控制单元结合比较器单元和逻辑芯片单元实现了变频器的PWM控制信号或断路器分/合闸指令信号等关键输出信号的状态监控，保证了在微控制单元处于异常故障状态时能够输出安全电平状态。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请实施例所提供的一种故障检测电路各单元结构示意图。

图2示出了本申请实施例所提供的一种故障检测电路的连接关系的结构示意图。

图3示出了本申请实施例所提供的一种故障检测电路的各单元实施效果波形示意图。

图4示出了本申请实施例所提供的一种故障检测方法的具体流程框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

考虑到采用现有技术的三种方式实现MCU状态监控，存在成本高，响应速度慢，且无法保证关键信号控制；基于此，本申请实施例提供了一种故障检测电路，下面通过实施例进行描述。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

图1示出了本申请实施例所提供的一种故障检测电路各单元的结构示意图；如图1所示，故障检测电路具体包括：微控制单元100、比较器单元200、反相器单元300和逻辑芯片单元400，微控制单元100的目标PWM输出引脚通过低通滤波单元连接比较器单元200的输入端，比较器单元200包括两个检测回路，比较器单元200的输出端连接反相器单元300的正极输入端，反相器单元300的负极输出端连接逻辑芯片单元400的OE接口。

微控制单元100，用于将在一个振荡周期内的待检测信号输入给比较器单元200，待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号。

微控制单元100在具体实施时，微控制单元100的目标PWM输出引脚检测到预设电平，用于判定该故障检测单路出现故障，低电平表示故障还是高电平表示故障可以根据具体电路情况进行设置，本实施例以微控制单元100的目标PWM输出引脚若检测到低电平则表示故障检测电路处于正常状态，若检测到高电平则表示故障检测电路出现故障，当微控制单元100处于正常工作状态时，通过低通滤波单元将在一个振荡周期内的待检测信号输入给比较器单元200，当微控制单元100处于异常状态时，通过微控制单元100的目标PWM输出引脚则输出一个恒高电平信号或者恒低电平信号作为待检测信号输出给比较器单元200。

比较器单元200，用于判断待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号。

比较器单元200在具体实施时，比较器单元200包括两个检测回路，比较器单元200通过内置的运算器放大或电压基础实现第一检测回路的正相输入端和第二检测回路的负相输入端的电压值设置，第一检测回路的参考电压上限值VrefH，通常设定为微控制单元100输入高电平-0.5V，第二检测回路的参考电压下限值VrefL，通常设定为微控制单元100输出低电平0.5V，比较器单元200对接收到的待检测信号进行判断，先判断待检测信号的正峰值是否在第一检测回路的参考电压上限值VrefH的范围内，依次判断待检测信号的负峰值是否在第二检测回路的参考电压下限值VrefL的范围内，若待检测信号的正峰值在第一检测回路的参考电压上限值VrefH的范围内，以及待检测信号的负峰值在第二检测回路的参考电压下限值VrefL范围内，则得到两个检测回路的参考电压上限值VrefH和参考电压下限值VrefL范围内的第一OC信号，说明微控制单元100处于正常工作状态，若待检测信号的正峰值未在第一检测回路的参考电压上限值VrefH的范围内，以及待检测信号的负峰值未在第二检测回路的参考电压下限值VrefL范围内，则得到一个恒高电平或者恒低电平的第二OC信号，说明微控制单元100处于异常状态，这里OC（Open Collector，即故障状态信号）。

反相器单元300，用于分别将第一OC信号或第二OC信号输入给逻辑芯片单元400。

反相器单元300在具体实施时，比较器单元200输出端通过电阻R2输出高电平，经过反相器单元300后将高电平转变为低电平，此时将在两个检测回路的参考电压上限值VrefH和参考电压下限值VrefL范围内的第一OC信号或将未在两个检测回路的参考电压上限值VrefH和参考电压下限值VrefL范围内的第二OC信号输入给逻辑芯片单元400。

逻辑芯片单元400，当接收到第一OC信号时，用于直接输出与微控制单元100波形相同的电平状态信号，当接收到第二OC信号，且处于高阻状态时，用于输出与第二OC信号反相的电平状态信号。

逻辑芯片单元400在具体实施时，逻辑芯片单元400可以采用74系列三态门芯片或其他可替代产品芯片，逻辑芯片单元400输出有三种状态，即高电平、低电平和高阻态，当逻辑芯片单元400的OE接口从反相器单元300的负极输出端接收到第一OC信号时，微控制单元100的处于正常工作状态，输出为低电平，此时逻辑芯片单400的OE接口直接输出与微控制单元100波形相同的电平状态信号；当逻辑芯片单元400的OE接口从反相器单元300的负极输出端接收到一个恒高电平或者恒低电平的第二OC信号，且处于高阻状态时，微控制单元100处于异常状态，逻辑芯片单元400的OE接口通过电阻R3和串联电阻R4将其箝位至高电平或低电平后，输出与第二OC信号反相的电平状态信号。

在一个可行的实现方案中，图2示出了本申请实施例所提供的一种故障检测电路连接关系的结构示意图；故障检测电路具体包括：微控制单元100、比较器单元200、反相器单元300和逻辑芯片单元400，微控制单元100的目标PWM输出引脚连接电阻R1的一端，电阻R1的另一端分别连接比较器单元200的输入端和电容C1的一端，且电容C1的另一端接地，比较器单元200的输出端通过电阻R2的一端连接反相器单元300的正极输入端，且电阻R2的另一端连接电源引脚Vcc，反相器单元300的负极输出端连接逻辑芯片单元400的OE接口，这里OE（output enable，即逻辑芯片的引脚）。

在一个可行的实现方案中，图3示出了本申请实施例所提供的一种故障检测电路的各单元实施效果波形示意图；上述微控制单元100具体包括：

当微控制单元100处于正常工作状态时，通过微控制单元100的目标PWM输出引脚将F频率、且在一个振荡周期内占空比为50%的方波信号输入给低通滤波单元。

当微控制单元100处于异常状态时，通过微控制单元100的目标PWM输出引脚则输出一个恒高电平信号或者恒低电平信号，并将该恒高电平信号或者恒低电平信号输入给低通滤波单元。

具体实施时，当微控制单元100处于正常工作状态时，通过微控制单元100的目标PWM输出引脚将F频率、且在一个振荡周期内占空比为50%的方波信号输入给低通滤波单元，其中，低通滤波单元包括电阻R1和电容C1，电阻R1的一端连接微控制单元的目标PWM输出引脚，电阻R1的另一端分别连接比较器单元200的输入端和电容C1的一端，且电容C1的另一端接地通滤波单元根据电阻R1串联的电容C1组成的一阶低通滤波电路对方波信号的频率、振幅和相位进行滤波，低通滤波电路的滤波截止频率设计为F/1--F/2之间，用于保证微控制单元100处于异常状态时（即死机或故障）两个相邻方波信号内闭锁保护输出最高频率的方波信号，根据设计频率可以得到滤波后的待检测信号，低通滤波单元将滤波后的待检测信号输入给比较器单元200的输入端；以及当微控制单元100处于异常状态时，通过微控制单元100的目标PWM输出引脚则输出一个恒高电平信号或者恒低电平信号，并将该恒高电平信号或者恒低电平信号输入给比较器单元200，本申请中微控制单元100的目标PWM输出引脚将F频率、且在一个振荡周期内占空比为50%的方波信号至少是微控制单元最高工作频率的3倍以上。

在一个可行的实现方案中，上述比较器单元200具体包括：

判断待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，若是则得到第一判定结果。

判断待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若是则得到第二判定结果。

依据均满足判定范围的第一判定结果和第二判定结果，比较器单元得到在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号。

若待检测信号的正峰值是否未在第一检测回路的参考电压上限值的范围内，则得到第三判定结果。

若待检测信号的负峰值是否未在第二检测回路的参考电压下限值的范围内，则得到第四判定结果。

依据不满足范围的第三判定结果和第四判定结果，比较器单元得到一个恒高电平或者恒低电平的第二OC信号。

具体实施时，比较器单元200包括两个检测回路，第一检测回路为正相输入端，第二检测回路为负相输入端，比较器单元200通过运算器放大或电压基础设置正相输入端的参考电压上限值VrefH和负相输入端的参考电压上限值VrefH，比较器单元200的两个检测回路用于判断待检测信号的正峰值是否在第一检测回路的参考电压上限值VrefH的范围内，依次判断待检测信号的负峰值是否在第二检测回路的参考电压下限值VrefL的范围内，若待检测信号的正峰值在第一检测回路的参考电压上限值VrefH的范围内，则得到第一判定结果，若待检测信号的负峰值在第二检测回路的参考电压下限值VrefL范围内，则得到第二判定结果，依据均满足判定范围的第一判定结果和第二判定结果，比较器单元200得到在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号；然后，若待检测信号的正峰值未在第一检测回路的参考电压上限值VrefH的范围内，则得到第三判定结果，以及待检测信号的负峰值未在第二检测回路的参考电压下限值VrefL范围内，则得到第四判定结果，依据不满足范围的第三判定结果和第四判定结果，比较器单元得到一个恒高电平或者恒低电平的第二OC信号。

在一个可行的实现方案中，上述反相器单元300具体包括：

比较器单元200的输出端通过电阻R2的一端连接反相器单元300的正极输入端，且电阻R2的另一端连接电源引脚Vcc，反相器单元300的负极输出端连接逻辑芯片单元400的OE接口。

反相器单元300将在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号输入给逻辑芯片单元400。

反相器单元300将一个恒高电平或者恒低电平的第二OC信号输入给逻辑芯片单元400。

具体实施时，比较器单元200的输出端通过电阻R2的一端连接反相器单元300的正极输入端，电阻R2的另一端连接电源引脚Vcc，反相器单元300的负极输出端连接逻辑芯片单元400的OE接口，比较器单元200输出端通过电阻R2输出高电平，经过反相器单元300后将高电平转变为低电平，此时将在两个检测回路的参考电压上限值VrefH和参考电压下限值VrefL范围内的第一OC信号或将未在两个检测回路的参考电压上限值VrefH和参考电压下限值VrefL范围内的第二OC信号输入给逻辑芯片单元400。

在一个可行的实现方案中，上述逻辑芯片单元400具体包括：

当逻辑芯片单元400接收到第一OC信号时，微控制单元100处于正常工作状态，逻辑芯片单元400直接输出与微控制单元100波形相同的电平状态信号。

逻辑芯片单元400的OE接口连接电阻R3的一端，电阻R3另一端串联电阻R4，电阻R4的另一端接地；

当逻辑芯片单元400的接收到一个恒高电平或者恒低电平的第二OC信号时，微控制单元100处于异常状态，逻辑芯片单元400通过电阻R3和串联的电阻R4，用于输出与第二OC信号反相的电平状态信号。

具体实施时，当逻辑芯片单元400的OE接口从反相器单元300的负极输出端接收到第一OC信号时，微控制单元100的处于正常工作状态，输出为低电平，此时逻辑芯片单400的OE接口直接输出与微控制单元100波形相同的电平状态信号；当逻辑芯片单元400的OE接口从反相器单元300的负极输出端接收到一个恒高电平或者恒低电平的第二OC信号，且处于高阻状态时，微控制单元100处于异常状态，逻辑芯片单元400的OE接口通过电阻R3和串联电阻R4将其箝位至高电平或低电平后，输出与第二OC信号反相的电平状态信号。

在一个可行的实现方案中，图4示出了本申请实施例所提供的一种故障检测方法的流程示意图；上述方法应用于故障检测电路，该电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，微控制单元的目标PWM输出引脚通过低通滤波单元连接比较器单元的输入端，比较器单元包括两个检测回路，比较器单元的输出端连接反相器单元的正极输入端，反相器单元的负极输出端连接逻辑芯片单元的OE接口。

上述方法包括以下步骤：

步骤S10，微控制单元用于将在一个振荡周期内的待检测信号输入给比较器单元，待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号。

步骤S20，比较器单元用于判断待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号。

步骤S30，反相器单元用于分别将第一OC信号或第二OC信号输入给逻辑芯片单元。

步骤S40，逻辑芯片单元用于当接收到第一OC信号时，用于直接输出与微控制单元波形相同的电平状态信号，当接收到第二OC信号，且处于高阻状态时，用于输出与第二OC信号反相的电平状态信号。

基于上述分析可知，与相关技术采用CPLD可编程逻辑器件或FPGA可编程门阵列、采用外部看门狗芯片以及采用双MCU冗余设计 实现MCU故障监控相比，本申请实施例提供的利用微控制单元自身产生的待检测信号结合后端的故障检测电路实现了微控制单元工作状态实时监控和逻辑判定，通过低通滤波单元对微控制单元输出的方波信号的进行滤波处理，得到待检测信号，通过比较器单元调整待检测信号的频率和比较点电压进行范围判定，实现了调整保护及提高响应速度，以及通过微控制单元结合比较器单元和逻辑芯片单元实现了变频器的PWM控制信号或断路器分/合闸指令信号等关键输出信号的状态监控，保证了在微控制单元处于异常故障状态时能够输出安全电平状态。

在本申请所提供的实施例中，应该理解到，所揭露电路和方法，可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请提供的实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种故障检测电路，其特征在于，所述电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，所述微控制单元的目标PWM输出引脚通过低通滤波单元连接所述比较器单元的输入端，所述比较器单元包括两个检测回路，所述比较器单元的输出端连接所述反相器单元的正极输入端，所述反相器单元的负极输出端连接所述逻辑芯片单元的OE接口；

所述微控制单元，用于将在一个振荡周期内的待检测信号输入给所述比较器单元，所述待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号；

所述比较器单元，用于判断所述待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断所述待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若所述待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若所述待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号；

所述反相器单元，用于分别将所述第一OC信号或所述第二OC信号输入给所述逻辑芯片单元；

所述逻辑芯片单元，当接收到所述第一OC信号时，用于直接输出与所述微控制单元波形相同的电平状态信号，当接收到所述第二OC信号，且处于高阻状态时，用于输出与所述第二OC信号反相的电平状态信号。

2.根据权利要求1所述的故障检测电路，其特征在于，所述微控制单元，具体用于当所述微控制单元处于正常工作状态时，通过所述微控制单元的目标PWM输出引脚将F频率、且在一个振荡周期内占空比为50%的方波信号输入给低通滤波单元。

3.根据权利要求1所述的故障检测电路，其特征在于，所述微控制单元，具体用于当所述微控制单元处于异常状态时，通过所述微控制单元的目标PWM输出引脚则输出一个恒高电平信号或者恒低电平信号，并将该恒高电平信号或者恒低电平信号输入给低通滤波单元。

4.根据权利要求1所述的故障检测电路，其特征在于，所述低通滤波单元包括电阻R1和电容C1，所述电阻R1的一端连接所述微控制单元的目标PWM输出引脚，所述电阻R1的另一端分别连接所述比较器单元的输入端和所述电容C1的一端，且所述电容C1的另一端接地；

所述低通滤波单元，具体用于根据所述电阻R1串联的所述电容C1组成的一阶低通滤波电路对方波信号的频率、振幅和相位进行滤波，得到滤波后的待检测信号，并将所述待检测信号输入给比较器单元。

5.根据权利要求1所述的故障检测电路，其特征在于，所述比较器单元，具体用于判断所述待检测信号的正峰值是否在所述第一检测回路的参考电压上限值的范围内，若是则得到第一判定结果；

判断所述待检测信号的负峰值是否在所述第二检测回路的参考电压下限值的范围内，若是则得到第二判定结果；

依据均满足判定范围的所述第一判定结果和所述第二判定结果，所述比较器单元得到在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号。

6.根据权利要求1所述的故障检测电路，其特征在于，所述比较器单元，具体用于若所述待检测信号的正峰值是否未在所述第一检测回路的参考电压上限值的范围内，则得到第三判定结果；

若所述待检测信号的负峰值是否未在所述第二检测回路的参考电压下限值的范围内，则得到第四判定结果；

依据不满足范围的所述第三判定结果和所述第四判定结果，所述比较器单元得到一个恒高电平或者恒低电平的第二OC信号。

7.根据权利要求1所述的故障检测电路，其特征在于，所述反相器单元，具体用于所述比较器单元的输出端通过电阻R2的一端连接所述反相器单元的正极输入端，且所述电阻R2的另一端连接电源引脚Vcc，所述反相器单元的负极输出端连接逻辑芯片单元的OE接口；

所述反相器单元将在两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号输入给所述逻辑芯片单元；

所述反相器单元将一个恒高电平或者恒低电平的第二OC信号输入给所述逻辑芯片单元。

8.根据权利要求1所述的故障检测电路，其特征在于，所述逻辑芯片单元，具体用于当所述逻辑芯片单元接收到所述第一OC信号时，所述微控制单元处于正常工作状态，所述逻辑芯片单元直接输出与所述微控制单元波形相同的电平状态信号。

9.根据权利要求1所述的故障检测电路，其特征在于，所述逻辑芯片单元，具体用于所述逻辑芯片单元的OE接口连接电阻R3的一端，所述电阻R3另一端串联电阻R4，所述电阻R4的另一端接地；

当所述逻辑芯片单元的接收到一个恒高电平或者恒低电平的第二OC信号时，所述微控制单元处于异常状态，所述逻辑芯片单元通过所述电阻R3和串联的所述电阻R4，输出与所述第二OC信号反相的电平状态信号。

10.一种故障检测方法，其特征在于，所述方法应用于故障检测电路，所述电路包括：微控制单元、比较器单元、反相器单元和逻辑芯片单元，所述微控制单元的目标PWM输出引脚通过低通滤波单元连接所述比较器单元的输入端，所述比较器单元包括两个检测回路，所述比较器单元的输出端连接所述反相器单元的正极输入端，所述反相器单元的负极输出端连接所述逻辑芯片单元的OE接口；

微控制单元用于将在一个振荡周期内的待检测信号输入给比较器单元，所述待检测信号中携带有变频器的PWM控制信号或断路器分/合闸指令信号；

比较器单元用于判断所述待检测信号的正峰值是否在第一检测回路的参考电压上限值的范围内，以及判断所述待检测信号的负峰值是否在第二检测回路的参考电压下限值的范围内，若所述待检测信号的正峰值在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值在第二检测回路的参考电压下限值范围内，则得到两个检测回路的参考电压上限值和参考电压下限值范围内的第一OC信号，若所述待检测信号的正峰值未在第一检测回路的参考电压上限值的范围内，以及所述待检测信号的负峰值未在第二检测回路的参考电压下限值范围内，则得到一个恒高电平或者恒低电平的第二OC信号；

反相器单元用于分别将所述第一OC信号或所述第二OC信号输入给所述逻辑芯片单元；

逻辑芯片单元用于当接收到所述第一OC信号时，用于直接输出与所述微控制单元波形相同的电平状态信号，当接收到所述第二OC信号，且处于高阻状态时，用于输出与所述第二OC信号反相的电平状态信号。

Images