CN114883319A - 跨电源域静电放电保护电路 - Google Patents
跨电源域静电放电保护电路 Download PDFInfo
- Publication number
- CN114883319A CN114883319A CN202210503889.XA CN202210503889A CN114883319A CN 114883319 A CN114883319 A CN 114883319A CN 202210503889 A CN202210503889 A CN 202210503889A CN 114883319 A CN114883319 A CN 114883319A
- Authority
- CN
- China
- Prior art keywords
- field effect
- effect transistor
- type field
- injection region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims abstract description 33
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims abstract description 33
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 claims abstract description 28
- 101150105073 SCR1 gene Proteins 0.000 claims abstract description 28
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 claims abstract description 28
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 claims abstract description 21
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims description 57
- 238000002347 injection Methods 0.000 claims description 39
- 239000007924 injection Substances 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 16
- 239000007943 implant Substances 0.000 description 8
- 238000007599 discharging Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种跨电源域静电放电保护电路，在VDD1与VSS1之间连接有箝位电路一，在VDD1与VSS2之间连接有器件SCR1，SCR1的阳极与VDD1相连，SCR1的阴极与VSS2相连，SCR1的P阱与VSS1相连；在VDD2与VSS2之间连接有箝位电路二，在VDD2与VSS2之间连接有器件SCR2，SCR2的阳极与VDD2相连，SCR2的阴极与VSS1相连，SCR2的P阱与VSS2相连。本发明的结构，只需要把传统方案中的隔离二极管扩展为SCR器件并进行合适的连接，所增加的版图面积较小，扩展的SCR器件通过最基本结构构成即可，不需要额外增加触发电路。
Description
技术领域
本发明属于集成电路静电放电(Electrostatic Discharge，ESD)防护技术领域，涉及一种跨电源域静电放电保护电路。
背景技术
随着集成电路行业的快速发展，元器件的特征尺寸不断减小，氧化层越来越薄，集成电路元件对于静电放电现象也越来越敏感，造成大量集成电路由于ESD事件而失效，其中跨电源域的ESD设计是一个难点。这主要是因为不同的电源域的地线之间往往需要通过二极管进行隔离，以减少不同电源域的噪声带来的串扰。然而，当发生不同电源域之间的ESD事件时，由于上述隔离二极管的存在增加了一部分压降，导致端电压更高，集成电路更容易受损。因此，需要设计出新型的跨电源域ESD保护电路，从而适应集成电路行业的发展。
现有的典型的具有隔离电源域的电路框图如图1所示，其中电源域1产生输出信号并发送给电源域2的接收端B。当发生从电源域1的电源线VDD1到电源域2的地线VSS2的放电时，ESD电流从VDD1流入箝位电路A，经过地线VSS1流入隔离二极管D1，再通过地线VSS2流入地。该过程中，由于内部电路A处于非正常工作状态，节点A电压处于不定态，往往会导致PMOS场效应晶体管Mpa导通，从而使得节点B的电压被上拉至VDD1(忽略导线压降)，此时，NMOS场效应晶体管Mnb的栅极和源极之间的电压即为VDD1，是整个电路中最大的，从而使得Mnb成为最容易失效的器件。由于此时的ESD保护路径由箝位电路A和二极管D1串联而成，总的端电压较大，更加剧了Mnb失效的可能[1]。这种一个电源域的电源线与另一个电源域的地线之间互相放电的ESD事件，是跨电源域ESD范畴里最具威胁的情形之一，本发明将针对此类问题提出解决方案。
可控硅整流器(Silicon controlled rectifier，SCR)可作为一种ESD保护器件，它基于寄生的交叉耦合双极晶体管构成一个正反馈导电通路，具有很高的放电能力。在文献[1]的图19中提出了一种基于SCR的跨电源域保护设计，在VDD1和VSS2之间设置了一个N型场效应晶体管触发的SCR器件，N型场效应晶体管的栅极接VSS1。当发生VDD1到VSS2的放电时，隔离二极管上的分压使得NMOS晶体管开启，并进而触发SCR正反馈导电通路。这种设计保证了在VDD1到VSS2的放电路径变为一个SCR器件，比起传统的由一个箝位电路和一个二极管串联的放电路径，提升了跨电源域ESD放电效率。文献[2]和[3]中分别提出了不同的基于SCR的跨电源域ESD保护设计，与文献[1]相比，文献[2]和[3]也在一个电源线到另一个地线之间构成了SCR放电路径，提高了跨电源域ESD放电效率。此外，文献[2]和[3]提出的方案减小了版图面积，这是因为它们在两个电源域内各自的保护路径(即VDD1-VSS1和VDD2-VSS2)也采用SCR器件而不是传统的箝位电路，且与跨电源域的保护路径相嵌套。然而，这种设计的缺陷是部分放电路径的串联长度较大，如文献[3]的图3中从VDD1向VSS2放电的SCR路径，其中N阱区域比较长，串联电阻较大，不利于ESD事件下的快速导通；另外，这种设计需要对原有设计做出较大的改变，带来了额外的设计成本。
发明内容
本发明的目的是提供一种跨电源域静电放电保护电路，解决了现有技术存在的跨电源域ESD保护能力弱、设计复杂的问题。
本发明所采用的技术方案是，一种跨电源域静电放电保护电路，在VDD1与VSS1之间连接有箝位电路一，在VDD1与VSS2之间连接有器件SCR1，SCR1的阳极与VDD1相连，SCR1的阴极与VSS2相连，SCR1的P阱与VSS1相连；在VDD2与VSS2之间连接有箝位电路二，在VDD2与VSS2之间连接有器件SCR2，SCR2的阳极与VDD2相连，SCR2的阴极与VSS1相连，SCR2的P阱与VSS2相连。
本发明的跨电源域静电放电保护电路，其特征还在于：
所述的箝位电路一与箝位电路二结构一致，器件SCR1与器件SCR2结构一致。
所述的箝位电路一包括RC网络、反相器和放电管，其中，RC网络由电容C1和电阻R1组成，电容C1的一端与VSS1相连，电容C1的另一端与电阻R1相连，电阻R1的另一端与VDD1相连；电容C1和电阻R1的公共连接点作为RC检测的输出信号CLK；反相器由N型场效应晶体管Mn1和P型场效应晶体管Mp1组成，N型场效应晶体管Mn1的源极与VSS1相连，栅极与RC检测的输出信号CLK相连，漏极与P型场效应晶体管Mp1的漏极相连；P型场效应晶体管的源极与VDD1相连，栅极与RC检测的输出信号CLK相连，漏极与N型场效应晶体管Mn1的漏极相连；N型场效应晶体管Mn1和P型场效应晶体管Mp1的漏极的公共连接点作为反相器的输出端，该输出端接入N型场效应晶体管Mc1的栅极，N型场效应晶体管Mc1的源极接VSS1，N型场效应晶体管Mc1的漏极接VDD1。
所述的SCR1的剖面结构是，包括P衬底，在P衬底上表面并排设置有N阱和P阱，在N阱上表面沿横向依次设置有第一N+注入区、第一沟槽、第一P+注入区、第二沟槽的一部分；在P阱上表面依次设置有第二沟槽的另一部分、第二N+注入区、第三沟槽和第二P+注入区；第一N+注入区、第一P+注入区对外均与VDD1相连，第二N+注入区对外与VSS2相连，第二P+注入区对外与VSS1相连。
所述的第一P+注入区、N阱、P阱和第二N+注入区一起构成SCR器件中的正反馈放电路径；第二P+注入区、P阱、第二N+注入区一起构成二极管D1。
本发明的有益效果是，当发生从一个电源域的电源线向另一个电源域的地线之间放电的ESD事件时，会首先发生箝位电路和隔离二极管串联支路的导通，并快速触发SCR正反馈路径的导通，从而实现从一个电源域的电源线向另一个电源域的地线之间的高效放电。同时，本发明的设计复杂度和电路成本很低，只需要把传统方案中的隔离二极管扩展为SCR器件并进行合适的连接，所增加的版图面积较小，扩展的SCR器件通过最基本结构构成即可，不需要额外增加触发电路。
附图说明
图1是现有技术的跨电源域ESD保护电路图；
图2是现有技术的跨电源域ESD保护电路中发生从一个电源域的电源线向另一个电源域的地线放电的示意图；
图3是本发明保护电路的电路图；
图4是本发明保护电路中SCR1的器件剖面图。
图中，1.P衬底，2.N阱，3.P阱，4.第一N+注入区，5.第一沟槽，6.第一P+注入区，7.第二沟槽，8.第二N+注入区，9.第三沟槽，10.第二P+注入区，11.箝位电路一，12.箝位电路二。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，是现有技术的跨电源域ESD保护电路结构，在VDD1与VSS1之间连接有箝位电路A、内部电路A、以及N型场效应晶体管Mna和P型场效应晶体管Mpa的串联支路，N型场效应晶体管Mna的栅极和P型场效应晶体管Mpa的栅极的连接于内部电路A的输出信号；同时，在VDD2与VSS2之间连接有箝位电路B、内部电路B、以及N型场效应晶体管Mnb和P型场效应晶体管Mpb的串联支路，N型场效应晶体管Mnb的栅极和P型场效应晶体管Mpb的栅极的连接点B，接入有N型场效应晶体管Mnb和P型场效应晶体管Mpb的公共连接点的输出信号；另外，在VSS1与VSS2之间设置有反向并联的二极管D1、二极管D2支路。
参照图2，现有技术的跨电源域ESD保护电路中发生从一个电源域的电源线向另一个电源域的地线放电的过程中，其不足之处参考背景技术中的相关描述。
本发明的创新结构是，基于上述的结构，保持原有的各自电源域的箝位电路不变，将用于隔离的二极管扩展成SCR，并连接在一个电源域的电源线和另一个电源域的地线之间。当ESD放电时，利用箝位电路首先导通、起到衬底触发作用，使得SCR器件快速导通，实现从一个电源域的电源线到另一个电源域的地线之间的直接放电路径，即缩短了放电路径、降低了端电压，从而减小了器件击穿的风险。该技术方案包括：VDD1和VSS1之间设置有箝位电路一11，VDD2和VSS2之间设置有箝位电路二12，VDD1和VSS2之间设置有SCR1，VDD2和VSS1之间设置有SCR2；SCR1的P阱区接VSS1，SCR2的P阱区接VSS2。
参照图3，本发明的保护电路的具体结构是：在VDD1与VSS1之间连接有箝位电路一11，在VDD1与VSS2之间连接有器件SCR1，SCR1的阳极与VDD1相连，SCR1的阴极与VSS2相连，SCR1的P阱与VSS1相连；在VDD2与VSS2之间连接有箝位电路二12，在VDD2与VSS2之间连接有器件SCR2，SCR2的阳极与VDD2相连，SCR2的阴极与VSS1相连，SCR2的P阱与VSS2相连；箝位电路一11与箝位电路二12结构一致，器件SCR1与器件SCR2结构一致。
以下以VDD1到VSS2放电为例进行说明，箝位电路一11以常见的形式构成，包括RC网络、反相器和放电管，
其中，RC网络由电容C1和电阻R1组成，电容C1的一端与VSS1相连，电容C1的另一端与电阻R1相连，电阻R1的另一端与VDD1相连；电容C1和电阻R1的公共连接点作为RC检测的输出信号CLK；
反相器由N型场效应晶体管Mn1和P型场效应晶体管Mp1组成，放电管采用N型场效应晶体管Mc1，其中，N型场效应晶体管Mn1的源极与VSS1相连，栅极与RC检测的输出信号CLK相连，漏极与P型场效应晶体管Mp1的漏极相连；P型场效应晶体管Mp1的源极与VDD1相连，栅极与RC检测的输出信号CLK相连，漏极与N型场效应晶体管Mn1的漏极相连；N型场效应晶体管Mn1和P型场效应晶体管Mp1的漏极的公共连接点作为反相器的输出端，该输出端接入N型场效应晶体管Mc1的栅极，N型场效应晶体管Mc1的源极接VSS1，N型场效应晶体管Mc1的漏极接VDD1。
参照图4，本发明保护电路中的SCR1的剖面结构是，包括P衬底1，在P衬底1上表面并排设置有N阱2和P阱3，在N阱2上表面沿横向依次设置有第一N+注入区4、第一沟槽5、第一P+注入区6、第二沟槽7的一部分；在P阱3上表面依次设置有第二沟槽7的另一部分、第二N+注入区8、第三沟槽9和第二P+注入区10；第一N+注入区4、第一P+注入区6对外均与VDD1相连，第二N+注入区8对外与VSS2相连，第二P+注入区10对外与VSS1相连。
上述的三个沟槽皆为实现不同重掺杂(即N+、P+)注入区之间隔离的氧化物，其材料均选用二氧化硅。第一沟槽5用于第一N+注入区4和第一P+注入区6的隔离，第二沟槽7用于第一P+注入区6和第二N+注入区8的隔离，第三沟槽9用于第二N+注入区8和第二P+注入区10的隔离。
上述结构的实质是，包括以下三点：
1)第一P+注入区6、N阱2、P阱3和第二N+注入区8一起构成SCR器件中的正反馈放电路径；第二P+注入区10、P阱3、第二N+注入区8一起构成二极管D1；N阱2与第一N+注入区4相连，实现N阱2的电位接电源，P阱3与第二P+注入区10相连，实现P阱3的电位接地。
2)第一P+注入区6、N阱2和P阱3构成了一个PNP型双极晶体管，同时，N阱2、P阱3和第二N+注入区8构成了一个NPN型双极晶体管。上述两个双极性晶体管交叉耦合，构成了一个寄生正反馈路径，作为本发明中的SCR器件在ESD事件下的主要放电路径。
3)二极管D1即为NPN双极晶体管的基极-发射极。当发生跨电源域ESD事件时，二极管D1会首先正向导通，促使NPN双极晶体管快速导通，并进而建立SCR的正反馈导通以泄放电流。
本发明保护电路的工作原理是：
当发生ESD放电事件(ESD电流从VDD1流入、VSS2流出)时，VDD1电压快速上升，箝位电路一11里的RC网络产生响应，CLK信号为低电平，反相器输出电平为高，放电管Mc1导通。因此，ESD电流从VDD1通过Mc1流入VSS1，再通过二极管D1流入VSS2。随着D1二极管导通，SCR1器件中的NPN双极晶体管的基射结被正偏，从而迅速建立SCR正反馈导通以泄放电流。即箝位电路一11起到了衬底触发的作用，加速了SCR正反馈导通的建立[4]。
本发明的保护电路与文献[1]中图19中的方案相比，有两个优点：
1)版图面积更小，这是因为本发明构造SCR器件利用了已有隔离二极管，即隔离二极管嵌套在SCR器件中，而文献[1]中的SCR与隔离二极管相互独立。
2)在ESD事件下，本发明中的SCR器件接收的衬底触发电流为全部ESD电流，即在触发时刻附近全部ESD电流均流入隔离二极管，而文献中的SCR接收的衬底触发电流是由自身的阳极二极管和NMOS晶体管组成的通路提供，显然只是全部ESD电流的一部分，还有一部分电流通过箝位电路和隔离二极管流出，因此，本发明中的SCR器件导通速度更快。
本发明的保护电路与文献[2]和[3]中的方案相比，正如在背景技术部分所述，本发明的方案电路结构简单，且SCR器件中的N阱长度较短，放电效率更高。
综上所述，本发明的跨电源域ESD保护电路具有设计简单、放电效率高的特点。
参考文献：
[1]M.Okushima.ESD Protection Design for Mixed-Power Domains in 90nmCMOS with New Efficient Power Clamp and GND Current Trigger(GCT)Technique.Electrical Overstress/Electrostatic Discharge Symposium,2006.
[2]Federico A.Altolaguirre,Ming-Dou Ker.Quad-SCR Device for Cross-Domain ESD Protection.IEEE Transactions on Electron Devices,2016.
[3]Jie-Ting Chen,Ming-Dou Ker.ESD Protection Design With Diode-Triggered Quad-SCR for Separated Power Domain.IEEE Transactions on Device andMaterials Reliability.2019.
[4]M.-D.Ker and K.-C.Hsu,Substrate-triggered SCR device for on-chipESD protection in fully silicided sub-0.25-μm CMOS process,IEEETrans.Electron Devices,2003.
Claims (5)
1.一种跨电源域静电放电保护电路，其特征在于：在VDD1与VSS1之间连接有箝位电路一(11)，在VDD1与VSS2之间连接有器件SCR1，SCR1的阳极与VDD1相连，SCR1的阴极与VSS2相连，SCR1的P阱与VSS1相连；在VDD2与VSS2之间连接有箝位电路二(12)，在VDD2与VSS2之间连接有器件SCR2，SCR2的阳极与VDD2相连，SCR2的阴极与VSS1相连，SCR2的P阱与VSS2相连。
2.根据权利要求1所述的跨电源域静电放电保护电路，其特征在于：所述的箝位电路一(11)与箝位电路二(12)结构一致，器件SCR1与器件SCR2结构一致。
3.根据权利要求2所述的跨电源域静电放电保护电路，其特征在于：所述的箝位电路一(11)包括RC网络、反相器和放电管，
其中，RC网络由电容C1和电阻R1组成，电容C1的一端与VSS1相连，电容C1的另一端与电阻R1相连，电阻R1的另一端与VDD1相连；电容C1和电阻R1的公共连接点作为RC检测的输出信号CLK；
反相器由N型场效应晶体管Mn1和P型场效应晶体管Mp1组成，放电管采用N型场效应晶体管Mc1，N型场效应晶体管Mn1的源极与VSS1相连，栅极与RC检测的输出信号CLK相连，漏极与P型场效应晶体管Mp1的漏极相连；P型场效应晶体管的源极与VDD1相连，栅极与RC检测的输出信号CLK相连，漏极与N型场效应晶体管Mn1的漏极相连；N型场效应晶体管Mn1和P型场效应晶体管Mp1的漏极的公共连接点作为反相器的输出端，该输出端接入N型场效应晶体管Mc1的栅极，N型场效应晶体管Mc1的源极接VSS1，N型场效应晶体管Mc1的漏极接VDD1。
4.根据权利要求2所述的跨电源域静电放电保护电路，其特征在于：所述的SCR1的剖面结构是，包括P衬底(1)，在P衬底(1)上表面并排设置有N阱(2)和P阱(3)，在N阱(2)上表面沿横向依次设置有第一N+注入区(4)、第一沟槽(5)、第一P+注入区(6)、第二沟槽(7)的一部分；在P阱(3)上表面依次设置有第二沟槽(7)的另一部分、第二N+注入区(8)、第三沟槽(9)和第二P+注入区(10)；第一N+注入区(4)、第一P+注入区(6)对外均与VDD1相连，第二N+注入区(8)对外与VSS2相连，第二P+注入区(10)对外与VSS1相连。
5.根据权利要求4所述的跨电源域静电放电保护电路，其特征在于：所述的第一P+注入区(6)、N阱(2)、P阱(3)和第二N+注入区(8)一起构成SCR器件中的正反馈放电路径；第二P+注入区(10)、P阱(3)、第二N+注入区(8)一起构成二极管D1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210503889.XA CN114883319A (zh) | 2022-05-10 | 2022-05-10 | 跨电源域静电放电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210503889.XA CN114883319A (zh) | 2022-05-10 | 2022-05-10 | 跨电源域静电放电保护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114883319A true CN114883319A (zh) | 2022-08-09 |
Family
ID=82675992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210503889.XA Pending CN114883319A (zh) | 2022-05-10 | 2022-05-10 | 跨电源域静电放电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114883319A (zh) |
-
2022
- 2022-05-10 CN CN202210503889.XA patent/CN114883319A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039899B2 (en) | Electrostatic discharge protection device | |
| US7696580B2 (en) | Diode and applications thereof | |
| US6858901B2 (en) | ESD protection circuit with high substrate-triggering efficiency | |
| US5895940A (en) | Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors | |
| US7525779B2 (en) | Diode strings and electrostatic discharge protection circuits | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| US7106568B2 (en) | Substrate-triggered ESD circuit by using triple-well | |
| TWI580001B (zh) | 靜電放電保護電路、結構及其製造方法 | |
| US7951681B2 (en) | Substrate-triggered bipolar junction transistor and ESD protection circuit | |
| US20130250462A1 (en) | ESD protection circuit and ESD protection device thereof | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| CN113540070B (zh) | 静电保护电路 | |
| US20080024946A1 (en) | Electrostatic protective circuit and semiconductor device | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| US20050247979A1 (en) | ESD protection structure with SiGe BJT devices | |
| CN110190052B (zh) | 一种用于全芯片esd防护的三端紧凑复合型scr器件 | |
| JPH0654797B2 (ja) | Ｃｍｏｓ半導体装置 | |
| KR100750588B1 (ko) | 정전기 방전 보호회로 | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| CN114883319A (zh) | 跨电源域静电放电保护电路 | |
| CN111725204B (zh) | 一种具有双向scr结构的esd保护器件 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| KR19990074584A (ko) | 정전방전 보호 회로를 갖는 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |