CN114880269B - 板卡id配置与识别方法、微控制器及控制系统 - Google Patents

板卡id配置与识别方法、微控制器及控制系统 Download PDF

Info

Publication number
CN114880269B
CN114880269B CN202210579612.5A CN202210579612A CN114880269B CN 114880269 B CN114880269 B CN 114880269B CN 202210579612 A CN202210579612 A CN 202210579612A CN 114880269 B CN114880269 B CN 114880269B
Authority
CN
China
Prior art keywords
configuration
configuration data
main controller
identification
microcontroller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210579612.5A
Other languages
English (en)
Other versions
CN114880269A (zh
Inventor
任宝利
李力
薛培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Hope Microelectronics Co ltd
Original Assignee
Wuxi Hope Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Hope Microelectronics Co ltd filed Critical Wuxi Hope Microelectronics Co ltd
Priority to CN202210579612.5A priority Critical patent/CN114880269B/zh
Publication of CN114880269A publication Critical patent/CN114880269A/zh
Application granted granted Critical
Publication of CN114880269B publication Critical patent/CN114880269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及嵌入式系统技术领域，具体公开了一种板卡ID配置与识别方法，其中，应用于控制系统中，控制系统包括上位机和多个板卡，每个板卡均包括主控制器和与主控制器通信连接的微控制器，每个微控制器均能够实现对所在板卡进行ID配置与识别，且每个微控制器均与上位机通信连接，针对每个板卡，方法包括：根据预设配置协议接收并存储上位机下发的配置数据，其中配置数据包括板卡的ID编号、位置信息及功能信息；根据预设识别协议接收主控制器的配置数据读取指令，并将与主控制器匹配的配置数据发送至主控制器。本发明还公开了一种微控制器及控制系统。本发明提供的板卡ID配置与识别方法能够简化ID配置与识别的流程。

Description

板卡ID配置与识别方法、微控制器及控制系统
技术领域
本发明涉及嵌入式系统技术领域，尤其涉及一种板卡ID配置与识别方法、微控制器及控制系统。
背景技术
ID配置与识别技术是复杂大型系统设备内部使用比较广泛的一类板卡位置配置与识别技术。尤其在军用船舶控制系统及机载控制系统中，一个大型系统内部由于板卡的通用化往往包含多个外观无法区分的硬件板卡，同时这些硬件板卡在系统内部所处位置不同、执行的功能也不相同，因此当板卡在系统内部需要执行不同的功能时，只能根据板卡上对应的ID编号来区分位置和功能。传统采用硬件拨码开关的方式实现ID配置的方式，需要主机端预留足够的数字量采样管脚，这对硬件的需求提出了较高的要求，同时在软件开发方面需要针对该功能编写不同层次的软件，增加的大量的开发工作。
另外，当配置或识别端口对ID等信息进行读写访问的过程中，传统硬件配置ID方式存在以下4种情况：
（1）更改ID编码时需要将设备断电，更改硬件状态并再次上电生效；
（2）ID编码的状态比较固定，需要对ID编码位数进行扩展时必须更改设计；
（3）ID编码的识别过程需要多次读取ID配置位状态进而组合实现，ID识别过程程序设计比较复杂；
（4）对执行ID识别的硬件设备要求比较高，需要额外能够实现并行IO端口的数字量信号采集功能。
以上四种情况中，进行ID信号设置、采集及处理过程中不仅需要改动硬件操作，还对硬件的设备提出了较高的要求。
因此，如何能够提供一种配置与识别流程操作简单的方式成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种板卡ID配置与识别方法、微控制器及控制系统，解决相关技术中存在的流程操作复杂的问题。
作为本发明的第一个方面，提供一种板卡ID配置与识别方法，其中，应用于控制系统中，所述控制系统包括上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通信连接，针对每个板卡，所述方法包括：
根据预设配置协议接收并存储上位机下发的配置数据，其中所述配置数据包括板卡的ID编号、位置信息及功能信息；
根据预设识别协议接收主控制器的配置数据读取指令，并将与所述主控制器匹配的配置数据发送至所述主控制器。
进一步地，当同时接收到所述上位机下发的配置数据以及所述主控制器的配置数据读取指令时，执行访问仲裁控制流程。
进一步地，所述访问仲裁控制流程包括：
根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序；
当所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级时，将上位机下发配置数据的流程挂起，响应所述主控制器的配置数据读取指令；
当所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级时，将所述主控制器的配置数据读取指令挂起，响应所述上位机下发的配置数据。
进一步地，根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序，包括：
若当前存储的配置数据能够满足所述主控制器的配置数据读取指令，则确定所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级；
反之，则确定所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级。
进一步地，所述预设配置协议包括配置操作码和配置操作地址，所述配置数据包括操作数和操作状态，根据预设配置协议接收并存储上位机下发的配置数据，包括：
解析所述配置操作码，确定需要执行的操作；
解析所述配置操作地址，确定需要操作的位置；
根据所述配置操作码将所述操作数写入所述配置操作地址的指定位置和/或将所述操作状态写入操作数。
进一步地，当所述配置操作码为0x01时，将所述操作数写入到RAM中所述配置操作地址的指定位置；
当所述配置操作码为0x02时，读取所述配置操作码为0x01时写入到RAM中所述配置操作地址的指定位置处的操作数；
当所述配置操作码为0x03时，将RAM中与所述操作数相关的数据块写入到FLASH存储器；
当所述配置操作码为0x04时，将所述FLASH存储器内存储的与所述操作数相关的数据块映射到RAM中。
进一步地，所述预设识别一些包括识别操作码和识别操作地址，所述配置数据包括操作数和操作状态，根据预设识别协议接收主控制器的配置数据读取指令，包括：
解析所述识别操作码以确定需要执行的操作；
解析所述识别操作地址以确定需要操作的位置；
根据所述识别操作码将所述操作数写入所述识别操作地址的指定位置和/或将所述操作状态写入操作数。
进一步地，当识别操作码为0x01时，响应所述主控制器的配置数据读请求，并将RAM中所述识别操作地址的指定位置与所述操作数相关的数据块均发送至所述主控制器；
当识别操作码为0x02时，将FLASH存储器内存储的与操作数相关的数据块更新至RAM中；
当识别操作码为0x03时，将RAM中与操作数相关的数据块写入到FLASH存储器中。
作为本发明的另一个方面，提供一种微控制器，其中，包括：FLASH存储器和处理器，所述FLASH存储器和所述处理器通信连接，所述处理器包括RAM，所述FLASH存储器内存储计算机程序，所述处理器加载并执行所述计算机程序以实现前文所述的板卡ID配置与识别方法。
作为本发明的另一个方面，提供一种控制系统，其中，包括：上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的前文所述的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通过异步串行接口通信连接，所述微控制器与所述主控制器之间通过IIC总线接口实现通信连接。
本发明提供的板卡ID配置与识别方法，通过每个板卡上的微控制器与上位机实现通信连接，并通过每个板卡上的微控制器实现对板卡ID配置与识别，相比于传统硬件拨码开关方式有其优势，尤其是当需要更改ID编码、在线ID程序调试等过程中，可以降低操作复杂度、提高工作效率。另外，本发明的硬件成本较硬件拨码开关方式可以大大的降低。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的板卡ID配置与识别方法的流程图。
图2为本发明提供的ID配置的具体流程图。
图3为本发明提供的预设配置协议的结构框图。
图4为本发明提供的ID识别的具体流程图。
图5为本发明提供的访问仲裁的流程图。
图6为本发明提供的板卡ID配置与识别方法的具体实施方式流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种板卡ID配置与识别方法，图1是根据本发明实施例提供的板卡ID配置与识别方法的流程图，该板卡ID配置与识别方法应用于控制系统中，所述控制系统包括上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通信连接，针对每个板卡，如图1所示，所述方法包括：
S110、根据预设配置协议接收并存储上位机下发的配置数据，其中所述配置数据包括板卡的ID编号、位置信息及功能信息；
在本发明实施例中，所述预设配置协议包括配置操作码和配置操作地址，所述配置数据包括操作数和操作状态。
具体地，根据预设配置协议接收并存储上位机下发的配置数据，如图2所示，包括：
解析所述配置操作码，确定需要执行的操作；
解析所述配置操作地址，确定需要操作的位置；
根据所述配置操作码将所述操作数写入所述配置操作地址的指定位置和/或将所述操作状态写入操作数。
如图3所示，为所述预设配置协议的示意图。在图3中可以看出，预设配置协议包括配置操作码和配置操作地址。
具体地，当所述配置操作码为0x01时，将所述操作数写入到RAM中所述配置操作地址的指定位置；
当所述配置操作码为0x02时，读取所述配置操作码为0x01时写入到RAM中所述配置操作地址的指定位置处的操作数；
当所述配置操作码为0x03时，将RAM中与所述操作数相关的数据块写入到FLASH存储器；
当所述配置操作码为0x04时，将所述FLASH存储器内存储的与所述操作数相关的数据块映射到RAM中。
应当理解的是，所述微控制器包括处理器和FLASH存储器，所述处理器内包括RAM，即在进行配置数据存储时，需要通过RAM与FLASH存储器的通信实现配置数据的读写。
在本发明实施例中，所述微控制器与上位机之间通过异步串行接口实现通信连接，如USART接口。具体地，USART为串行ID配置异步传输接口，USART写配置负责将上位机配置数据传输到访问仲裁逻辑，进而将配置数据写入到片内FLASH存储器的指定位置；USART读配置与USART写配置采用相同的硬件端口，采用分时复用的方式实现对片内FLASH存储器数据的读取操作，同时读配置可用于验证写配置的正确性。USART读写配置过程中的预设配置协议的定义如前文所述，此处不再赘述。
S120、根据预设识别协议接收主控制器的配置数据读取指令，并将与所述主控制器匹配的配置数据发送至所述主控制器。
在本发明实施例中，所述预设识别一些包括识别操作码和识别操作地址，所述配置数据包括操作数和操作状态。
根据预设识别协议接收主控制器的配置数据读取指令，如图4所示，包括：
解析所述识别操作码以确定需要执行的操作；
解析所述识别操作地址以确定需要操作的位置；
根据所述识别操作码将所述操作数写入所述识别操作地址的指定位置和/或将所述操作状态写入操作数。
具体地，当识别操作码为0x01时，响应所述主控制器的配置数据读请求，并将RAM中所述识别操作地址的指定位置与所述操作数相关的数据块均发送至所述主控制器；
当识别操作码为0x02时，将FLASH存储器内存储的与操作数相关的数据块更新至RAM中；
当识别操作码为0x03时，将RAM中与操作数相关的数据块写入到FLASH存储器中。
应当理解的是，所述微控制器与主控制器之间通过IIC总线接口实现通信连接，IIC总线接口作为系统内部ID识别的串行数据传输接口，其主要负责响应主控制器对ID的读识别请求，IIC写访问与读识别采用相同的数据接口，并采用分时复用的方式进行数据传输，写访问操作可以用于系统功能扩展使用。
为避免ID配置中的异步串行接口和ID识别中的IIC端口同时访问内部相同的ID数据内容，所述方法还包括：当同时接收到所述上位机下发的配置数据以及所述主控制器的配置数据读取指令时，执行访问仲裁控制流程。
如图5所示，为含仲裁逻辑的状态流图，该方式能够保证访问仲裁逻辑以保证读写数据操作的正确性。在配置与识别ID内容的基础上，在微控制器的内部RAM中设置一个字节的地址作为当前状态指示，该RAM地址称为STATE地址。STATE状态与配置操作码的解析过程，其中STATE状态存放于片内RAM，配置操作码来源于异步串行接口发起的配置操作指令。
当进行异步串行接口接口进行配置访问时，首先需要判断STATE状态是否等于0xEE（不等于0xEE时，代表当前有其他ID识别操作正在执行），如果等于0xEE，则表示当前可以直接进行ID数据配置操作。
系统总线IIC接口发起ID识别申请的流程控制与异步串行接口的ID配置流程控制相类似，此处不再赘述。
具体地，所述访问仲裁控制流程包括：
根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序；
当所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级时，将上位机下发配置数据的流程挂起，响应所述主控制器的配置数据读取指令；
当所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级时，将所述主控制器的配置数据读取指令挂起，响应所述上位机下发的配置数据。
进一步地，根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序，包括：
若当前存储的配置数据能够满足所述主控制器的配置数据读取指令，则确定所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级；
反之，则确定所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级。
综上，本发明实施例提供的板卡ID配置与识别方法，通过每个板卡上的微控制器与上位机实现通信连接，并通过每个板卡上的微控制器实现对板卡ID配置与识别，相比于传统硬件拨码开关方式有其优势，尤其是当需要更改ID编码、在线ID程序调试等过程中，可以降低操作复杂度、提高工作效率。另外，本发明的硬件成本较硬件拨码开关方式可以大大的降低。
作为本发明的另一实施例，提供一种微控制器，其中，包括：FLASH存储器和处理器，所述FLASH存储器和所述处理器通信连接，所述处理器包括RAM，所述FLASH存储器内存储计算机程序，所述处理器加载并执行所述计算机程序以实现前文所述的板卡ID配置与识别方法。
在本发明实施例中，所述微控制器具体可以为STM32微控制器。
具体地，STM32在配置接口USART对ID等信息进行配置过程中，首先获取地址0中的标志位判断当前可执行状态。如果地址0的标志等于0x55，则可以对数据进行配置。进一步地，根据协议从通讯格式中的第三与第四个字节中获取操作地址，并将第五个字节的数据写入到指定的地址中，待数据写入到指定地址后，则依据通讯格式返回写入状态，通知配置上位机是否配置成功。
STM32在系统内部总线IIC对ID等信息进行识别过程中，首先获取地址0中的标志位判断当前可执行操作。如果地址0的标志等于0xAA，则ID信息有效并将有效的ID信息传送回到主控制器。
STM32地址0的标志等于0xEE时，ID系统处于默认状态后，等待外部访问信号触发，从而转入数据配置或者ID识别状态。
采用中断+状态标志的方式触发ID配置识别系统进入数据配置模式或者系统ID信息识别模式，进而再根据相应的通讯格式内容进行数据访问操作。
关于本发明实施例中微控制器的具体工作过程可以参照前文的板卡ID配置与识别方法的描述，此处不再赘述。
作为本发明的另一实施例，提供一种控制系统，其中，包括：上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的前文所述的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通过异步串行接口通信连接，所述微控制器与所述主控制器之间通过IIC总线接口实现通信连接。
在本发明实施例中，根据系统内部硬件设备的数量及系统信息确定微控制器内部用于存储设备信息的FLASH地址深度；设备启动后自动将FLASH内部指定Page的数据映射到微控制器的RAM空间。同时根据加载的标志位的状态确定数据的有效性、ID信息等内容的可操作状态；例如，当标志位状态为0x55时表示数据配置，仅能够进行数据配置，并可以通过信息配置接口对数据进行配置；当标志位状态为0xAA时表示数据有效，此时数据为正在读取状态，可以根据主控制器的命令通过系统内部总线IIC向系统主机端传输ID等信息；当标志位状态为默认状态0xEE时表示既可以转向0x55也可以转向0xAA的状态，具体转换由访问需求决定。
因此，该控制系统能够克服传统硬件拨码开关配置ID方式存在的配置过程繁琐、设备ID冲突不易分析等问题，基于微控制器的智能ID配置与识别方法仅利用系统IIC总线即可，可以大量的节省硬件成本，并可以实现ID宽度可扩展；利用了已有的软件接口程序，降低了软件开发成本；设备ID配置过程不再需要设备断电及硬件操作，实现了ID的动态配置并简化了操作过程。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种板卡ID配置与识别方法，其特征在于，应用于控制系统中，所述控制系统包括上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通信连接，针对每个板卡，所述方法包括：
根据预设配置协议接收并存储上位机下发的配置数据，其中所述配置数据包括板卡的ID编号、位置信息及功能信息；
根据预设识别协议接收主控制器的配置数据读取指令，并将与所述主控制器匹配的配置数据发送至所述主控制器；
其中，当同时接收到所述上位机下发的配置数据以及所述主控制器的配置数据读取指令时，执行访问仲裁控制流程；
其中，所述访问仲裁控制流程包括：
根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序；
当所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级时，将上位机下发配置数据的流程挂起，响应所述主控制器的配置数据读取指令；
当所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级时，将所述主控制器的配置数据读取指令挂起，响应所述上位机下发的配置数据。
2.根据权利要求1所述的方法，其特征在于，根据当前存储的配置数据是否能够满足所述主控制器的配置数据读取指令确定响应优先级顺序，包括：
若当前存储的配置数据能够满足所述主控制器的配置数据读取指令，则确定所述主控制器的配置数据读取指令的优先级高于所述上位机下发的配置数据的优先级；
反之，则确定所述上位机下发的配置数据的优先级高于所述主控制器的配置数据读取指令的优先级。
3.根据权利要求1或2所述的方法，其特征在于，所述预设配置协议包括配置操作码和配置操作地址，所述配置数据包括操作数和操作状态，根据预设配置协议接收并存储上位机下发的配置数据，包括：
解析所述配置操作码，确定需要执行的操作；
解析所述配置操作地址，确定需要操作的位置；
根据所述配置操作码将所述操作数写入所述配置操作地址的指定位置和/或将所述操作状态写入操作数。
4.根据权利要求3所述的方法，其特征在于，
当所述配置操作码为0x01时，将所述操作数写入到RAM中所述配置操作地址的指定位置；
当所述配置操作码为0x02时，读取所述配置操作码为0x01时写入到RAM中所述配置操作地址的指定位置处的操作数；
当所述配置操作码为0x03时，将RAM中与所述操作数相关的数据块写入到FLASH存储器；
当所述配置操作码为0x04时，将所述FLASH存储器内存储的与所述操作数相关的数据块映射到RAM中。
5.根据权利要求1或2所述的方法，其特征在于，所述预设识别协议包括识别操作码和识别操作地址，所述配置数据包括操作数和操作状态，根据预设识别协议接收主控制器的配置数据读取指令，包括：
解析所述识别操作码以确定需要执行的操作；
解析所述识别操作地址以确定需要操作的位置；
根据所述识别操作码将所述操作数写入所述识别操作地址的指定位置和/或将所述操作状态写入操作数。
6.根据权利要求5所述的方法，其特征在于，
当识别操作码为0x01时，响应所述主控制器的配置数据读请求，并将RAM中所述识别操作地址的指定位置与所述操作数相关的数据块均发送至所述主控制器；
当识别操作码为0x02时，将FLASH存储器内存储的与操作数相关的数据块更新至RAM中；
当识别操作码为0x03时，将RAM中与操作数相关的数据块写入到FLASH存储器中。
7.一种微控制器，其特征在于，包括：FLASH存储器和处理器，所述FLASH存储器和所述处理器通信连接，所述处理器包括RAM，所述FLASH存储器内存储计算机程序，所述处理器加载并执行所述计算机程序以实现权利要求1至6中任意一项所述的板卡ID配置与识别方法。
8.一种控制系统，其特征在于，包括：上位机和多个板卡，每个板卡均包括主控制器和与所述主控制器通信连接的权利要求7所述的微控制器，每个所述微控制器均能够实现对所在板卡进行ID配置与识别，且每个所述微控制器均与所述上位机通过异步串行接口通信连接，所述微控制器与所述主控制器之间通过IIC总线接口实现通信连接。
CN202210579612.5A 2022-05-26 2022-05-26 板卡id配置与识别方法、微控制器及控制系统 Active CN114880269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210579612.5A CN114880269B (zh) 2022-05-26 2022-05-26 板卡id配置与识别方法、微控制器及控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210579612.5A CN114880269B (zh) 2022-05-26 2022-05-26 板卡id配置与识别方法、微控制器及控制系统

Publications (2)

Publication Number Publication Date
CN114880269A CN114880269A (zh) 2022-08-09
CN114880269B true CN114880269B (zh) 2024-02-02

Family

ID=82678036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210579612.5A Active CN114880269B (zh) 2022-05-26 2022-05-26 板卡id配置与识别方法、微控制器及控制系统

Country Status (1)

Country Link
CN (1) CN114880269B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256198A (zh) * 2017-05-26 2017-10-17 郑州云海信息技术有限公司 服务器及服务器硬盘板卡分配i2c地址的方法
CN109240967A (zh) * 2018-09-19 2019-01-18 郑州云海信息技术有限公司 一种参数配置的方法和控制器
CN109542804A (zh) * 2018-11-21 2019-03-29 国网福建省电力有限公司 一种基于pci总线的二次设备硬件板卡自动识别方法
CN111475442A (zh) * 2020-03-02 2020-07-31 深圳市金锐显数码科技有限公司 多串口扩展电路、多串口升级方法以及多串口电视机板卡
WO2021047120A1 (zh) * 2019-09-12 2021-03-18 苏州浪潮智能科技有限公司 一种fpga异构加速卡集群中的资源调度方法、设备及介质
WO2021169260A1 (zh) * 2020-02-26 2021-09-02 苏州浪潮智能科技有限公司 一种系统板卡电源检测方法、装置、设备及存储介质
CN113806252A (zh) * 2021-08-31 2021-12-17 深圳市联瑞电子有限公司 板卡识别方法、计算机、装置、终端设备及存储介质
WO2022095348A1 (zh) * 2020-11-06 2022-05-12 浪潮(北京)电子信息产业有限公司 一种计算资源的远程映射方法、装置、设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256198A (zh) * 2017-05-26 2017-10-17 郑州云海信息技术有限公司 服务器及服务器硬盘板卡分配i2c地址的方法
CN109240967A (zh) * 2018-09-19 2019-01-18 郑州云海信息技术有限公司 一种参数配置的方法和控制器
CN109542804A (zh) * 2018-11-21 2019-03-29 国网福建省电力有限公司 一种基于pci总线的二次设备硬件板卡自动识别方法
WO2021047120A1 (zh) * 2019-09-12 2021-03-18 苏州浪潮智能科技有限公司 一种fpga异构加速卡集群中的资源调度方法、设备及介质
WO2021169260A1 (zh) * 2020-02-26 2021-09-02 苏州浪潮智能科技有限公司 一种系统板卡电源检测方法、装置、设备及存储介质
CN111475442A (zh) * 2020-03-02 2020-07-31 深圳市金锐显数码科技有限公司 多串口扩展电路、多串口升级方法以及多串口电视机板卡
WO2022095348A1 (zh) * 2020-11-06 2022-05-12 浪潮(北京)电子信息产业有限公司 一种计算资源的远程映射方法、装置、设备及存储介质
CN113806252A (zh) * 2021-08-31 2021-12-17 深圳市联瑞电子有限公司 板卡识别方法、计算机、装置、终端设备及存储介质

Also Published As

Publication number Publication date
CN114880269A (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US7100086B1 (en) Microcomputer, electronic equipment and debugging system
US6574695B1 (en) System and method for providing hot swap capability using existing circuits and drivers with minimal changes
US5687346A (en) PC card and PC card system with dual port ram and switchable rewritable ROM
CN101454746B (zh) 一种以多功能存储卡通讯的方法
US8037228B2 (en) Bridge device with page-access based processor interface
CN111984562A (zh) 寄存器突发访问控制的方法、电子设备及存储介质
CN101377749B (zh) 存储器数据校验方法、装置、可编程逻辑器件及系统
CN114153779B (zh) 一种i2c通信方法、系统、设备、及存储介质
CN107729071B (zh) 一种初始化网卡的方法及装置
CN110515641A (zh) 服务器固件的更新方法、装置及系统
CN101923504B (zh) 读卡器测试治具及读卡器测试方法
CN113608790A (zh) 基于Linux系统的串口设备自适配管理方法、系统及存储介质
CN113127402A (zh) 一种spi访问控制方法、系统、计算设备及存储介质
CN115033444B (zh) 基于8051core在线调试电路控制装置
CN113849433A (zh) 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质
CN114880269B (zh) 板卡id配置与识别方法、微控制器及控制系统
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
CN113010188A (zh) 模块化测控系统生成方法、装置、计算机设备及存储器
US7287098B2 (en) Control method and electronic device enabling recognition of functions installed in the electronic device
CN110442364A (zh) 寄存器的处理方法、处理系统、显示装置及其电子设备
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
CN102305906A (zh) 芯片测试方法及装置
US5594879A (en) Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN105487875A (zh) 程序存储器的控制方法、控制装置及其处理器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant