CN114879934B - 一种高效的零知识证明加速器及方法 - Google Patents

一种高效的零知识证明加速器及方法 Download PDF

Info

Publication number
CN114879934B
CN114879934B CN202111538249.4A CN202111538249A CN114879934B CN 114879934 B CN114879934 B CN 114879934B CN 202111538249 A CN202111538249 A CN 202111538249A CN 114879934 B CN114879934 B CN 114879934B
Authority
CN
China
Prior art keywords
calculation
elliptic curve
curve point
data
point addition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111538249.4A
Other languages
English (en)
Other versions
CN114879934A (zh
Inventor
杨永魁
鲁真妍
喻之斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN202111538249.4A priority Critical patent/CN114879934B/zh
Publication of CN114879934A publication Critical patent/CN114879934A/zh
Application granted granted Critical
Publication of CN114879934B publication Critical patent/CN114879934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724—Finite field arithmetic
    • G06F7/725—Finite field arithmetic over elliptic curves

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及一种高效的零知识证明加速器，可以为零知识证明计算提供一个高算力高效能的硬件载体。本发明通过对多标量乘法采用一种细粒度的流水线架构，此架构在不增大芯片面积的情况下，能够将多个椭圆曲线点加架构集成到一个大数模乘硬件电路，即只需一个大数模乘硬件电路即可对椭圆曲线点加计算进行流水计算加速。同时，进一步将多个大数模乘硬件电路集成，可以实现对多个椭圆曲线点加计算进行并行加速。因此，本发明比现有技术更加灵活适用于不同规模的ASIC和FPGA。

Description

一种高效的零知识证明加速器及方法
技术领域
本公开涉及电子信息技术，具体涉及一种高效的零知识证明加速器及方法。
背景技术
零知识证明(Zero Knowledge Proofs，ZKP)是一种强大的密码学协议。简而言之，其中证明者(Prover)知道问题的答案，他需要向验证者(Verifiers)证明“他知道答案”这一事实，但是要求验证者不能获得答案的任何信息。目前，零知识证明由于其极高的隐私性及简洁性，对于提供隐私保全的验证特别有用。在区块链领域有许多应用，例如安全多方计算，分布式存储，可验证外包数据库，链下扩容，在线拍卖等等。然而，零知识证明在应用中一个重要的障碍在于证明者生成证明的过程非常耗时，因为生成证明包含大量大位宽数据在有限域上的多项式计算(包括快速数论变换及快速数论逆变换)和椭圆曲线多标量乘法。
采用通用中央处理器(CPU)或图形处理器(GPU)对零知识证明进行计算，不但功耗高，并且计算慢。基于现场可编程门阵列(FPGA)或专用集成电路(ASIC)实现的零知识证明加速器在计算速度及效能方面有较高的提升。
现有技术采用流水线架构的专用集成电路实现零知识证明加速器，其内部实现了对多项式计算和椭圆曲线多标量乘法的加速，但由于椭圆曲线多标量乘法采用Pippenger算法与粗粒度流水线架构实现，导致加速器内部需要数十个大数模乘硬件电路，直接导致其需要超大数量的DSP单元。因此，ASIC需要超大的芯片面积，而过大的芯片面积容易导致芯片量产的不良率升高。然而，如果用FPGA实现，也很难在一颗DSP资源有限的FPGA芯片上部署这样的流水线架构的专用集成电路。
发明内容
有鉴于此，本申请的主要目的在于提供一种用于加速零知识证明算法的加速器，通过高效利用硬件资源方法，从而实现使用少数的数字信号处理(DSP)单元就可以实现对高复杂度的零知识证明算法的加速。
一方面，本发明提出了一种高效的零知识证明加速器，所述加速器包括数据合并模块、多个椭圆曲线点加模块、数据分发模块、有限域多项式计算模块；所述有限域多项式计算模块将椭圆曲线的点与标量数据进行快速数论变换与快速数论逆变换，以完成有限域多项式计算，输出第一计算结果；所述数据分发模块将第一计算结果中的椭圆曲线点乘计算分解成椭圆曲线点加计算，并将需要进行点加计算的一组点分发给一个椭圆曲线点加模块；所述多个椭圆曲线点加模块在空间上进行并行计算，并将点加结果输出给数据合并模块进行合并打包。
优选地，在所述加速器中，所述椭圆曲线点加模块包括数据流控制单元；所述数据流控制单元将椭圆曲线点加计算分解为多步计算公式，每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算。
优选地，在所述加速器中，所述数据流控制单元能够同时输入多个椭圆曲线点组合，并对同时输入的多个椭圆曲线点组合进行流水线并行计算。
优选地，在所述加速器中，一个所述椭圆曲线点加模块用一个大数模乘电路实现。
另一方面，本发明提出了一种高效的零知识证明方法，所述方法包括下述步骤：
S100、获取需要计算的椭圆曲线的点与标量数据；
S200、将所述数据经过多次的快速数论变换与快速数论逆变换，完成有限域高次多项式计算；
S300、将有限域高次多项式计算的计算结果中的椭圆曲线点乘运算分解为多个并行进行的椭圆曲线点加运算，每个椭圆曲线点加运算依次对椭圆曲线上的点组合进行点加运算；
S400、将椭圆曲线点加运算的计算结果进行合并。
优选地，在所述方法中，所述S400还包括下述步骤：
S401、将每个点组合对应的点加运算分解为多步计算公式，每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算。
优选地，在所述方法中，所述S401之后还包括下述步骤：
S402、采用多级流水线方式将多个点组合按公式进行并行计算。
优选地，在所述方法中，所述每个椭圆曲线点加运算通过一个大数模乘电路实现。与现有技术相比：
本发明可以为零知识证明计算提供一个高算力高效能的硬件载体。本发明采用一种细粒度的流水线架构，即只需一个大数模乘硬件电路即可对椭圆曲线点加计算进行流水计算加速。同时，如果将多个大数模乘硬件电路集成，可以实现对多个椭圆曲线点加计算进行并行加速。因此，本发明比现有技术更加灵活适用于不同规模的ASIC和FPGA。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1本发明实施例中的零知识证明加速器框架示意图；
图2是本发明实施例中的椭圆曲线点加模块示意图；
图3是本发明实施例中的大数模乘流水线示意图示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或设备的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或设备，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或设备。
为使本申请的目的、技术方案和优点更加清楚，下面以具体实施例对本发明的技术方案进行详细说明。下面几个具体实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
在一个实施例中，采用了一种高效的零知识证明加速器，所述加速器包括数据合并模块、多个椭圆曲线点加模块、数据分发模块、有限域多项式计算模块；所述有限域多项式计算模块将椭圆曲线的点与标量数据进行快速数论变换与快速数论逆变换，以完成有限域多项式计算，输出第一计算结果；所述数据分发模块将第一计算结果中的椭圆曲线点乘计算分解成椭圆曲线点加计算，并将需要进行点加计算的一组点分发给一个椭圆曲线点加模块；所述多个椭圆曲线点加模块在空间上进行并行计算，并将点加结果输出给数据合并模块进行合并打包。
在这个实施例中，如图1所示，可以是加速器通过所在系统上的CPU将需要计算的椭圆曲线的点与标量数据从存储设备中读取后，传输给加速器，也可以是将加速器单独集成为一个装置，在该装置中配置一个数据读取模块，从存储设备中获取需要计算的椭圆曲线的点与标量数据。读取到加速器上的椭圆曲线的点与标量数据，经过上万/亿次计算的快速数论变换与快速数论逆变换，完成有限域多项式计算。计算结果通过数据分发模块分发给椭圆曲线点加模块，数据分发模块是实现包括Pippenger算法在内的将椭圆曲线点乘分解为椭圆曲线点加的模块。椭圆曲线点加模块用于对点组合进行点加计算，可以集成多个椭圆曲线点加模块，从而实现在空间上进行并行计算。最后将计算结果通过数据合并模块打包，并发送给CPU或直接写入其它存储设备。
由于每一个椭圆曲线点加模块会被输入多个需要进行点加运算的点组合，为了进一步加速计算，对输入的多个椭圆曲线点加计算进行并行加速。
更优地，为了进一步加速计算，在数据流控制单元采用多级流水线方式按公式进行并行计算。在这种优化计算方式下，椭圆曲线点加计算，在数据流控制单元被分解成了公式1、公式2、…、公式n，并解析了各个公式之间的数据依赖性。一个公式即一个大数模乘，需要多个时钟周期才能计算完成。因而，没有数据依赖关系的大数模乘或者大数模加或者大数模减计算之间就可以并行执行。
对椭圆曲线点加模块内部实现进行细粒度流水线实现后，椭圆曲线点加模块对硬件的需求大大减小，一个椭圆曲线点加模块的计算可以通过一个大数模乘硬件电路实现，从而使加速器更加灵活适用于不同规模的ASIC和FPGA。其中，大数模乘硬件电路可以是任何架构的多级模乘架构。通常大数模乘硬件电路包含DSP电路阵列、加法树电路、取模电路。大数分成多个位宽较小的数，将其通过DSP电路阵列进行乘法运算。乘法运算结果通过加法树电路累加。累加的结果通过取模电路计算得到大数模乘结果。
在一个实施例中，椭圆曲线点加模块通过数据流控制单元将每个椭圆曲线点加计算分解多步计算公式，这些公式可能会因椭圆曲线上的坐标点不同而不同。每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算。如图2所示，数据流控制单元的输入点组合有{P00，P01}、{P10、P11}、{P02，P21}、{P30、P31}……，将它们的椭圆曲线点加分解成多步公式，每步计算公式只包含一次大数模乘或者大数模加或者大数模减计算，计算后将结果合并，依次得到合并后的点{P0}，{P1}，{P2}，{P3}……。
图3示意了一个多级流水线大数模乘，要将椭圆曲线上点组合{P00，P01}、{P10、P11}、{P02，P21}、{P30、P31}进行点加计算，获得点加结果{P0}，{P1}，{P2}，{P3}。在数据流控制单元被分解成公式1、公式2、…、公式n。假设完成一个公式计算需要5个操作，每个操作需要一个时钟周期。在第一个时钟周期，对公式1(P00，P01)执行第一操作；在第二个时钟周期，对公式1(P00，P01)执行第二操作，同时对公式1(P10，P11)执行第一个操作；在第三个时钟周期，对公式1(P00，P01)执行第三操作，对公式1(P10，P11)执行第二操作，对公式1(P20，P21)执行第一操作；在第四个时钟周期，对公式1(P00，P01)执行第四操作，对公式1(P10，P11)执行第三操作，对公式1(P20，P21)执行第二操作，对公式1(P30，P31)执行第一操作；在第五个时钟周期，对公式1(P00，P01)执行第五操作，对公式1(P10，P11)执行第四操作，对公式1(P20，P21)执行第三操作，对公式1(P30，P31)执行第二操作，对公式2(P10，P11)执行第一个操作。至此，公式1(P10，P11)完成计算。以此类推，直至最后完成公式n(P10，P11)计算，将公式1(P10，P11)，公式2(P10，P11)，……公式n(P10，P11)的计算结果合并，得到点{P0}。
通过采用多级流水并行计算，使得同时输入多个椭圆曲线点组合，采用一个大数模乘硬件电路即可实现一个椭圆曲线点加模块的加速计算，现有技术PipeZK，每个椭圆曲线点加模块内包含的大数模乘电路有16个。因此，本发明可以更加高效地利用硬件资源。进一步地，根据硬件资源规模，特别是FPGA的逻辑计算资源，可以灵活配置集成多个大数模乘硬件电路进行椭圆曲线多标量乘法的并行计算，从而实现对高复杂度的零知识证明算法的加速。
经模拟验证，在计算BLS12-381椭圆曲线点加时候，在100个时钟周期内，可以完成5组共10个用雅可比坐标表示的椭圆曲线的点的点加。同时，26位×17位的DSP单元只需要345个。
基于上述硬件计算器设计，本发明提出了一种高效的零知识证明方法，所述方法包括下述步骤：
S100、获取需要计算的椭圆曲线的点与标量数据；
S200、将所述数据经过次的快速数论变换与快速数论逆变换，完成有限域高次多项式计算；
S300、将有限域高次多项式计算的计算结果中的椭圆曲线点乘运算分解为多个并行进行的椭圆曲线点加运算，每个椭圆曲线点加运算依次对椭圆曲线上的点组合进行点加运算；
S400、将椭圆曲线点加运算的计算结果进行合并。
在一个实施例中，将步骤S400进一步优选以便于加速运算，即：将每个点组合对应的点加运算分解为多步计算公式，每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算。
在另一个实施例，基于前述将每个点组合对应的点加运算分解为多步计算公式，进一步解析了公式之间的数据依赖性，将没有数据依赖关系的大数模乘或者大数模加或者大数模减计算之间进行并行执行，即采用多级流水线方式将多个点组合进行并行计算。具体地，将公式计算过程进行进一步细化分解多个操作，每个时钟周期完成一个操作。
优选地，在所述方法中，所述每个椭圆曲线点加运算通过一个大数模乘电路实现。与现有技术相比：
本发明可以为零知识证明计算提供一个高算力高效能的硬件载体。本发明采用一种细粒度的流水线架构实现时间上的并行计算，即只需一个大数模乘硬件电路即可对椭圆曲线点加计算进行流水计算加速。同时，将多个大数模乘硬件电路集成，可以在空间上实现对多个椭圆曲线点加计算进行并行加速。因此，本发明比现有技术更加灵活适用于不同规模的ASIC和FPGA。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种高效的零知识证明加速器，其特征在于：
所述加速器包括数据合并模块、多个椭圆曲线点加模块、数据分发模块、有限域多项式计算模块；
所述有限域多项式计算模块将椭圆曲线的点与标量数据进行快速数论变换与快速数论逆变换，以完成有限域多项式计算，输出第一计算结果；
所述数据分发模块将第一计算结果中的椭圆曲线点乘计算分解成椭圆曲线点加计算，并将需要进行点加计算的一组点分发给一个椭圆曲线点加模块，一个所述椭圆曲线点加模块用一个大数模乘电路实现；
所述椭圆曲线点加模块包括数据流控制单元，所述数据流控制单元将椭圆曲线点加计算分解为多步计算公式，公式之间无数据依赖性，每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算；
所述数据流控制单元能够同时输入多个椭圆曲线点组合，并对同时输入的多个椭圆曲线点组合进行流水线并行计算，所述并行计算采用多级流水线方式按公式进行；
所述多个椭圆曲线点加模块在空间上进行并行计算，并将点加结果输出给数据合并模块进行合并打包。
2.一种高效的零知识证明加速器方法，其特征在于，所述方法包括下述步骤：
S100、获取需要计算的椭圆曲线的点与标量数据；
S200、将所述数据经过多次的快速数论变换与快速数论逆变换，完成有限域高次多项式计算；
S300、将有限域高次多项式计算的计算结果中的椭圆曲线点乘运算分解为多个并行进行的椭圆曲线点加运算，每个椭圆曲线点加运算依次对椭圆曲线上的点组合进行点加运算，所述每个椭圆曲线点加运算通过一个大数模乘电路实现；
S400、将椭圆曲线点加运算的计算结果进行合并；
S401、将每个点组合对应的点加运算分解为多步计算公式，公式之间无数据依赖性，每一步计算公式只包含一次大数模乘或者大数模加或者大数模减计算；
S402、采用多级流水线方式将多个点组合按公式进行并行计算。
CN202111538249.4A 2021-12-14 2021-12-14 一种高效的零知识证明加速器及方法 Active CN114879934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111538249.4A CN114879934B (zh) 2021-12-14 2021-12-14 一种高效的零知识证明加速器及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111538249.4A CN114879934B (zh) 2021-12-14 2021-12-14 一种高效的零知识证明加速器及方法

Publications (2)

Publication Number Publication Date
CN114879934A CN114879934A (zh) 2022-08-09
CN114879934B true CN114879934B (zh) 2023-01-10

Family

ID=82667700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111538249.4A Active CN114879934B (zh) 2021-12-14 2021-12-14 一种高效的零知识证明加速器及方法

Country Status (1)

Country Link
CN (1) CN114879934B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115344525B (zh) * 2022-08-16 2023-04-18 江南信安（北京）科技有限公司 一种椭圆曲线点加硬件加速方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782845A (zh) * 2009-01-20 2010-07-21 北京华大信安科技有限公司 一种椭圆曲线密码的高速运算装置和方法
CN102117195A (zh) * 2009-12-30 2011-07-06 上海华虹集成电路有限责任公司 大数模乘器电路
CN103078732A (zh) * 2013-01-08 2013-05-01 武汉大学 一种素域椭圆曲线加密的点乘加速电路
CN103699357A (zh) * 2013-12-05 2014-04-02 西安交通大学 一种用于模乘和模平方的快速模约简算法电路
CN104184578A (zh) * 2014-07-30 2014-12-03 山东大学 一种基于fpga的椭圆曲线标量乘法加速电路及其算法
CN105790939A (zh) * 2016-03-01 2016-07-20 全球能源互联网研究院 一种vlsi实现加速器的素数域椭圆曲线密码系统
CN110460443A (zh) * 2019-08-09 2019-11-15 南京秉速科技有限公司 椭圆曲线密码的高速点加运算方法和装置
CN111897578A (zh) * 2020-07-31 2020-11-06 中国科学院信息工程研究所 一种特征为2的椭圆曲线上标量乘的并行处理方法及装置
CN113114462A (zh) * 2021-03-31 2021-07-13 南京航空航天大学 一种应用于ecc安全硬件电路的小面积标量乘电路
CN113504895A (zh) * 2021-07-13 2021-10-15 清华大学 椭圆曲线多标量点乘计算优化方法及优化装置
CN113783702A (zh) * 2021-09-28 2021-12-10 南京宁麒智能计算芯片研究院有限公司 一种椭圆曲线数字签名与验签的硬件实现方法和系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414492C (zh) * 2005-11-04 2008-08-27 北京浦奥得数码技术有限公司 一种椭圆曲线密码系统及实现方法
US9967098B2 (en) * 2015-12-23 2018-05-08 Intel Corporation Elliptic curve hardware integrated circuit
CN108964914B (zh) * 2017-05-17 2020-08-25 中国科学技术大学 抗侧信道攻击的sm2点乘架构
CN107040385B (zh) * 2017-05-23 2020-10-27 广东工业大学 一种基于sm2椭圆曲线的签名验证算法的实现方法及系统
US10635404B2 (en) * 2017-06-29 2020-04-28 Intel Corporation Mixed-coordinate point multiplication
CN111966324B (zh) * 2020-08-19 2024-01-30 哈尔滨理工大学 面向多椭圆曲线标量乘法器的实现方法、装置及存储介质
CN112417522A (zh) * 2020-12-01 2021-02-26 北京华大智宝电子系统有限公司 一种数据处理方法、安全芯片装置和嵌入式系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782845A (zh) * 2009-01-20 2010-07-21 北京华大信安科技有限公司 一种椭圆曲线密码的高速运算装置和方法
CN102117195A (zh) * 2009-12-30 2011-07-06 上海华虹集成电路有限责任公司 大数模乘器电路
CN103078732A (zh) * 2013-01-08 2013-05-01 武汉大学 一种素域椭圆曲线加密的点乘加速电路
CN103699357A (zh) * 2013-12-05 2014-04-02 西安交通大学 一种用于模乘和模平方的快速模约简算法电路
CN104184578A (zh) * 2014-07-30 2014-12-03 山东大学 一种基于fpga的椭圆曲线标量乘法加速电路及其算法
CN105790939A (zh) * 2016-03-01 2016-07-20 全球能源互联网研究院 一种vlsi实现加速器的素数域椭圆曲线密码系统
CN110460443A (zh) * 2019-08-09 2019-11-15 南京秉速科技有限公司 椭圆曲线密码的高速点加运算方法和装置
CN111897578A (zh) * 2020-07-31 2020-11-06 中国科学院信息工程研究所 一种特征为2的椭圆曲线上标量乘的并行处理方法及装置
CN113114462A (zh) * 2021-03-31 2021-07-13 南京航空航天大学 一种应用于ecc安全硬件电路的小面积标量乘电路
CN113504895A (zh) * 2021-07-13 2021-10-15 清华大学 椭圆曲线多标量点乘计算优化方法及优化装置
CN113783702A (zh) * 2021-09-28 2021-12-10 南京宁麒智能计算芯片研究院有限公司 一种椭圆曲线数字签名与验签的硬件实现方法和系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Elliptic curve scalar point multiplication using radix-4 Booth"s algorithm [cryptosystems];S. Moon;《 IEEE International Symposium on Communications and Information Technology》;20050411;全文 *
FPGA Implementation of High-Speed Area-Efficient Processor for Elliptic Curve Point Multiplication Over Prime Field;Md. Mainul Islam et al.;《 IEEE Access》;20191009;第7卷;全文 *
二进制域椭圆曲线密码算法及其硬件实现研究;李丽娟;《中国博士学位论文全文数据库信息科技辑》;20190215(第02期);全文 *

Also Published As

Publication number Publication date
CN114879934A (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
Yepez et al. Stride 2 1-D, 2-D, and 3-D Winograd for convolutional neural networks
Ebisuzaki et al. GRAPE project: an overview
US20210349692A1 (en) Multiplier and multiplication method
CN110543939B (zh) 一种基于fpga的卷积神经网络后向训练的硬件加速实现装置
CN114879934B (zh) 一种高效的零知识证明加速器及方法
CN112434801A (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
CN110909872B (zh) 集成电路芯片装置及相关产品
CN115310037A (zh) 矩阵乘法计算单元、加速单元、计算系统和相关方法
Lin et al. Fpga-based reservoir computing with optimized reservoir node architecture
CN106933777B (zh) 基于国产申威26010处理器的基2一维fft的高性能实现方法
CN111160541B (zh) 集成电路芯片装置及相关产品
Xiao et al. A high-speed elliptic curve cryptography processor for teleoperated systems security
Hilhorst et al. Special purpose computers in physics
CN111401533A (zh) 一种神经网络专用计算阵列及其计算方法
CN111091189B (zh) 集成电路芯片装置及相关产品
WO2023108422A1 (zh) 一种高效的零知识证明加速器及方法
Wu et al. Skeletongcn: a simple yet effective accelerator for gcn training
CN115034360A (zh) 三维卷积神经网络卷积层的处理方法和处理装置
CN211577939U (zh) 一种神经网络专用计算阵列
CN111985628B (zh) 计算装置及包括所述计算装置的神经网络处理器
Wang et al. A novel fast modular multiplier architecture for 8,192-bit RSA cryposystem
CN106126193A (zh) 基于Zynq的椭圆曲线点加运算加速器及加速方法
JPH0816903B2 (ja) 積和演算回路
CN217821651U (zh) 三维卷积神经网络卷积层的处理装置和处理器
Huang et al. A generic FPGA-based hardware architecture for recursive least mean p-power extreme learning machine

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant