CN114868246A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN114868246A
CN114868246A CN202080090367.0A CN202080090367A CN114868246A CN 114868246 A CN114868246 A CN 114868246A CN 202080090367 A CN202080090367 A CN 202080090367A CN 114868246 A CN114868246 A CN 114868246A
Authority
CN
China
Prior art keywords
igbt
voltage
semiconductor module
diode
free wheeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080090367.0A
Other languages
English (en)
Inventor
后田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN114868246A publication Critical patent/CN114868246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体模块，包含：第一器件，其具有IGBT；第二器件，其具有与所述IGBT反向并联连接的回流二极管，该回流二极管具有小于所述IGBT的反向耐电压的正向阈值电压以及超过所述IGBT的反向耐电压的正向击穿电压。

Description

半导体模块
技术领域
本发明涉及包含IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)和回流二极管的半导体模块。
背景技术
专利文献1公开了包含IGBT以及与该IGBT反向并联连接的回流二极管的半导体模块。
现有技术文献
专利文献
专利文献1：国际公开第2011/086705A1号
发明内容
发明要解决的课题
专利文献1没有公开提高半导体模块的反向浪涌耐受能力(反向浪涌耐量)的技术。在IGBT的截止状态下对IGBT的发射极/集电极间施加了反向浪涌电流的情况下，该反向浪涌电流绕过IGBT，作为正向浪涌电流流入到回流二极管。回流二极管的正向电压根据正向浪涌电流的增加而增加。在正向电压超过正向击穿电压时，回流二极管被击穿。因此，半导体模块的反向浪涌耐受能力被回流二极管的正向击穿电压所限制。
本发明的一实施方式提供一种包含IGBT和回流二极管的半导体模块，其能够提高反向浪涌耐受能力。
用于解决课题的手段
本发明的一实施方式提供一种半导体模块，包含：第一器件，其具有IGBT；第二器件，其具有与所述IGBT反向并联连接的回流二极管，该回流二极管具有小于所述IGBT的反向耐电压的正向阈值电压以及超过所述IGBT的反向耐电压的正向击穿电压。根据该半导体模块，能够提高反向浪涌耐受能力。
本发明中上述的或者其他目的、特征以及效果，参照附图通过说明下面描述的实施方式而变得明确。
附图说明
图1是表示本发明的第一实施方式的半导体模块的立体图。
图2是从另一方向观察图1所示的半导体模块的立体图。
图3是表示图1所示的半导体模块的内部结构的俯视图。
图4A是表示图3所示的第一器件的俯视图。
图4B是沿着图4A所示的IV-IV线的剖视图。
图5A是表示图3所示的第二器件的俯视图。
图5B是沿着图5A所示的V-V线的剖视图。
图6是表示图1所示的半导体模块的电气结构的电路图。
图7是表示图3所示的第一器件和第二器件的电流电压特性的图表。
图8是用于对图1所示的半导体模块的动作进行说明的波形图。
图9A是用于对图8所示的第一动作区域中半导体模块的动作进行说明的电路图。
图9B是用于对图8所示的第二动作区域中半导体模块的动作进行说明的电路图。
图10是表示图1所示的半导体模块的尖峰浪涌正向电流的图表。
图11是表示本发明的第二实施方式的半导体模块的图。
图12是表示图11所示的第一模块的内部结构的俯视图。
图13是表示图11所示的第二模块的内部结构的俯视图。
图14是表示第一实施例的第一器件的剖视图。
图15是表示第二实施例的第一器件的剖视图。
图16是表示一实施例的第二器件的剖视图。
具体实施方式
图1是表示本发明的第一实施方式的半导体模块1的立体图。图2是从另一方向观察图1所示的半导体模块1的立体图。图3是表示图1所示的半导体模块1的内部结构的俯视图。图4A是表示图3所示的第一器件21的俯视图。图4B是沿着图4A所示的IV-IV线的剖视图。图5A是表示图3所示的第二器件31的俯视图。图5B是沿着图5A所示的V-V线的剖视图。图6是表示图1所示的半导体模块1的电气结构的电路图。
参照图1～图6，在本方式中，半导体模块1由将IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)以及回流二极管(Reflux Diode)收纳于1个封装件的单封装型模块构成。回流二极管也称为续流二极管(Freewheel Diode)。
在本方式中，半导体模块1由3端子的TO型封装件(具体而言，TO-247封装)构成。半导体模块1包含封装主体2。封装主体2由模制树脂(例如环氧树脂)构成，形成为长方体形状。封装主体2具有一侧的第一主面3、另一侧的第二主面4、以及连接第一主面3和第二主面4的第一～第四侧壁5A～5D。第一主面3和第二主面4在从它们的法线方向Z观察的俯视图中形成为四边形形状(具体而言为长方形形状)。
第一侧壁5A和第二侧壁5B沿着沿第一主面3的第一方向X延伸，在与第一方向X正交的第二方向Y上对置。第一侧壁5A和第二侧壁5B形成封装主体2的短边。第三侧壁5C和第四侧壁5D沿着第二方向Y延伸，在第一方向X上对置。第三侧壁5C和第四侧壁5D形成封装主体2的长边。
半导体模块1包含配置在封装主体2内的金属板6。金属板6包含铜、铜基合金、铁及铁基合金中的至少一种。金属板6具有一侧的第一板面7、另一侧的第二板面8、以及连接第一板面7和第二板面8的第一～第四板侧壁9A～9D。
第一板面7及第二板面8在俯视图中形成为四边形形状(具体而言为长方形形状)。第一板面7位于封装主体2内，面向第一主面3。第二板面8从封装主体2的第二主面4露出。由此，金属板6作为散热器发挥功能。第一～第四板侧壁9A～9D位于封装主体2内，相对于第一～第四侧壁5A～5D分别平行地延伸。
金属板6包含第一侧壁5A侧的第一区域10和第二侧壁5B侧的第二区域11。第一区域10是焊盘区域(pad)。第二区域11具有从第一板面7贯通至第二板面8的第一贯通孔12。第一贯通孔12在俯视图中形成为圆形形状。第一贯通孔12的平面形状是任意的，可以形成为四边形等多边形形状。
半导体模块1包含多个(在本方式中为3个)引线端子13。多个引线端子13配置在封装主体2的第一侧壁5A侧，从封装主体2的内部向外部引出。多个引线端子13是针对PCB(printed circuit board，印刷电路板)等电路基板的安装端子。
多个引线端子13分别包含铜、铜基合金、铁以及铁基合金中的至少一种。可以在多个引线端子13的外表面分别形成由具有对焊料亲和性(即结合力)高的性质的金属构成的镀膜。镀膜可以包含Ni镀膜、Pd镀膜和Au镀膜中的至少一种。
多个引线端子13分别形成为沿第一侧壁5A的正交方向(即第二方向Y)延伸的带状。多个引线端子13分别具有与封装主体2的第一主面3(第二主面4)平行的板面。多个引线端子13分别包含内侧端部14、外侧端部15以及引线部16。内侧端部14位于封装主体2内。外侧端部15位于封装主体2外。引线部16从封装主体2内引出到封装主体2外，在内侧端部14和外侧端部15之间呈带状延伸。
具体而言，多个引线端子13包含：栅极引线端子17、集电极/阴极引线端子18以及发射极/阳极引线端子19。栅极引线端子17、集电极/阴极引线端子18以及发射极/阳极引线端子19从第三侧壁5C侧朝向第四侧壁5D侧依次排列。栅极引线端子17是被施加栅极电位的端子。集电极/阴极引线端子18是被施加集电极电位(阴极电位)的端子。发射极/阳极引线端子19是被施加发射极电位(阳极电位)的端子。
栅极引线端子17的内侧端部14以及发射极/阳极引线端子19的内侧端部14与金属板6隔开间隔地配置。集电极/阴极引线端子18的内侧端部14与金属板6一体地形成，将金属板6固定为相同电位。由此，金属板6形成集电极/阴极引线端子18的一部分。
多个引线端子13的形状、配置是任意的，并不限定于图1～图3所示的方式。另外，栅极引线端子17、集电极/阴极引线端子18以及发射极/阳极引线端子19的配置是任意的，并不限定于图1～图3所示的配置。另外，集电极/阴极引线端子18的内侧端部14可以与金属板6隔开间隔地配置。
参照图3～图6，半导体模块1包含具有IGBT的芯片状的第一器件21。第一器件21在封装主体2内配置于金属板6(第一区域10的第一板面7)之上。在本方式中，第一器件21在第一板面7上配置于第三板侧壁9C(第三侧壁5C)侧的区域。
参照图4A以及图4B，具体而言，第一器件21包含：第一半导体芯片22、第一层间绝缘膜23、栅极端子电极24、发射极端子电极25以及集电极端子电极26。在本方式中，第一半导体芯片22由Si(硅)构成。即，IGBT由Si-IGBT构成。
第一半导体芯片22包含第一器件面27及第一非器件面28。第一器件面27是形成有IGBT的主要部分的面。第一非器件面28是第一器件面27的相反侧的面。IGBT可以是包含形成于第一器件面27的沟槽栅极结构的沟槽栅极型。IGBT也可以是包含形成于第一器件面27之上的平面栅极结构的平面栅极型。
第一层间绝缘膜23覆盖第一器件面27。第一层间绝缘膜23可以包含氧化硅和氮化硅中的至少一种。栅极端子电极24形成在第一层间绝缘膜23之上。栅极端子电极24贯通第一层间绝缘膜23而与IGBT的栅极电连接。
发射极端子电极25与栅极端子电极24隔开间隔地形成在第一层间绝缘膜23之上。发射极端子电极25贯通第一层间绝缘膜23而与IGBT的发射极电连接。集电极端子电极26覆盖第一非器件面28，与IGBT的集电极电连接。即，第一器件21具有纵向结构的IGBT。
第一器件21以使栅极端子电极24和发射极端子电极25与第一主面3相对的形态配置在金属板6之上。第一器件21的集电极端子电极26经由导电接合材料(例如焊料)与金属板6机械连接以及电连接。
参照图3～图6，半导体模块1包含具有回流二极管的芯片状的第二器件31。在本方式中，回流二极管由SBD(肖特基势垒二极管)构成。第二器件31在封装主体2内与第一器件21隔开间隔地配置在金属板6(第一区域10的第一板面7)之上。在本方式中，第二器件31在第一板面7上配置于第四板侧壁9D(第四侧壁5D)侧的区域。第二器件31在第一方向X上与第一器件21对置。
参照图5A及图5B，具体而言，第二器件31包含：第二半导体芯片32、第二层间绝缘膜33、阳极端子电极34及阴极端子电极35。第二半导体芯片32由Si或具有超过Si带隙的带隙(band gap)的宽带隙半导体构成。即，第二半导体芯片32可以由与第一半导体芯片22相同的半导体构成，也可以由与第一半导体芯片22不同的半导体构成。
第二半导体芯片32优选由宽带隙半导体构成。第二半导体芯片32可以由作为宽带隙半导体的一例的SiC(碳化硅)或GaN(氮化镓)构成。在本方式中，第二半导体芯片32由SiC构成。即，回流二极管由SiC-SBD构成。
第二半导体芯片32包含第二器件面37及第二非器件面38。第二器件面37是形成有SBD的主要部分的面。第二非器件面38是第二器件面37的相反侧的面。第二半导体芯片32可以在俯视图中具有小于第一半导体芯片22的平面面积的平面面积。
第二层间绝缘膜33覆盖第二器件面37。第二层间绝缘膜33可以包含氧化硅和氮化硅中的至少一种。阳极端子电极34形成在第二层间绝缘膜33之上。阳极端子电极34具有超过栅极端子电极24的平面面积的平面面积。阳极端子电极34的平面面积小于发射极端子电极25的平面面积。
阳极端子电极34贯通第二层间绝缘膜33而与回流二极管的阳极电连接。阴极端子电极35覆盖第二半导体芯片32的第二非器件面38，与回流二极管的阴极电连接。即，第二半导体芯片32具有纵向结构的回流二极管。
第二器件31以使阳极端子电极34与第一主面3对置的形态配置在金属板6之上。第二器件31的阴极端子电极35经由导电接合材料(例如焊料)与金属板6机械连接及电连接。由此，回流二极管的阴极经由金属板6与IGBT的集电极电连接。
半导体模块1包含在封装主体2内将第一器件21和第二器件31分别与对应的引线端子13电连接的多个(在本方式中为4个)导线41。多个导线41分别由接合线(bondingwire)构成。多个导线41可以包含铜线、金线以及铝线中的至少一种。在本方式中，多个导线41分别由铝线构成。
具体而言，多个导线41包含：1个或多个(在本方式中为1个)栅极导线42、1个或多个(在本方式中为2个)发射极导线43、以及1个或多个(在本方式中为1个)阳极导线44。栅极导线42、发射极导线43以及阳极导线44的个数是任意的，根据栅极端子电极24、发射极端子电极25以及阳极端子电极34的平面面积、平面形状来调整。
栅极导线42与栅极引线端子17的内侧端部14以及第一器件21的栅极端子电极24连接。发射极导线43与发射极/阳极引线端子19的内侧端部14以及第一器件21的发射极端子电极25连接。阳极导线44与发射极/阳极引线端子19的内侧端部14以及第二器件31的阳极端子电极34连接。
由此，回流二极管的阳极经由发射极导线43、阳极导线44以及发射极/阳极引线端子19与IGBT的发射极电连接。在集电极/阴极引线端子18的内侧端部14与金属板6隔开间隔地配置的情况下，多个导线41包含集电极/阴极导线。该情况下，集电极/阴极导线与金属板6以及集电极/阴极引线端子18的内侧端部14连接。
半导体模块1包含将封装主体2从第一主面3贯通到第二主面4的第二贯通孔45。第二贯通孔45形成在金属板6的由第一贯通孔12包围的区域内，通过第一贯通孔12。第二贯通孔45在俯视图中具有小于第一贯通孔12的面积的面积。
第二贯通孔45的内壁被模制树脂划分，隔着封装主体2(模制树脂)的一部分与第一贯通孔12的内壁对置。第二贯通孔45在俯视图中形成为圆形形状。第二贯通孔45的平面形状是任意的，可以形成为四边形等多边形形状。半导体模块1通过螺钉穿过第二贯通孔45而被螺纹固定在外部的散热器等。
半导体模块1包含形成于封装主体2的第一切口部46以及第二切口部47。第一切口部46在第三侧壁5C上形成于在第一方向X上与第二贯通孔45对置的位置。将第一主面3的一部分从第三侧壁5C朝向第四侧壁5D进行切口而形成第一切口部46，使金属板6的一部分(第三板侧壁9C)露出。第一切口部46形成为在俯视图中朝向第四侧壁5D凹陷的半圆形形状。第一切口部46的平面形状是任意的，可以形成为四边形形状(例如矩形形状)。
第二切口部47在第四侧壁5D上形成于在第一方向X上与第二贯通孔45对置的位置。将第一主面3的一部分从第四侧壁5D朝向第三侧壁5C进行切口而形成第二切口部47，使金属板6的一部分(第四板侧壁9D)露出。第二切口部47形成为在俯视图中朝向第三侧壁5C凹陷的半圆形形状。第二切口部47的平面形状是任意的，可以形成为四边形形状(例如矩形形状)。
半导体模块1不限于TO型封装，也可以由SOP(Small Outline Package，小引出线封装)、QFN(Quad For Non Lead Package，方形无引线封装)、DFP(Dual Flat Package，双侧引脚扁平封装)、DIP(Dual Inline Package，双列直插式封装)、QFP(Quad FlatPackage，方形平面封装)、SIP(Single Inline Package，单列直插式封装)、或SOJ(SmallOutline J-leaded Package，小引出线J型引脚封装)、或类似于这些的各种封装构成。这些封装的封装主体2的形状、引线端子13的配置、形状与TO型封装不同，但基本结构(包括电气结构)与TO型封装相同。
图7是表示图3所示的第一器件21和第二器件31的电流电压特性的图表。右纵轴表示IGBT的发射极/集电极间的反向电流IEC[A]。左纵轴表示回流二极管的正向电流IF[A]。横轴表示IGBT的发射极/集电极间的反向电压VEC[V]以及回流二极管的正向电压VF[V]。
图7示出了第一特性S1和第二特性S2。第一特性S1示出了从回流二极管(第二器件31)被电切断的状态的IGBT(第一器件21)的反向电流电压特性。具体而言，第一特性S1是在栅极电压为0V的状态(即IGBT的截止状态)下对发射极/集电极间施加了反向电压VEC时的特性。第一特性S1的测定开始时的第一器件21的器件温度为25℃。
第二特性S2示出了从IGBT(第一器件21)被电切断的状态的回流二极管(第二器件31)的正向电流电压特性。具体而言，第二特性S2是对阳极/阴极间施加了正向电压VF时的特性。第二特性S2的测定开始时的第二器件31的器件温度为25℃。在图7中，示出了25℃时的第二特性S2(参照虚线)、175℃时的第二特性S2(参照虚线)以及200℃时的第二特性S2(参照实线)。正向电压VF的施加方向与反向电压VEC的施加方向一致。正向电流IF流过的方向与反向电流IEC流过的方向一致。
参照第一特性S1，IGBT具有反向耐电压VRB。IGBT在反向电压VEC小于反向耐电压VRB的范围内不动作。在IGBT中，当反向电压VEC为反向耐电压VRB以上时，发射极/集电极导通，反向电流IEC流出。反向耐电压VRB由IGBT的发射极/集电极导通、反向电流IEC流出时的反向电压VEC来定义。具体而言，反向耐电压VRB由常温(25℃)时反向电流IEC流出时的反向电压VEC来定义。
若在发射极/集电极导通后反向电流IEC持续增加，则IGBT被击穿。优选IGBT设计为流过不会被击穿的程度的反向电流IEC。IGBT被击穿时的反向电流IEC、器件温度依赖于所使用的IGBT的规格。
作为一例，IGBT可以具有2V以上且15V以下的反向耐电压VRB。该情况下，IGBT优选具有5V以上且12V以下的反向耐电压VRB。在图7中，示出了IGBT的反向耐电压VRB为10V左右，IGBT因大约50A的反向电流IEC而被击穿的例子。该情况下，IGBT优选在小于50A的范围内工作。
参照第二特性S2，回流二极管具有小于IGBT的反向耐电压VRB的正向阈值电压Vth(0＜Vth＜VRB)。在回流二极管中，当正向电压VF为正向阈值电压Vth以上时，正向电流IF开始流过。回流二极管的正向阈值电压Vth是在IGBT从导通状态切换为截止状态时的回流二极管进行回流动作时IGBT的发射极/集电极之间不导通的值。
作为一例，回流二极管可以具有0.5V以上且2.5V以下的正向阈值电压Vth。IGBT的反向耐电压VRB与回流二极管的正向阈值电压Vth之间的电压差(VRB-Vth)优选为1V以上。电压差(VRB-Vth)更优选为2V以上。电压差(VRB-Vth)特别优选为5V以上。电压差(VRB-Vth)只要具有1V以上的下限值即可，电压差(VRB-Vth)的上限值是任意的。以图7为例时，电压差(VRB-Vth)的上限值可以为10V以下。
回流二极管还具有超过IGBT的反向耐电压VRB的正向击穿电压VFB(Vth＜VRB＜VFB)。回流二极管的正向击穿电压VFB优选为IGBT的反向耐电压VRB的2倍以下(VRB＜VFB≤2×VRB)。回流二极管的正向击穿电压VFB特别优选为IGBT的反向耐电压VRB的1.5倍以下(VRB＜VFB≤1.5×VRB)。
在回流二极管中，正向电流IF根据正向电压VF的增加而增加。当正向电压VF超过正向击穿电压VFB时，回流二极管被击穿。回流二极管的正向击穿电压VFB由回流二极管被击穿时的正向电压VF来定义。
另外，在回流二极管中，随着正向电压VF(正向电流IF)的增加，器件温度上升。回流二极管具有如下特性：随着器件温度的上升，正向电流IF的增加比例相对于正向电压VF的增加比例减少。因此，具体而言，正向击穿电压VFB由在从常温(25℃)起的温度上升后(在图7中为200℃)回流二极管被击穿时的正向电压VF来定义。
在半导体模块1中，回流二极管与IGBT反向并联连接(也一并参照图6)。因此，在半导体模块1中，如从图7理解的那样，当回流二极管的端子间电压(即正向电压VF)为IGBT的反向耐电压VRB以上(VRB≤VF)时，反向电流IEC开始流过IGBT。
在正向电压VF为反向耐电压VRB以上时，回流二极管的器件温度超过IGBT的器件温度。另外，在回流二极管以及IGBT两者工作时，回流二极管的器件温度超过IGBT的器件温度。回流二极管被击穿时的正向击穿电压VFB、器件温度依赖于所使用的回流二极管的规格。
作为一例，回流二极管可以具有4V以上且30V以下的正向击穿电压VFB。在IGBT的反向耐电压VRB为5V以上且12V以下的情况下，回流二极管优选具有10V以上且24V以下的正向击穿电压VFB。该情况下，特别优选回流二极管具有7.5V以上且18V以下的正向击穿电压VFB。在图7中，示出了回流二极管的正向击穿电压VFB为13V左右，回流二极管因约90A的正向电流IF而被击穿的例子。
图8是用于对图1所示的半导体模块1的动作进行说明的波形图。图8表示电流波形W1和电压波形W2。电流波形W1表示反向浪涌电流IRS的脉冲波形。电压波形W2表示响应反向浪涌电流IRS而在半导体模块1生成的电压波形。这里，在半导体模块1的发射极端子电极25以及集电极端子电极26之间施加反向浪涌电流IRS，使得回流二极管的正向电压VF超过IGBT的反向耐电压VRB。
参照电流波形W1和电压波形W2，半导体模块1具有在施加反向浪涌电流IRS时响应反向浪涌电流IRS而进行不同动作的第一动作区域R1和第二动作区域R2。
第一动作区域R1是正向电压VF从0V逐渐增加的区域。具体而言，第一动作区域R1是正向电压VF为正向阈值电压Vth以上且小于IGBT的反向耐电压VRB的区域。第二动作区域R2是从第一动作区域R1转变，正向电压VF被钳位的区域。具体而言，第二动作区域R2是正向电压VF为IGBT的反向耐电压VRB以上的区域。
图9A是用于对图8所示的第一动作区域R1中半导体模块1的动作进行说明的电路图。图9B是用于对图8所示的第二动作区域R2中半导体模块1的动作进行说明的电路图。
参照图9A，在第一动作区域R1中，由于是正向电压VF为正向阈值电压Vth以上且小于反向耐电压VRB(Vth≤VF＜VRB)的区域，因此回流二极管动作而IGBT不动作。即，在第一动作区域R1中，反向浪涌电流IRS作为正向电流IF流入到回流二极管。在回流二极管中，正向电压VF根据反向浪涌电流IRS(正向电流IF)的增加而增加。当正向电压VF为IGBT的反向耐电压VRB以上时，IGBT的发射极/集电极导通，一部分反向浪涌电流IRS开始流过IGBT。
参照图9B，在第二动作区域R2中，由于是正向电压VF为反向耐电压VRB以上且小于正向击穿电压VFB(VRB≤VF＜VFB)的范围的区域，因此回流二极管以及IGBT两者动作。即，在第二动作区域R2中，反向浪涌电流IRS的一部分作为正向电流IF流入到回流二极管，同时反向浪涌电流IRS的剩余部分作为反向电流IEC流入到IGBT。反向电流IEC是IGBT不被击穿的范围值。
即，在第二动作区域R2中，反向浪涌电流IRS分流到IGBT和回流二极管，因此，通过IGBT和回流二极管两者来处理反向浪涌电流IRS。另外，在第二动作区域R2中，回流二极管的正向电压VF被钳位为IGBT的反向电压VEC，因此，正向电压VF的增加得以抑制。由此，能够抑制回流二极管的击穿，同时提高反向浪涌电流IRS的处理能力。
例如，在正向电压VF被钳位为反向电压VEC的期间(即第二动作区域R2)，在IGBT中流过的反向电流IEC可以是在回流二极管中流过的正向电流IF以下。反向电流IEC相对于正向电流IF之比IEC/IF可以为0.1以上且1以下。在IGBT中流过的反向电流IEC优选小于在回流二极管中流过的正向电流IF。该情况下，比IEC/IF优选为0.1以上且0.8以下。
当反向浪涌电流IRS减少直到回流二极管的正向电压VF小于IGBT的反向耐电压VRB时，IGBT返回截止状态，反向浪涌电流IRS作为正向电流IF在回流二极管中流过。通过这样，来处理反向浪涌电流IRS。
图10是表示图1所示的半导体模块1的尖峰浪涌正向电流IFSM的图表。纵轴示出了尖峰浪涌正向电流IFSM[A]。横轴表示项目。在图10中示出了第一柱形图G1以及第二柱形图G2。第一柱形图G1表示回流二极管单体的尖峰浪涌正向电流IFSM。第二柱形图G2表示半导体模块1的尖峰浪涌正向电流IFSM。
具体而言，半导体模块1的尖峰浪涌正向电流IFSM是与IGBT和回流二极管的组合结构(反向并联电路)相关的尖峰浪涌正向电流IFSM，表示半导体模块1的反向浪涌耐受能力。如公知的那样，尖峰浪涌正向电流IFSM由可正向流过商用频率(50Hz或60Hz)正弦半波一个周期的非重复的最大允许峰值电流值来定义。
参照第一柱形图G1，回流二极管的尖峰浪涌正向电流IFSM为80A以上且小于100A(约90A)。与之相对地，参照第二柱形图G2，半导体模块1的尖峰浪涌正向电流IFSM为145A以上且165A以下(约155A)，与回流二极管相比增加约1.7倍。即，在正向电压VF为反向耐电压VRB以上且小于正向击穿电压VFB的范围(VRB≤VF＜VFB)内，在回流二极管中流过的正向电流IF与在IGBT中流过的反向电流IEC之和的最大值超过回流二极管单体的尖峰浪涌正向电流IFSM。
以上，半导体模块1包含具有IGBT的第一器件21以及具有回流二极管的第二器件31。回流二极管与IGBT反向并联连接。回流二极管具有小于IGBT的反向耐电压VRB的正向阈值电压Vth、以及超过IGBT的反向耐电压VRB的正向击穿电压VFB(Vth＜VRB＜VFB)。
根据该半导体模块1，在IGBT截止时，若在回流二极管中流过的正向电流IF增加，则因该正向电流IF的增加而使得回流二极管的正向电压VF增加。若正向电压VF为IGBT的反向耐电压VRB以上，则IGBT的发射极/集电极导通，反向电流IEC在IGBT中流过。因此，即使施加了反向浪涌电流IRS，也能在回流二极管被击穿之前通过IGBT和回流二极管两者来处理反向浪涌电流IRS。因此，能够提高反向浪涌耐受能力。
在正向击穿电压VFB相对于反向耐电压VRB之比VFB/VRB为1以下的情况下，在IGBT导通的同时或者IGBT导通之前，回流二极管被击穿。该情况下，半导体模块1的反向浪涌耐受能力被限制为回流二极管的尖峰浪涌正向电流IFSM。因此，在半导体模块1中，比VFB/VRB设定为超过1的值。
在比VFB/VRB超过1的条件下，若使该比VFB/VRB接近1，则能够利用回流二极管对反向浪涌电流IRS进行处理，直到正向电流IF的处理能力极限(即，正向击穿电压VFB的附近)。另一方面，当使比VFB/VRB远离1时，IGBT的发射极/集电极以比较低的正向电压VF导通。因此，在回流二极管的正向电压VF达到正向击穿电压VFB之前具有足够余量的状态下，IGBT达到被击穿的风险提高。
因此，比VFB/VRB优选超过1且为2以下。即，回流二极管的正向击穿电压VFB优选为IGBT的反向耐电压VRB的2倍以下(VRB＜VFB≤2×VRB)。比VFB/VRB可以为1.2以下、1.4以下、1.6以下、1.8以下或2以下。该情况下，比VFB/VRB特别优选为1.5以下。即，回流二极管的正向击穿电压VFB特别优选为IGBT的反向耐电压VRB的1.5倍以下(VRB＜VFB≤1.5×VRB)。比VFB/VRB特别优选为1.1以上。
这些情况下，能够利用回流二极管对反向浪涌电流IRS进行处理，直到正向电流IF的处理能力极限(即，正向击穿电压VFB的附近)为止。由此，能够适当地提高半导体模块1的反向浪涌耐受能力。
作为一例，IGBT的反向耐电压VRB可以为2V以上且15V以下。该情况下，反向耐电压VRB优选为5V以上且12V以下。另一方面，回流二极管的正向击穿电压VFB可以为4V以上且30V以下。在IGBT的反向耐电压VRB为5V以上且12V以下的情况下，回流二极管的正向击穿电压VFB优选为10V以上且24V以下。该情况下，回流二极管的正向击穿电压VFB特别优选为7.5V以上且18V以下。
回流二极管的正向阈值电压Vth优选为在IGBT从导通状态切换为截止状态时的回流二极管的回流动作时IGBT的发射极/集电极之间不导通的值。换言之，优选选定在回流二极管的回流动作时发射极/集电极之间不导通的IGBT。该情况下，能够实现IGBT和回流二极管的适当的正向动作，同时能够提高反向浪涌耐受能力。反向耐电压VRB以及正向阈值电压Vth的电压差(VRB-Vth)的下限值为1V以上即可，电压差(VRB-Vth)的上限值是任意的。
图11是表示本发明的第二实施方式的半导体模块51的图。图12是表示图11所示的第一模块51A的内部结构的俯视图。图13是表示图11所示的第二模块51B的内部结构的俯视图。
参照图11～图13，在本方式中，半导体模块51由包含将IGBT收纳于1个封装件的第一模块51A、以及将回流二极管收纳于1个封装件的第二模块51B的双封装型的模块构成。在图11中，第一模块51A以及第二模块51B的电连接方式由假想线表示。半导体模块51实际上由第一模块51A以及第二模块51B构成，第一模块51A以及第二模块51B经由形成于PCB等电路基板的布线而彼此电连接。
参照图11以及图12，在本方式中，第一模块51A由3端子的TO型封装(具体而言，TO-220封装)构成。第一模块51A包含封装主体52(第一封装主体)。封装主体52由模制树脂(例如环氧树脂)构成，形成为长方体形状。封装主体52具有：一侧的第一主面53、另一侧的第二主面54、以及连接第一主面53和第二主面54的第一～第四侧壁55A～55D。
第一主面53和第二主面54在从它们的法线方向Z观察的俯视图中形成为四边形形状。第一侧壁55A以及第二侧壁55B沿着第一方向X延伸，在与第一方向X正交的第二方向Y上对置。第三侧壁55C以及第四侧壁55D沿着第二方向Y延伸，在第一方向X上对置。
第一模块51A包含配置在封装主体52内的金属板56。金属板56包含铜、铜基合金、铁及铁基合金中的至少一种。金属板56具有：一侧的第一板面57、另一侧的第二板面58、以及连接第一板面57和第二板面58的第一～第四板侧壁59A～59D。
第一板面57以及第二板面58在俯视图中形成为四边形形状(具体而言为长方形形状)。第一板面57在封装主体52内面向第一主面53。第二板面58从封装主体52的第二主面54露出。第一～第四板侧壁59A～59D分别与第一～第四侧壁55A～55D平行地延伸。
具体而言，金属板56包含位于封装主体52内的第一区域60以及位于封装主体52外的第二区域61。第一区域60形成为焊盘区域，第二区域61形成为散热器。第二区域61以横穿封装主体52的第二侧壁55B的方式从第一区域60引出。
第二区域61形成为在第一方向X上比第一区域60宽度宽的矩形形状。可以以在第一方向X上与第一区域60相等的宽度形成第二区域61。第二区域61具有从第一板面57贯通至第二板面58的贯通孔62。贯通孔62在俯视图中形成为圆形形状。贯通孔62的平面形状是任意的，可以形成为四边形等多边形形状。第一模块51A通过螺钉穿过贯通孔62而被螺纹固定在外部的散热器等。
第一模块51A包含多个(在本方式中为3个)引线端子63。多个引线端子63配置在封装主体52的第一侧壁55A侧，从封装主体52的内部引出至外部。多个引线端子63分别包含铜、铜基合金、铁以及铁基合金中的至少一种。可以在多个引线端子63的外表面分别形成由具有对焊料亲和性(即结合力)高的性质的金属构成的镀膜。镀膜可以包含Ni镀膜、Pd镀膜和Au镀膜中的至少一种。
多个引线端子63分别形成为沿第一侧壁55A的正交方向(即第二方向Y)延伸的带状。多个引线端子63分别具有与封装主体52的第一主面53(第二主面54)平行的板面。多个引线端子63分别包含内侧端部64、外侧端部65以及引线部66。内侧端部64位于封装主体52内。外侧端部65位于封装主体52外。引线部66从封装主体52内向封装主体52外引出，在内侧端部64和外侧端部65之间呈带状延伸。
具体而言，多个引线端子63包含：栅极引线端子67、集电极引线端子68以及发射极引线端子69。栅极引线端子67、集电极引线端子68以及发射极引线端子69从第三侧壁55C侧朝向第四侧壁55D侧依次排列。栅极引线端子67是被施加栅极电位的端子。集电极引线端子68是被施加集电极电位的端子。发射极引线端子69是被施加发射极电位的端子。
栅极引线端子67的内侧端部64以及发射极引线端子69的内侧端部64与金属板56隔开间隔地配置。集电极引线端子68的内侧端部64与金属板56一体地形成，将金属板56固定为相同电位。由此，金属板56形成集电极引线端子68的一部分。
多个引线端子63的形状、配置是任意的，并不限定于图11以及图12所示的方式。另外，栅极引线端子67、集电极引线端子68以及发射极引线端子69的配置是任意的，并不限定于图11以及图12所示的配置。另外，集电极引线端子68的内侧端部64可以与金属板56隔开间隔地配置。
第一模块51A包含所述第一器件21。第一器件21在封装主体52内配置于金属板56(第一区域60的第一板面57)之上。具体而言，第一器件21包含：第一半导体芯片22、第一层间绝缘膜23、栅极端子电极24、发射极端子电极25以及集电极端子电极26。第一器件21以使栅极端子电极24以及发射极端子电极25与第一主面53对置的形态配置在金属板56之上。第一器件21的集电极端子电极26经由导电接合材料(例如焊料)与金属板56机械连接以及电连接。
第一模块51A包含在封装主体52内将第一器件21分别与对应的引线端子63电连接的多个(在本方式中为3个)导线70。多个导线70分别由接合线构成。多个导线70可以包含铜线、金线以及铝线中的至少一种。在本方式中，多个导线70分别由铝线构成。
具体而言，多个导线70包含1个或多个(在本方式中为1个)栅极导线71、以及1个或多个(在本方式中为2个)发射极导线72。栅极导线71以及发射极导线72的个数是任意的，根据栅极端子电极24以及发射极端子电极25的平面面积、平面形状来调整。
栅极导线71与栅极引线端子67的内侧端部64以及第一器件21的栅极端子电极24连接。发射极导线72与发射极引线端子69的内侧端部64以及第一器件21的发射极端子电极25连接。在集电极引线端子68的内侧端部64与金属板56隔开间隔地配置的情况下，导线70包含集电极导线。该情况下，集电极导线与金属板56以及集电极引线端子68的内侧端部64连接。
参照图11以及图13，在本方式中，第二模块51B由2端子的TO型封装(具体而言，TO-220封装)构成。第二模块51B在代替第一器件21而具有第二器件31这一点上与第一模块51A不同。第二模块51B与第一模块51A同样地包含：封装主体52(第二封装主体)、金属板56、多个(在本方式中为2个)引线端子63以及导线70。以下，对与第一模块51A不同的结构进行说明，对除此以外的结构标注相同的参考符号并省略说明。
第二模块51B的多个引线端子63包含阴极引线端子73和阳极引线端子74。阴极引线端子73及阳极引线端子74从第三侧壁55C侧朝向第四侧壁55D侧依次排列。阴极引线端子73是被施加阴极电位的端子。阳极引线端子74是被施加阳极电位的端子。
阳极引线端子74的内侧端部64与金属板56隔开间隔地配置。阴极引线端子73的内侧端部64与金属板56一体地形成，将金属板56固定为相同电位。由此，金属板56形成阴极引线端子73的一部分。
多个引线端子63的形状、配置是任意的，并不限定于图11以及图13所示的方式。另外，阴极引线端子73以及阳极引线端子74的配置是任意的，并不限定于图11以及图13所示的配置。另外，阴极引线端子73的内侧端部64可以与金属板56隔开间隔地配置。
第二模块51B包含上述的第二器件31。第二器件31在封装主体52内配置于金属板56(第一区域60的第一板面57)之上。具体而言，第二器件31包含：第二半导体芯片32、第二层间绝缘膜33、阳极端子电极34及阴极端子电极35。第二器件31以使阳极端子电极34与第一主面53对置的形态配置在金属板56之上。第二器件31的阴极端子电极35经由导电接合材料(例如焊料)与金属板56机械连接及电连接。
第二模块51B的导线70包含阳极导线75。阳极导线75的个数是任意的，根据阳极端子电极34的平面面积、平面形状来调整。阳极导线75与阳极引线端子74的内侧端部64以及第二器件31的阳极端子电极34连接。在阴极引线端子73的内侧端部64与金属板56隔开间隔地配置的情况下，导线70包含阴极导线。该情况下，阴极导线与金属板56以及阴极引线端子73的内侧端部64连接。
参照图11，第二模块51B的阴极引线端子73与第一模块51A的集电极引线端子68电连接。另外，第二模块51B的阳极引线端子74与第一模块51A的发射极引线端子69电连接。在半导体模块51中，通过这样的连接方式构成与第一实施方式的半导体模块1相同的反向并联电路(参照图6)。
第一模块51A不限于TO型封装，也可以由SOP、QFN、DFP、DIP、QFP、SIP或SOJ、或者与这些类似的各种封装构成。这些封装的封装主体52的形状、引线端子63的配置、形状与TO型封装不同，但基本结构(包括电气结构)与TO型封装相同。
第二模块51B不必由与第一模块51A相同的封装构成，可以由与第一模块51A不同的封装构成。第二模块51B不限于TO型封装，可以由SOP、QFN、DFP、DIP、QFP、SIP或SOJ、或者与这些类似的各种封装构成。这些封装的封装主体52的形状、引线端子63的配置、形状与TO型封装不同，但基本结构(包括电气结构)与TO型封装相同。
以上，通过半导体模块51，也能够获得与对半导体模块1描述的效果同样的效果。
本发明的实施方式能够以其他方式实施。
在上述的各实施方式中，对IGBT的反向耐电压VRB为2V以上且15V以下，回流二极管的正向阈值电压Vth为0.5V以上且2.5V以下，回流二极管的正向击穿电压VFB为4V以上且30V以下的例子进行了说明。但是，这些只不过是示例，只要具备电压条件(Vth＜VRB＜VFB)，IGBT的规格以及回流二极管的规格是任意的。
例如，可以采用具有2V以上且60V以下的反向耐电压VRB(2V＜VRB＜60V)的IGBT。该情况下，反向耐电压VRB也可以为35V以上且60V以下。另外，也可以采用具有0.5V以上且5V以下的正向阈值电压Vth(0.5V＜Vth＜5V)、以及4V以上且120V以下的正向击穿电压VFB(4V＜Vth＜120V)的回流二极管。该情况下，正向击穿电压VFB也可以超过60V且为120V以下。IGBT的反向耐电压VRB以及回流二极管的正向阈值电压Vth之间的电压差(VRB-Vth)也可以超过10V。电压差(VRB-Vth)也可以超过10V且为40V以下(1V≤VRB-Vth＜40V)。
在上述的各实施方式中，由SBD(SiC-SBD)构成的回流二极管与由pn结二极管等构成的回流二极管相比，具有能够容易地实现电压条件(Vth＜VRB＜VFB)的优点。但是，回流二极管只要具有电压条件(Vth＜VRB＜VFB)，则未必需要由SBD(SiC-SBD)构成，也可以由SBD以外的二极管(例如pn结二极管)构成。该情况下，回流二极管可以由作为pn结二极管的一例的FRD(快恢复二极管)构成。在回流二极管由FRD构成的情况下，可以采用由Si基板构成的第二半导体芯片32。
在上述的各实施方式中，IGBT的静态雪崩电压以及回流二极管的静态雪崩电压根据半导体模块1、51的设计思想可采用任意值。回流二极管也可以具有超过IGBT的静态雪崩电压的静态雪崩电压。半导体模块1、51的正向耐压被IGBT的静态雪崩电压或回流二极管的静态雪崩电压所限制。因此，在使回流二极管的静态雪崩电压高于IGBT的静态雪崩电压的情况下，能够抑制回流二极管(第二器件31)的故障。通过这样的结构，也能够获得与对半导体模块1、51描述的效果同样的效果。
当然，回流二极管也可以具有小于IGBT的静态雪崩电压的静态雪崩电压。这样的构造在IGBT由Si-IGBT构成，回流二极管由SiC-SBD构成的情况下特别有效。该情况下，只要将提高静态雪崩电压的耐压结构导入到能够比较廉价地制造的Si-IGBT即可，而不导入到比较昂贵的SiC-SBD。通过这样的构造，也能够获得与对半导体模块1、51描述的效果同样的效果。
上述的各实施方式的半导体模块1、51可以在逆变器(inverter)电路中组装到臂串联电路的高电位侧臂电路以及低电位侧臂电路中的任一方或者双方中。作为逆变器电路，例示半桥电路、H桥电路以及3相逆变器电路。半桥电路包含1个臂串联电路。H桥电路包含将2个臂串联电路(A相臂串联电路以及B相臂串联电路)并联连接而成的并联电路。3相逆变器电路包含将3个臂串联电路(U相臂串联电路、V相臂串联电路以及W相臂串联电路)并联连接而成的并联电路。
在上述的第一实施方式中，对IGBT(第一器件21)和回流二极管(第二器件31)由收纳于1个封装件的单封装型的模块构成的例子进行了说明。但是，也可以采用将1个或多个IGBT、以及1个或多个回流二极管收容于1个封装件的单封装型的半导体模块。该情况下，可以采用包含上述半桥电路、上述H桥电路或上述3相逆变器电路的单封装型的半导体模块。
在上述的各实施方式中，可以采用具有图14所示的特征的第一器件21。图14是表示第一实施例的第一器件21的剖视图。
参照图14，第一器件21包含：第一半导体芯片22、n型缓冲区81、p型集电极区82、p型体区83、多个沟槽栅极结构84、n型的多个发射极区85、p型的多个接触区86、第一层间绝缘膜23、栅极端子电极24(未图示)、发射极端子电极25以及集电极端子电极26。
第一半导体芯片22由n型的Si芯片87(Si基板)构成。Si芯片87形成IGBT的漂移区88。缓冲区81具有超过漂移区88(Si芯片87)的n型杂质浓度的n型杂质浓度。缓冲区81在第一非器件面28的表层部形成为层状。
集电极区82在缓冲区81的第一非器件面28侧的表层部形成为层状。集电极区82形成IGBT的集电极。体区83在第一器件面27的表层部形成为层状。体区83具有小于集电极区82的p型杂质浓度的p型杂质浓度。
多个沟槽栅极结构84在第一器件面27隔开间隔地形成。多个沟槽栅极结构84分别包含：沟槽89、栅极绝缘膜90以及栅极电极91。沟槽89贯通体区83到达漂移区88。栅极绝缘膜90覆盖沟槽89的内壁。栅极绝缘膜90可以包含氧化硅。栅极电极91隔着栅极绝缘膜90埋设于沟槽89。栅极电极91形成IGBT的栅极。栅极电极91可以包含导电性多晶硅。
多个发射极区85分别形成在体区83的表层部处相邻的多个沟槽栅极结构84之间的区域。多个发射极区85形成IGBT的发射极。发射极区85具有超过漂移区88(Si芯片87)的n型杂质浓度的n型杂质浓度。
多个发射极区85分别形成于沿着多个沟槽栅极结构84的区域，隔着对应的栅极绝缘膜90而分别与对应的栅极电极91对置。多个发射极区85在体区83内在与漂移区88之间划定IGBT的沟道区92。
多个接触区86分别形成在体区83的表层部处相邻的多个沟槽栅极结构84之间的区域。接触区86具有超过体区83的p型杂质浓度的p型杂质浓度。在本方式中，多个接触区86分别形成于彼此相邻的多个发射极区85之间的区域。
第一层间绝缘膜23在第一器件面27上一并覆盖多个沟槽栅极结构84。栅极端子电极24形成在第一层间绝缘膜23之上。栅极端子电极24贯通第一层间绝缘膜23而与栅极电极91电连接。该情况下，优选栅极电极91包含引出至第一器件面27之上的引出部，栅极端子电极24与栅极电极91的引出部连接。
发射极端子电极25与栅极端子电极24隔开间隔地形成在第一层间绝缘膜23之上。发射极端子电极25贯通第一层间绝缘膜23而与发射极区85及接触区86电连接。
栅极端子电极24以及发射极端子电极25分别包含从第一器件面27侧依次层叠的势垒电极93以及主电极94。势垒电极93可以具有包含钛膜或氮化钛膜的单层结构。势垒电极93可以具有以任意顺序包含钛膜和氮化钛膜的层叠结构。主电极94可以包含纯Cu层(纯度为99％以上的Cu层)、纯Al层(纯度为99％以上的Al层)、AlSi合金层、AlCu合金层以及AlSiCu合金层中的至少一种。
集电极端子电极26覆盖第一非器件面28，与集电极区82电连接。集电极端子电极26在与集电极区82之间形成欧姆接触。集电极端子电极26可以包含Ti层、Ni层、Pd层、Au层以及Ag层中的至少一种。
在上述的各实施方式中，可以采用具有图15所示的特征的第一器件21。图15是表示第二实施例的第一器件21的剖视图。
参照图15，第一器件21包含：第一半导体芯片22、n型缓冲区81、p型集电极区82、p型的多个体区83、n型的多个发射极区85、p型的多个接触区86、多个平面栅极结构95、第一层间绝缘膜23、栅极端子电极24(未图示)、发射极端子电极25以及集电极端子电极26。
第一半导体芯片22由n型的Si芯片87(Si基板)构成。Si芯片87形成IGBT的漂移区88。缓冲区81具有超过漂移区88(Si芯片87)的n型杂质浓度的n型杂质浓度。缓冲区81在第一非器件面28的表层部形成为层状。
集电极区82在缓冲区81的第一非器件面28侧的表层部形成为层状。集电极区82形成IGBT的集电极。多个体区83在第一器件面27的表层部隔开间隔而形成为层状。体区83具有小于集电极区82的p型杂质浓度的p型杂质浓度。
多个发射极区85形成在各体区83的表层部。发射极区85形成IGBT的发射极。发射极区85具有超过漂移区88(Si芯片87)的n型杂质浓度的n型杂质浓度。多个发射极区85在对应的体区83内，从该体区83的缘部向内侧隔开间隔地形成。多个发射极区85在体区83内在与漂移区88之间划定IGBT的沟道区92。
多个接触区86分别形成在体区83的表层部处相邻的多个发射极区85之间的区域。接触区86具有超过体区83的p型杂质浓度的p型杂质浓度。
多个平面栅极结构95在第一器件面27上隔开间隔地形成。多个平面栅极结构95具有层叠结构，所述层叠结构包含从第一器件面27依次形成的栅极绝缘膜90和栅极电极91。栅极绝缘膜90跨越相邻的2个体区83而形成，覆盖对应的沟道区92。栅极绝缘膜90可以包含氧化硅。
栅极电极91隔着栅极绝缘膜90而与IGBT的沟道区92对置。栅极电极91形成IGBT的栅极。具体而言，栅极电极91隔着栅极绝缘膜90而与漂移区88、体区83以及发射极区85对置。栅极电极91可以包含导电性多晶硅。
第一层间绝缘膜23在第一器件面27上一并覆盖多个平面栅极结构95。栅极端子电极24形成在第一层间绝缘膜23之上。栅极端子电极24贯通第一层间绝缘膜23而与栅极电极91电连接。发射极端子电极25与栅极端子电极24隔开间隔地形成在第一层间绝缘膜23之上。发射极端子电极25贯通第一层间绝缘膜23而与发射极区85及接触区86电连接。
栅极端子电极24以及发射极端子电极25分别包含从第一器件面27侧依次层叠的势垒电极93以及主电极94。势垒电极93可以具有包含钛膜或氮化钛膜的单层结构。势垒电极93可以具有以任意顺序包含钛膜和氮化钛膜的层叠结构。主电极94可以包含纯Cu层(纯度为99％以上的Cu层)、纯Al层(纯度为99％以上的Al层)、AlSi合金层、AlCu合金层以及AlSiCu合金层中的至少一种。
集电极端子电极26覆盖第一非器件面28，与集电极区82电连接。集电极端子电极26在与集电极区82之间形成欧姆接触。集电极端子电极26可以包含Ti层、Ni层、Pd层、Au层以及Ag层中的至少一种。
在上述的各实施方式中，也可以采用具有图16所示的特征的第二器件31。图16是表示一实施例的第二器件31的剖视图。
参照图16，第二器件31包含：第二半导体芯片32、n型二极管区101、p型保护区102、第二层间绝缘膜33、阳极端子电极34以及阴极端子电极35。
第二半导体芯片32由通过六方晶SiC形成的SiC芯片103构成。SiC芯片103由2H(Hexagonal)-SiC、4H-SiC或6H-SiC构成。SiC芯片103优选由4H-SiC构成。也可以是，第二器件面37面向SiC的硅面((0001)面)，第二非器件面38面向SiC的碳面((000-1)面)。
第二器件面37和第二非器件面38可以具有相对于SiC的c面向规定的偏离方向倾斜的规定偏离角。偏离方向优选为a轴方向([11-20]方向)。偏离角可以为0°以上且10°以下。偏离角优选超过0°且4.5°以下。
具体而言，SiC芯片103(第二半导体芯片32)具有包含n+型的SiC基板104和n型的SiC外延层105的层叠结构。SiC外延层105的n型杂质浓度小于SiC基板104的n型杂质浓度。SiC外延层105的厚度小于SiC基板104的厚度。SiC基板104的厚度可以为40μm以上且250μm以下。SiC外延层105的厚度可以为1μm以上且50μm以下。
二极管区101形成于第二器件面37的表层部。二极管区101形成于第二器件面37的中央部。二极管区101的平面形状是任意的。在本方式中，二极管区101利用SiC外延层105的一部分而形成。
二极管区101的n型杂质浓度与SiC外延层105的n型杂质浓度相等。二极管区101的n型杂质浓度可以超过SiC外延层105的n型杂质浓度。该情况下，二极管区101通过对SiC外延层105的表层部导入n型杂质而形成。
保护区102形成于第二器件面37的表层部以划分二极管区101。保护区102形成为在俯视图中沿着二极管区101延伸的带状。具体而言，保护区102形成为在俯视图中包围二极管区101的环状(具体而言，无端状)。由此，保护区102形成为保护环区域。二极管区101的平面形状通过保护区102的平面形状调节。保护区102可以在俯视图中形成为多边环状或圆环状。
第二层间绝缘膜33形成在第二器件面37之上。第二层间绝缘膜33具有使二极管区101露出的接触开口106。接触开口106也使保护区102的内周缘露出。接触开口106的平面形状是任意的。
阳极端子电极34从第二层间绝缘膜33之上进入到接触开口106内。阳极端子电极34在接触开口106内与二极管区101以及保护区102连接。阳极端子电极34在与二极管区101之间形成肖特基结。由此，形成具有阳极端子电极34作为阳极、具有SiC芯片103(第二半导体芯片32)作为阴极的SiC-SBD。
具体而言，阳极端子电极34具有层叠结构，所述层叠结构包含从第二器件面37侧依次层叠的势垒电极107及主电极108。势垒电极107在与二极管区101之间形成肖特基结。势垒电极107可以包含Ti层、Pd层、Cr层、V层、Mo层、W层、Pt层以及Ni层中的至少一种。主电极108可以包含纯Cu层(纯度为99％以上的Cu层)、纯Al层(纯度为99％以上的Al层)、AlSi合金层、AlCu合金层以及AlSiCu合金层中的至少一种。
阴极端子电极35覆盖第二非器件面38，与SiC基板104电连接。阴极端子电极35在与SiC基板104之间形成欧姆接触。阴极端子电极35可以包含Ti层、Ni层、Pd层、Au层以及Ag层中的至少一种。
以下，表示从本说明书以及附图提取的特征的例子。以下的[A1]～[A12]提供一种半导体模块，其包含IGBT和回流二极管，能够提高反向浪涌耐受能力。
[A1]一种半导体模块，包含：
第一器件，其具有IGBT；以及
第二器件，其具有与所述IGBT反向并联连接的回流二极管，该回流二极管具有小于所述IGBT的反向耐电压的正向阈值电压以及超过所述IGBT的反向耐电压的正向击穿电压。
[A2]根据A1所述的半导体模块，其中，在所述回流二极管的正向电压达到正向击穿电压之前，在所述IGBT中流过反向电流。
[A3]根据A1或A2所述的半导体模块，其中，当所述回流二极管的正向电压为所述IGBT的反向耐电压以上时，在所述IGBT中流过反向电流。
[A4]根据A1～A3中任一项所述的半导体模块，其中，流过所述IGBT的反向电流为流过所述回流二极管的正向电流以下。
[A5]根据A1～A4中任一项所述的半导体模块，其中，所述回流二极管的正向击穿电压为所述IGBT的反向耐电压的2倍以下。
[A6]根据A1～A5中任一项所述的半导体模块，其中，与所述IGBT和所述回流二极管的组合结构相关的尖峰浪涌正向电流超过所述回流二极管单体的尖峰浪涌正向电流的值。
[A7]根据A1～A6中任一项所述的半导体模块，其中，所述回流二极管由肖特基势垒二极管构成。
[A8]根据A1～A7中任一项所述的半导体模块，其中，所述IGBT具有纵向结构，所述回流二极管具有纵向结构。
[A9]根据A1～A8中任一项所述的半导体模块，其中，所述IGBT由沟槽栅极型构成。
[A10]根据A1～A9中任一项所述的半导体模块，其中，所述第一器件具有形成有所述IGBT的第一半导体芯片，所述第二器件具有形成有所述回流二极管的第二半导体芯片，该第二半导体芯片包含与所述第一器件不同的半导体。
[A11]根据A10所述的半导体模块，其中，所述第一半导体芯片包含Si，所述第二半导体芯片包含宽带隙半导体。
[A12]根据A10或A11所述的半导体模块，其中，所述第二半导体芯片包含SiC或GaN。
本申请对应于在2019年12月25日向日本专利局提交的特愿2019-235147号，该申请的全部公开通过引用而并入于此。虽然对本发明的实施方式进行了详细说明，但这些仅是为了明确本发明的技术内容而使用的具体例，本发明不应被解释为限定于这些具体例，本发明的范围由所附的权利要求书所限定。
符号说明
1 半导体模块
2 封装主体
21 第一器件
23 第一半导体芯片
31 第二器件
32 第二半导体芯片
51 半导体模块
52 封装主体
IEC 反向电流
IF 正向电流
IFSM 尖峰浪涌正向电流
VF 正向电压
VFB 正向击穿电压
VRB 反向耐电压
Vth 正向阈值电压。

Claims (12)

1.一种半导体模块，其特征在于，包含：
第一器件，其具有IGBT；以及
第二器件，其具有与所述IGBT反向并联连接的回流二极管，该回流二极管具有小于所述IGBT的反向耐电压的正向阈值电压以及超过所述IGBT的反向耐电压的正向击穿电压。
2.根据权利要求1所述的半导体模块，其特征在于，
在所述回流二极管的正向电压达到正向击穿电压之前，在所述IGBT中流过反向电流。
3.根据权利要求1或2所述的半导体模块，其特征在于，
当所述回流二极管的正向电压为所述IGBT的反向耐电压以上时，在所述IGBT中流过反向电流。
4.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
流过所述IGBT的反向电流为流过所述回流二极管的正向电流以下。
5.根据权利要求1～4中任一项所述的半导体模块，其特征在于，
所述回流二极管的正向击穿电压为所述IGBT的反向耐电压的2倍以下。
6.根据权利要求1～5中任一项所述的半导体模块，其特征在于，
与所述IGBT和所述回流二极管的组合结构相关的尖峰浪涌正向电流超过所述回流二极管单体的尖峰浪涌正向电流的值。
7.根据权利要求1～6中任一项所述的半导体模块，其特征在于，
所述回流二极管由肖特基势垒二极管构成。
8.根据权利要求1～7中任一项所述的半导体模块，其特征在于，
所述IGBT具有纵向结构，
所述回流二极管具有纵向结构。
9.根据权利要求1～8中任一项所述的半导体模块，其特征在于，
所述IGBT由沟槽栅极型构成。
10.根据权利要求1～9中任一项所述的半导体模块，其特征在于，
所述第一器件具有形成有所述IGBT的第一半导体芯片，
所述第二器件具有形成有所述回流二极管的第二半导体芯片，该第二半导体芯片包含与所述第一器件不同的半导体。
11.根据权利要求10所述的半导体模块，其特征在于，
所述第一半导体芯片包含Si，
所述第二半导体芯片包含宽带隙半导体。
12.根据权利要求10或11所述的半导体模块，其特征在于，
所述第二半导体芯片包含SiC或GaN。
CN202080090367.0A 2019-12-25 2020-12-04 半导体模块 Pending CN114868246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-235147 2019-12-25
JP2019235147 2019-12-25
PCT/JP2020/045226 WO2021131611A1 (ja) 2019-12-25 2020-12-04 半導体モジュール

Publications (1)

Publication Number Publication Date
CN114868246A true CN114868246A (zh) 2022-08-05

Family

ID=76573966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080090367.0A Pending CN114868246A (zh) 2019-12-25 2020-12-04 半导体模块

Country Status (5)

Country Link
US (1) US20220375903A1 (zh)
JP (1) JPWO2021131611A1 (zh)
CN (1) CN114868246A (zh)
DE (1) DE112020006282T5 (zh)
WO (1) WO2021131611A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112723A1 (ja) * 2021-12-14 2023-06-22 ローム株式会社 半導体装置、および半導体装置の実装体
WO2023243343A1 (ja) * 2022-06-15 2023-12-21 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5092312B2 (ja) * 2006-08-10 2012-12-05 株式会社デンソー ダイオード
AU2010342148B2 (en) 2010-01-18 2013-05-16 Mitsubishi Electric Corporation Power semiconductor module, power conversion device, and rail car
JP6641782B2 (ja) * 2015-08-20 2020-02-05 富士電機株式会社 電力変換装置

Also Published As

Publication number Publication date
WO2021131611A1 (ja) 2021-07-01
DE112020006282T5 (de) 2022-10-20
US20220375903A1 (en) 2022-11-24
JPWO2021131611A1 (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US10896896B2 (en) Semiconductor device comprising PN junction diode and schottky barrier diode
US7838907B2 (en) Semiconductor device and power conversion device using the same
US9899328B2 (en) Power semiconductor module
US11605613B2 (en) Semiconductor device
US20160056132A1 (en) Low-Inductance Circuit Arrangement Comprising Load Current Collecting Conductor Track
US11810971B2 (en) Integrated design for III-Nitride devices
WO2021131611A1 (ja) 半導体モジュール
US20220181447A1 (en) SiC SEMICONDUCTOR DEVICE
US11705438B2 (en) Semiconductor device
CN109391130B (zh) 具有半桥电路和电压钳位元件的电子电路
US11631668B2 (en) Current concentration-suppressed electronic circuit, and semiconductor module and semiconductor apparatus containing the same
US20230352376A1 (en) Semiconductor device
US20230092229A1 (en) Semiconductor device
WO2023189052A1 (ja) 半導体モジュール
US20240079453A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20240079491A1 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11398418B2 (en) Semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination