CN114864522A - 封装组件 - Google Patents
封装组件 Download PDFInfo
- Publication number
- CN114864522A CN114864522A CN202110075777.4A CN202110075777A CN114864522A CN 114864522 A CN114864522 A CN 114864522A CN 202110075777 A CN202110075777 A CN 202110075777A CN 114864522 A CN114864522 A CN 114864522A
- Authority
- CN
- China
- Prior art keywords
- chip
- region
- hole
- area
- package assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种封装组件，包括：第一芯片；第二芯片，与第一芯片电性连接并且所占面积与第一芯片所占面积不同；第一通孔，位于第一区中，第一区包括电性连接第一芯片和第二芯片的线路所在的区域；第二通孔，位于第二区中，第二区位于第二芯片的边缘；第三通孔，位于第二芯片下方的第三区中；第四通孔，位于第四区中，第四区包括第一芯片周围除第一区之外的区域。上述技术方案，能够能够降低成本，提升良率，并减小结构厚度。
Description
技术领域
本发明涉及半导体技术领域，更具体的，涉及一种封装组件。
背景技术
由于产品的应用功能越来越复杂，单一芯片已经不再能满足单一封装组件(package)的需求，所以必须整合多个不同芯片于单一封装组件中。现行使用硅(Silicon)转接件(interposer)来整合多功能的芯片，但其相对应的生产成本非常高，而且无法再下降其整体封装组件厚度。
由于目前2.5D基板的制程成本非常高，不容易大量被使用，而且封装组件厚度也无法再往下降低，致使异质整合的技术并无法被大量使用至所有的产品。且异质整合基板目前因为单位尺寸(unit size)越来越大，使得制程良率随着层数越来越多而越来越低。更具体的，高阶产品的封装组件尺寸目前大都大于45mm×45mm，结构层数大于12层板，目前的良率值在60％-70％的范围内，随着层数增加其良率逐渐下降，目前高阶使用的20层板，良率则在0-10％的范围内，这造成产品成本极高。
因此需要对单位尺寸、封装组件厚度做出改善，以符合产品轻薄短小的需求。
发明内容
针对相关技术中的上述问题，本发明提出一种封装组件，能够降低成本，提升良率，同时减小结构厚度。
根据本发明的实施例，提供了一种封装组件，包括：第一芯片；第二芯片，与第一芯片电性连接并且所占面积与第一芯片所占面积不同；第一通孔，位于第一区中，第一区包括电性连接第一芯片和第二芯片的线路所在的区域；第二通孔，位于第二区中，第二区位于第二芯片的边缘；第三通孔，位于第二芯片下方的第三区中；第四通孔，位于第四区中，第四区包括第一芯片周围除第一区之外的区域。
根据本发明的实施例，第一通孔的孔径与第二通孔的孔径及第三通孔的孔径不同。
根据本发明的实施例，第一通孔的孔径与第四通孔的孔径不同。
根据本发明的实施例，第一通孔的孔径在10μm至20μm的范围内。
根据本发明的实施例，第二通孔的孔径在50μm至70μm的范围内。
根据本发明的实施例，第三通孔的孔径在50μm至70μm的范围内。
根据本发明的实施例，第四通孔的孔径为1mm。
根据本发明的实施例，第二芯片为ASIC(专用集成电路)芯片。
根据本发明的实施例，第三区包括由用于串接ASIC芯片的多个连接件限定的区域，并且，多个连接件限定的区域的尺寸为95μm×95μm。
根据本发明的实施例，一个第三通孔位于多个连接件限定的区域内，一个第三通孔包括孔和连接在孔的顶部的接合部，孔的孔径为60μm，接合部的宽度为30μm。
根据本发明的实施例，第一芯片为HBM(高带宽存储器)芯片。
根据本发明的实施例，第一芯片的数量为两个，两个第一芯片位于第二芯片的相同一侧。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A是根据本发明实施例的封装组件的示意俯视图；
图1B是根据本发明实施例的封装组件的截面图；
图2是根据本发明实施例的第三区的放大视图。
图3是根据本发明另一实施例的封装组件的截面图。
具体实施方式
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
图1A是根据本发明实施例的封装组件的示意俯视图。图1B是根据本发明实施例的封装组件的截面图。结合图1A和图1B所示，本发明提供的封装组件包括第一芯片21和第二芯片22。第二芯片22与第一芯片21电性连接，第二芯片22与第一芯片21所占面积不同。在示出的实施例中，第二芯片22所占面积大于第一芯片21所占面积。在一些实施例中，第二芯片22可以是ASIC(专用集成电路)芯片。在一些实施例中，第一芯片21可以是HBM(高带宽存储器)芯片。在示出的实施例中，第一芯片21位于第二芯片22的相同一侧。但是，在其他实施例中，第一芯片21和第二芯片22可以采用其他布局，本发明不限于此。在以下说明中，将以第一芯片21为HBM芯片21，第二芯片22为ASIC芯片来解释本发明，并且第一芯片21可以称为HBM芯片21，第二芯片22可以称为ASIC芯片22，但是本发明不限于此。
本发明利用芯片摆设位置及其属性，至少对通孔布局进行重新设计。如图1A所示，划分了第四个区：第一区11，包括电性连接HBM芯片21和ASIC芯片22的线路所在的区域，该区域中的线路可以是密度高且极细的线路；第二区12位于ASIC芯片22的边缘，可以是ASIC讯号的导通位置；第三区13，位于ASIC芯片22下方，在一些实施例中，该区域可以是电源和地(power and ground)所在的区域；第四区13，包括第一芯片21周围除第一区11之外的区域，该区域可以是线路很少或不存在线路分布的空旷区域。
并且，在上述四个区11、12、13、14中分别设置通孔。在第一区11中设置第一通孔。在第二区12中设置第二通孔。在第三区13中设置第三通孔。在第四区14中设置第四通孔。根据上述四个区11、12、13、14的划分以及各个区的布局特点，四个区11、12、13、14中的第一通孔、第二通孔、第三通孔和第四通孔尺寸可以不同。在一些实施例中，第一区11中的第一通孔的孔径与第二区12中的第二通孔的孔径以及第三区13中的第三通孔的孔径不同。在一些实施例中，第一区11中的第一通孔的孔径与第四区14中的第四通孔的孔径不同。
具体的，因为第一区11是密度高且极细的线路的分布区域，用以电性连接ASIC芯片22和HBM芯片21两种不同功能的芯片，所以此第一区11无法让混合扇出连接通孔(hybridfanout connect via)使用，因此第一区11往下的讯号串联，第一通孔只能采用传统技术的通孔，这种传统技术的通孔的孔径在10μm至20μm的范围内。即，第一通孔的孔径在10μm至20μm的范围内。
第二区12为ASIC芯片22的讯号导通位置，并且全部分布在ASIC芯片22的边缘，此第二区12没有第一区11中的线路密集，因此可以在稍微空旷的位置，例如利用雷钻技术挖掘位于第二区12中的第二通孔。第二通孔的孔径在50μm至70μm的范围内。
第三区13位于ASIC芯片22下方，此第三区13中没有线路分布，而是全部为电源和地，因此可以利用此第三区13进行连接通孔(第三通孔)的布置。此第三区13中的第三通孔可以在50μm至70μm的范围内。由于此第三区13位于ASIC芯片22下方，所以第三通孔还可以令此区域的散热功能更加强大，避免过热问题。
第四区13为ASIC芯片22和HBM芯片21所在区域外的空旷区，所以此第四区13中的第四通孔可以利用机械钻孔技术来形成。因此，第四通孔的孔径可以约为1mm。因此，第四通孔既可以用于讯号导通用，并用于将热能向上或向下传导以扮演散热功能，同时第四通孔也可以用于屏蔽(shielding)的功能。
在一些实施例中，第一区11使用感光型材料来布局小尺寸的第一通孔，第二区12及第三区13分别使用雷钻技术来布局第二通孔和第三通孔，第四区13则是使用机械钻孔技术来布局第四通孔。
图2是根据本发明实施例的第三区13的放大视图。如图2所示，位于ASIC芯片22下方的第三区13多是以多个连接件(例如，8个UBM)131来连接ASIC芯片22，这样，在多个连接件131中间的区域中会存在一个95μm×95μm的空间。该空间的大小刚好可以容纳雷钻形成的60μm孔并预留30μm的接合部(land)，可以确保后续稳定性不会有问题。因此，该空间可以用于形成第三区13中的第三通孔133，在该实施例中，每个第三通孔133可以包括孔和连接在孔的顶部的接合部，孔的孔径为60μm，接合部的宽度为30μm。由于第三区13下方全为电源和地，所以从电效应考量，通孔越大会得到越大的效应，所以此第三区13并没有使用重分布层(RDL)通孔串联。为了使整体散热及电效应可以得到最大效能，将连接件(例如，UBM)131下一层的RDL定义为电及热能的重新分配层，RDL与通孔串联。
图3是根据本发明另一实施例的封装组件的截面图。相比于图1B所示实施例，在图1B中从封装组件的上表面开始形成第四区13中的第四通孔142，也可以从封装组件的下表面开始形成第四区13中的第四通孔142，如图3所示。
本发明的上述技术方案，利用芯片摆设位置及其属性对通孔布局进行重新设计，可以降低成本，提升良率，同时可以将结构厚度最少减少40％。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
Claims (10)
1.一种封装组件，其特征在于，包括：
第一芯片；
第二芯片，与所述第一芯片电性连接并且所占面积与所述第一芯片所占面积不同；
第一通孔，位于第一区中，所述第一区包括电性连接所述第一芯片和所述第二芯片的线路所在的区域；
第二通孔，位于第二区中，第二区位于所述第二芯片的边缘；
第三通孔，位于所述第二芯片下方的第三区中；
第四通孔，位于第四区中，所述第四区包括所述第一芯片周围除所述第一区之外的区域。
2.根据权利要求1所述的封装组件，其特征在于，所述第一通孔的孔径与所述第二通孔的孔径及所述第三通孔的孔径不同。
3.根据权利要求1所述的封装组件，其特征在于，所述第一通孔的孔径与所述第四通孔的孔径不同。
4.根据权利要求1所述的封装组件，其特征在于，所述第一通孔的孔径在10μm至20μm的范围内。
5.根据权利要求1所述的封装组件，其特征在于，所述第二通孔的孔径在50μm至70μm的范围内。
6.根据权利要求1所述的封装组件，其特征在于，所述第三通孔的孔径在50μm至70μm的范围内。
7.根据权利要求1所述的封装组件，其特征在于，所述第四通孔的孔径为1mm。
8.根据权利要求1所述的封装组件，其特征在于，所述第二芯片为ASIC(专用集成电路)芯片。
9.根据权利要求4所述的封装组件，其特征在于，所述第三区包括由用于串接所述ASIC芯片的多个连接件限定的区域，并且，所述多个连接件限定的所述区域的尺寸为95μm×95μm。
10.根据权利要求9所述的封装组件，其特征在于，一个第三通孔位于所述多个连接件限定的所述区域内，一个所述第三通孔包括孔和连接在所述孔的顶部的接合部，所述孔的孔径为60μm，所述接合部的宽度为30μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110075777.4A CN114864522A (zh) | 2021-01-20 | 2021-01-20 | 封装组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110075777.4A CN114864522A (zh) | 2021-01-20 | 2021-01-20 | 封装组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864522A true CN114864522A (zh) | 2022-08-05 |
Family
ID=82623506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110075777.4A Pending CN114864522A (zh) | 2021-01-20 | 2021-01-20 | 封装组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864522A (zh) |
-
2021
- 2021-01-20 CN CN202110075777.4A patent/CN114864522A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347552B2 (en) | Semiconductor device | |
| US6376917B1 (en) | Semiconductor device | |
| JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
| US8018035B2 (en) | Semiconductor device and semiconductor integrated circuit | |
| US11107770B1 (en) | Integrated electrical/optical interface with two-tiered packaging | |
| US10672730B2 (en) | Semiconductor package having reduced internal power pad pitch | |
| US20120106094A1 (en) | Low-noise flip-chip packages and flip chips thereof | |
| KR20130007049A (ko) | 쓰루 실리콘 비아를 이용한 패키지 온 패키지 | |
| CN103258807A (zh) | 线路基板、半导体封装结构及线路基板制作工艺 | |
| US20160093593A1 (en) | Chip package and method for forming the same | |
| EP1361612B1 (en) | Organic substrate for flip chip bonding | |
| JP4068616B2 (ja) | 半導体装置 | |
| JP6159820B2 (ja) | 半導体装置および情報処理装置 | |
| US20160056130A1 (en) | Semiconductor integrated circuit including power tsvs | |
| JPH1065044A (ja) | スタガ配列されたボンド・パッドを有する半導体ダイ | |
| US7683483B2 (en) | Electronic device with connection bumps | |
| CN114188311A (zh) | 半导体结构 | |
| CN114864522A (zh) | 封装组件 | |
| US8895436B2 (en) | Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone | |
| US11854987B2 (en) | Semiconductor packages with interconnection features in a seal region and methods for forming the same | |
| US20150137324A1 (en) | Startup circuit and method for ac-dc converters | |
| US20240038721A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
| US20240234254A9 (en) | Integrated circuit device and semiconductor package including the same | |
| US20240136255A1 (en) | Integrated circuit device and semiconductor package including the same | |
| US20240203944A1 (en) | Three-dimensional semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |