CN114864500A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN114864500A
CN114864500A CN202210275753.8A CN202210275753A CN114864500A CN 114864500 A CN114864500 A CN 114864500A CN 202210275753 A CN202210275753 A CN 202210275753A CN 114864500 A CN114864500 A CN 114864500A
Authority
CN
China
Prior art keywords
layer
sealing layer
gate
silicon
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210275753.8A
Other languages
English (en)
Inventor
潘昇良
陈泳字
李中傑
徐永昌
洪嘉阳
王柏荃
陈冠亘
林焕哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/358,606 external-priority patent/US12125898B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114864500A publication Critical patent/CN114864500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体元件及其制造方法，制造方法包含形成栅极结构于半导体基板上；沉积含碳密封层于栅极结构之上；沉积含氮密封层于含碳密封层之上；引入含氧前驱物于含氮密封层上；加热基板使含氧前驱物解离成氧自由基，以将氧自由基掺杂至含氮密封层中；于加热基板后，蚀刻含氮密封层及含碳密封层，使得含氮密封层及含碳密封层的剩余物留在栅极结构的侧壁上作为栅极间隙壁。

Description

半导体元件及其制造方法
技术领域
本揭露的实施方式是关于一种半导体元件及其制造方法。
背景技术
半导体集成电路(integrated circuit，IC)产业已经历了快速成长。IC材料及设计的技术进步产生了数个世代的IC。每一世代具有比前一世代更小且更复杂的电路。
在IC演进过程中，功能密度(即，每一晶片面积之内互连装置的数目)通常有所增大，而几何尺寸(即，可使用制造技术产生的最小组件(或线路))则有所减小。这种规模减缩的过程通常通过提高生产效率及降低相关成本来提供益处。
然而，这些进步增加了集成电路处理及制造的复杂性。由于特征尺寸继续减小，制造制程继续变得更加难以执行。因此，以越来越小的尺寸形成可靠的半导体元件是一个挑战。
发明内容
在一些实施方式中，一种半导体元件的制造方法包含形成栅极结构于半导体基板上；沉积含碳密封层于栅极结构之上；沉积含氮密封层于含碳密封层之上；引入含氧前驱物于含氮密封层上；加热半导体基板，以使含氧前驱物解离成氧自由基，借以将氧自由基掺杂至含氮密封层中；于加热半导体基板后，蚀刻含氮密封层及含碳密封层，使得含氮密封层及含碳密封层的剩余物留在栅极结构的一侧壁上作为栅极间隙壁。
在一些实施方式中，一种半导体元件的制造方法包含形成半导体鳍片自基板向上延伸；形成浅沟渠隔离结构侧向围绕半导体鳍片的下部分；形成栅极堆叠于半导体鳍片的上部分上；沉积碳氧化硅层于栅极堆叠之上；沉积氮化硅层于碳氧化硅层之上；使用臭氧作为前驱物，对氮化硅层进行非电浆处理，以对碳氧化硅层掺杂氧；于进行非电浆处理后，蚀刻氮化硅层及碳氧化硅层，使得氮化硅层及碳氧化硅层的剩余物留在栅极堆叠的一侧壁上作为栅极间隙壁。
在一些实施方式中，一种半导体元件包含半导体基板、栅极结构、氮氧碳化硅间隙壁、碳氧化硅间隙壁、氮化硅间隙壁、及源极/漏极结构。栅极结构位于半导体基板上。氮氧碳化硅间隙壁位于栅极结构的一侧壁上。碳氧化硅间隙壁位于氮氧碳化硅间隙壁的一侧壁上。氮化硅间隙壁位于碳氧化硅间隙壁的一侧壁上，其中氮化硅间隙壁具有氧掺质，氧掺质自氮化硅间隙壁的外表面朝碳氧化硅间隙壁延伸，且在到达碳氧化硅间隙壁前终止。源极/漏极结构位于半导体基板上，且邻接栅极结构。
附图说明
下列详细的描述配合附图阅读可使本揭露的态样获得最佳的理解。需注意的是，依照业界的标准实务，许多特征并未按比例绘示。事实上，可任意增加或减少各特征的尺寸，以使讨论清楚。
图1A是绘示例示鳍式场校晶体管(FinFET)元件的透视图；
图1B是绘示互补式金属氧化物半导体配置中的FinFET晶体管的示意剖面侧视图；
图2是绘示依照本揭露的一些实施方式的形成半导体元件的方法的流程图；
图3至图15是绘示依照本揭露的一些实施方式的形成半导体元件的方法的多个阶段；
图16与图17是绘示依照本揭露的一些实施方式的形成半导体元件的方法的多个阶段；
图18是绘示依照本揭露的一些实施方式的氧化系统的示意图；
图19A、图19B、图20A、及图20B是绘示对氮化硅层与碳氧化硅层进行的非电浆氧化制程的示意图。
【符号说明】
10:氧化系统
12:腔室
14:加热器
16:喷头
18:电极板
50:鳍式场效晶体管元件
60:栅极
60A:栅极电极部分
60B:栅极介电质部分、栅极介电质
70:源极
80:漏极
90:P型鳍式场效晶体管
91:N型鳍式场效晶体管
95:鳍片
96:鳍片
100:半导体元件
105:基板
110:半导体鳍片
110c:通道部分
110s:源极/漏极部分
114:碳氧化硅层
114’:掺杂层
116:氮化硅层
116’:掺杂层
120:隔离介电质
130:栅极堆叠、虚设栅极堆叠
131:侧壁
132:栅极介电质
134:虚设电极、虚设栅极电极
136:介电覆盖物
138:栅极罩幕
140:多层密封结构
142:第一密封层、第一介电层
144:第二密封层、超低k密封层、密封层
146:第三密封层、第三介电层
146’:氧化第三密封层
150:光阻层、图案化光阻层
160:栅极间隙壁
170:磊晶结构
180:层间介电层
190:取代栅极结构、栅极结构
192:栅极介电层
194:金属栅极电极
196:接触插塞
200:半导体元件
205:基板
210:半导体鳍片
210c:通道部分
210s:源极/漏极部分
220:隔离介电质
230:栅极堆叠
232:栅极介电质
234:虚设电极
236:介电覆盖物
238:栅极罩幕
240:多层密封结构
242:密封层
244:密封层
246:密封层
246’:氧化第三密封层
260:栅极间隙壁
270:磊晶结构
280:层间介电层
290:栅极结构
292:栅极介电层
294:金属栅极电极
296:接触插塞
LG:长度/宽度
M:方法
O1:开口
O2:栅极沟渠
P1:选择性氧化制程、氧化制程
P2:蚀刻制程
P3:清洁制程
R:凹槽
S101:方块
S102:方块
S103:方块
S104:方块
S105:方块
S106:方块
S107:方块
S108:方块
S109:方块
S110:方块
S111:方块
S112:方块
S113:方块
S114:方块
tox:厚度
W1:基板
W2:基板
Wfin:鳍片宽度
具体实施方式
以下揭露提供许多不同实施方式或例子，以实施所提供的标的的不同特征。以下描述组件及排列的特定例子以简化本揭露。这些当然仅为例子，而非作为限制。举例而言，在描述中，形成第一特征于第二特征之上的制程可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征形成于第一特征与第二特征之间，而使得第一特征和第二特征可非直接接触的实施方式。除此之外，本揭露可在多个例子中重复参考符号及/或字母。此重复为简明与清楚的目的，并非在本质上规定所讨论的多个实施方式及/或配置之间的关系。
此外，可在此使用空间关系的用语，例如“下方(beneath)”、“在…之下(below)”、“低于(lower)”、“在…之上(above)”、“高于(upper)”、以及相似用语，以简明描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系的叙述。这些空间关系的用语，除了在图中所描绘的方向外，意欲包含元件在使用上或操作时的不同方向。设备可以其他方式定向(旋转90度或其他方向)，而本文使用的空间关系描述词也可依此解读。
如在此所使用，“大约”、“约”、“大致”、或“实质”应通常指给定值或范围的20％内、或10％内、或5％内。在此给定的数量为近似值，意谓着术语“大约”、“约”、“大致”、或“实质”在且未明确陈述情况下可予以推断。
除非另有定义，否则在此使用的所有术语(包含技术及科学术语)具有与本揭露所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，例如在常用词典中定义的术语应解释为具有与其在相关技术及本揭露的内容中的含义一致的含义，且除非在此明确这样定义，否则将不以理想化或过于正式的意义来解释。
本揭露的实施方式涉及但不限于鳍式场效晶体管(fin-like field-effecttransistor，FinFET)元件。举例而言，鳍式场效晶体管元件可为互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)元件，包含P型金属氧化物半导体(P-type metal-oxide-semiconductor，PMOS)鳍式场效晶体管元件与N型金属氧化物半导体(N-type metal-oxide-semiconductor，NMOS)鳍式场效晶体管元件。以下揭露将继续使用一或多个鳍式场效晶体管的例子来说明本揭露的多个实施方式。然而，应理解的是，除非特别声明，否则此应用不应限于特定类型的元件。
可通过任何适合的方法来图案化鳍片。举例而言，可使用一道或多道微影术制程，包含双重图案化或多重图案化制程，来图案化鳍片。双重图案化或多重图案化制程结合了微影术与自对准制程，可产生比其他利用单一直写微影制程可得到的图案例如更小间距的图案。举例而言，在一实施方式中，形成牺牲层于基材之上，并利用微影制程予以图案化。利用自我对准制程在图案化的牺牲层旁形成间隙壁。接着，移除牺牲层，然后可利用剩余的间隙壁来图案化鳍片。
为了抵抗对于栅极结构的蚀刻制程，在栅极结构上方形成多层密封结构。多层密封结构可具有上密封层及下方的超低k密封层。在一些实施方式中，可使用O2电浆制程进一步氧化上密封层，以防止上密封层受到后续微影制程的毒害效应，此微影制程可能导致NH3从上密封层排出。然而，通过使用O2电浆制程来氧化上密封层亦可能氧化下方的密封层，因为电浆制程中的O2电浆可穿透上密封层并进一步穿透下方的密封层。随后，后续湿式清洁制程，例如使用氢氟酸(HF)的湿式蚀刻制程，可能损坏氧化的下方的超低k密封层。
因此，本揭露在多个实施方式中提供了一种非电浆处理，例如臭氧加热法，以形成氧化密封层于超低k密封层之上。一个优点是，含氧环境产生的氧自由基可选择性地氧化上密封层而非下方的超低k密封层，从而防止在后续制程期间损坏下方的超低k密封层，这进而可改善半导体元件的电阻电容(resistive-capacitive，RC)时间延迟。
图1A是绘示例示鳍式场效晶体管(FinFET)元件的透视图。鳍式场效晶体管元件在半导体工业中的应用越来越广泛。请参照图1A，其是绘示例示鳍式场效晶体管元件50的透视图。鳍式场效晶体管元件50是构建在基板(例如块体基板)之上的非平面多栅极晶体管。薄的含硅“鳍式”结构(以下称为“鳍片”)形成了鳍式场效晶体管元件50的主体。鳍片沿图1A所示的X方向延伸。鳍片具有沿与X方向正交的Y方向量测的鳍片宽度Wfin。鳍式场效晶体管元件50的栅极60环绕包围这个鳍片，例如围绕鳍片的上表面与相对侧壁表面。因此，栅极60的一部分位于Z方向上的鳍片之上，Z方向与X方向及Y方向二者正交。
长度/宽度LG表示在X方向上量测的栅极60的长度(或宽度，取决于透视图)。栅极60可包含栅极电极部分60A及栅极介电质部分60B。栅极介电质60B具有在Y方向上量测的厚度tox。栅极60的一部分位于介电隔离结构，例如浅沟渠隔离(shallow trench isolation，STI)之上。鳍式场效晶体管元件50的源极70与漏极80形成于栅极60的相对侧上的鳍片的延伸部分中。由栅极60环绕包围的鳍片的一部分作为鳍式场效晶体管元件50的通道。鳍式场效晶体管元件50的有效通道长度由鳍片的尺寸决定。
图1B是绘示互补式金属氧化物半导体(CMOS)配置中的鳍式场效晶体管的示意性剖面侧视图。互补式金属氧化物半导体鳍式场效晶体管包含基板，例如硅基板。在基板中N型井(N-type well)及P型井(P-type well)形成。在N型井及P型井之上形成介电隔离结构，例如浅沟渠隔离(shallow trench isolation，STI)。在N型井之上形成P型鳍式场效晶体管90，并在P型井之上形成N型鳍式场效晶体管91。P型鳍式场效晶体管90包含向上突出于浅沟渠隔离的鳍片95，N型鳍式场效晶体管91包含向上突出于浅沟渠隔离的鳍片96。鳍片95包含P型鳍式场效晶体管90的通道区，鳍片96包含N型鳍式场效晶体管91的通道区。在一些实施方式中，鳍片95由硅锗所组成，鳍片96由硅所组成。栅极介电质形成于鳍片95与鳍片96之上及浅沟渠隔离之上，栅极电极形成于栅极介电质上方。在一些实施方式中，栅极介电质包含高k介电材料，栅极电极包含金属栅电极，例如铝及/或其他难熔金属。在一些其他实施方式中，栅极介电质可包括SiON，栅极电极可包含多晶硅。栅极接触形成于栅极电极上，以提供电性连接至栅极。
现在请参照图2，其是绘示依照一些实施方式的制造半导体元件的例示方法M的流程图。方法M包含整个制造制程的相关部分。应理解的是，可在图2所示的操作之前、期间、及之后提供额外操作，且对于此方法的额外实施方式，可替换或消除以下描述的一些操作。可互换操作/制程的顺序。方法M包含半导体元件的制造。然而，半导体元件的制造仅为描述依照本揭露的一些实施方式的制造制程的例子。
图3至图15是绘示依照本揭露的一些实施方式的形成半导体元件100的方法M的多个阶段。方法M自方块S101处开始。请参照图3，在方块S101的一些实施方式中，半导体鳍片110形成于基板105上且突出于基板105。在一些实施方式中，基板105包含硅。替代地，基板105可包含锗、硅锗、砷化镓或其他适合的半导体材料。亦可替代地，基板105可包含磊晶层。举例而言，基板105可具有覆盖块体半导体的磊晶层。此外，可对基板105施加应变以增强效能。举例而言，磊晶层可包含不同于块体半导体的半导体材料，例如覆盖块体硅的硅锗层或覆盖块体硅锗的硅层。这种经施加应变的基板可通过选择性磊晶成长(selectiveepitaxial growth，SEG)形成。此外，基板105可包含绝缘体上半导体(semiconductor-on-insulator，SOI)结构。亦可替代地，基板105可包含介电埋层，例如氧化埋(buried oxide，BOX)层，诸如通过分离氧植入(separation by implantation of oxygen，SIMOX)技术、晶圆接合、选择性磊晶成长、或另一适合方法形成的介电埋层。
在一些实施方式中，半导体鳍片110包含硅。半导体鳍片110可例如通过使用微影技术图案化及蚀刻基板105来形成。在一些实施方式中，依序沉积光阻材料层(未示出)于基板105之上。依照所需图案(在此情况下为半导体鳍片110)照射(曝光)光阻材料层，并将其显影以移除部分的光阻材料。剩余的光阻材料保护下方的材料免受后续处理步骤，例如蚀刻的影响。应注意的是，其他罩幕，例如氧化物或氮化硅罩幕，亦可用于蚀刻制程中。
形成隔离介电质120，以填充半导体鳍片110之间的沟渠作为浅沟渠隔离(shallowtrench isolation，STI)。隔离介电质120可包含任何适合的介电材料，例如氧化硅。形成隔离介电质120的方法可包含沉积隔离介电质120于基板105上，以覆盖半导体鳍片110；可选地进行平坦化制程，例如化学机械研磨(chemical mechanical polishing，CMP)制程，以移除沟渠外的过量隔离介电质120；以及接着对隔离介电质120进行蚀刻制程，直到暴露出半导体鳍片110的上部分为止。在一些实施方式中，所进行的蚀刻制程可为湿式蚀刻制程，例如其中将基板105浸入氢氟酸(HF)中的湿式蚀刻制程。在替代实施方式中，此蚀刻制程可为干式蚀刻制程。举例而言，可进行使用CHF3或BF3作为蚀刻气体的干式蚀刻制程。
请回头参照图2，方法M接着进行至方块S102，其中形成栅极堆叠于半导体鳍片上。请参照图4，在方块S102的一些实施方式中，栅极堆叠130以间隔的形式形成于部分的半导体鳍片110上，而暴露出半导体鳍片110的其他部分。在使用后栅极制程的一些实施方式中，栅极堆叠130为虚设栅极，且至少一些部分的栅极堆叠130将在后续阶段由最终栅极堆叠取代。举例而言，在高温热制程，例如在形成源极/漏极期间活化源极/漏极的热退火之后，可在随后的阶段以金属栅极电极(metal gate electrode，MG)取代部分的虚设栅极堆叠130。
在一些实施方式中，虚设栅极堆叠130包含栅极介电质132、虚设电极134、介电覆盖物136、及栅极罩幕138。在一些实施方式中，栅极介电质132可包含例如高k介电材料，如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、或其组合。在一些实施方式中，栅极介电质132可包含氧化铪(HfO2)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氧化钽铪(HfTaO)、氧化钛铪(HfTiO)、氧化铪锆(HfZrO)、氧化镧(LaO)、氧化锆(ZrO)、氧化钛(TiO)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化钛锶(SrTiO3，STO)、氧化钛钡(BaTiO3，BTO)、氧化锆钡(BaZrO)、氧化镧铪(HfLaO)、氧化硅镧(LaSiO)、氧化硅铝(AlSiO)、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化硅(SiON)、及其组合。在替代实施方式中，栅极介电质132可具有多层结构，例如一层氧化硅(例如，界面层)与另一层高k材料。举例，虚设电极134可包含多结晶硅(多晶硅)。介电覆盖物136可包含适合的介电材料，举些例子，例如氮化硅、氮氧化硅、或碳化硅。栅极罩幕138可包括适合的介电材料，举些例子，例如氮化硅、氮氧化硅、或碳化硅。在一些实施方式中，栅极罩幕138可具有不同于介电覆盖物136的材料。
可通过沉积及图案化来形成虚设栅极堆叠130。举例而言，通过适合的技术，例如化学气相沉积(chemical vapor deposition，CVD)，来毯覆式沉积栅极介电质132于图3所示的结构上。通过适合的技术，例如化学气相沉积，来沉积虚设电极134于栅极介电质132上。通过适合的技术，例如化学气相沉积，来沉积介电覆盖物136于虚设栅极电极134上。通过适合的技术，例如化学气相沉积，来沉积栅极罩幕138于介电覆盖物136上。接下来，通过微影制程及蚀刻制程来图案化栅极罩幕138，从而在栅极罩幕138中形成开口，并暴露出开口内的下方的介电覆盖物材料。微影制程可包含光阻(或阻剂)涂布(例如，旋涂)、软烘烤、罩幕对准、曝光、曝光后烘烤、显影光阻、冲洗、干燥(例如，硬烘烤)、其他适合制程、及/或其组合。蚀刻制程包含干式蚀刻、湿式蚀刻、及/或其他蚀刻方法(例如，反应离子蚀刻)。使用栅极罩幕138作为蚀刻罩幕，并透过栅极罩幕138的开口，对介电覆盖物材料及虚设栅极材料施加另一道蚀刻制程，进而形成横跨部分的半导体鳍片110的栅极堆叠130。
请回头参照图2，方法M接着进行至方块S103，其中形成多层密封结构于栅极堆叠之上。请参照图5，在方块S103的一些实施方式中，多层密封结构140形成于图4所示的结构之上。在图5中，举例但不限制本揭露，多层密封结构140包含第一密封层142、第二密封层144、及第三密封层146。
第一密封层142形成于图4所示的结构之上。也就是说，第一密封层142共形地形成于至少半导体鳍片110及虚设栅极堆叠130之上。在一些实施方式中，第一介电层142包含介电材料，这可有利于抵抗后续蚀刻制程，例如栅极取代制程中的蚀刻。在一些实施方式中，第一密封层142可包含低k含碳材料，例如碳氮氧化硅(SiOCN)、碳氧化硅(SiOC)、碳化硅(SiC)、或其他适合的介电材料。在一些实施方式中，第一密封层142可包含多孔介电材料。在一些实施方式中，第一密封层142可包含其他低k介电材料，例如掺杂碳的二氧化硅、低k氮化硅、低k氮氧化硅、聚酰亚胺、旋涂玻璃(spin-on glass，SOG)、氟硅玻璃(fluoride-doped silicate glass，FSG)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯环丁烯)、其他适合的低k介电材料、及/或其组合。在一些实施方式中，可通过沉积制程，例如原子层沉积(atomic layer deposition，ALD)制程；物理气相沉积(physical vapordeposition，PVD)制程；溅镀沉积制程；化学气相沉积(chemical vapor deposition，CVD)制程，例如电浆增强化学气相沉积(plasma enhanced CVD，PECVD)、低压化学气相沉积(lowpressure CVD，LPCVD)、原子层化学气相沉积(atomic layer CVD，ALCVD)；或其他适合的技术，来形成第一密封层142。
随后，形成第二密封层144于第一密封层142上，第二密封层144与第一密封层142共形。在一些实施方式中，第二密封层144包含介电材料，这可有利于减少后续步骤中所形成的金属栅极堆叠与接触插塞之间的寄生电容。因此，可减小由寄生电容引起的电阻电容(resistive-capacitive，RC)时间延迟。在一些实施方式中，第二密封层144可由不同于第一密封层142的材料的材料所制成。在一些实施方式中，第二密封层144具有小于第一密封层142的介电常数的介电常数。举例而言，第二密封层144可包含具有介电常数小于二氧化硅(SiO2)的介电常数的低k介电材料，二氧化硅的介电常数为约3.9。在一些实施方式中，第二密封层144的材料可互换称为超低k介电材料。在一些实施方式中，第二密封层144的介电常数可为约2.8至约3.8，第一密封层142的介电常数可为约5.5至约6.5。此外，第二密封层144与第一密封层142可具有不同的蚀刻性质。举例而言，第一密封层142与第二密封层144具有不同的抗蚀刻性质。也就是说，第一密封层142可由对用于蚀刻第二密封层144的蚀刻剂具有更高抗蚀刻性的材料所制成，这进而可抵抗后续蚀刻制程，例如栅极取代制程中的蚀刻。
在一些实施方式中，第二密封层144可包含低k含碳材料，举例而言，如氮氧碳化硅(SiOCN)、碳氧化硅(SiOC)、碳化硅(SiC)、或其他适合的介电材料。在一些实施方式中，第二密封层144可包含多孔介电材料。在一些实施方式中，第二密封层144可包含其他低k介电材料，例如掺杂碳的二氧化硅、低k氮化硅、低k氮氧化硅、聚酰亚胺、旋涂玻璃(spin-onglass，SOG)、氟硅玻璃(fluoride-doped silicate glass，FSG)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicate glass，BPSG)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯环丁烯)、其他适合的低k介电材料、及/或其组合。在一些实施方式中，可通过沉积制程，例如原子层沉积(atomic layer deposition，ALD)制程；物理气相沉积(physical vapor deposition，PVD)制程；溅镀沉积制程；化学气相沉积(chemical vapor deposition，CVD)制程，例如电浆增强化学气相沉积(plasmaenhanced CVD，PECVD)、低压化学气相沉积(low pressure CVD，LPCVD)、原子层化学气相沉积(atomic layer CVD，ALCVD)；或其他适合的技术，来形成第二密封层144。
随后，形成第三密封层146于第二密封层144上，第三密封层146与第二密封层144共形。在一些实施方式中，第三密封层146包含介电材料，这可有利于抵抗后续蚀刻制程。在一些实施方式中，第三密封层146可由不同于第二密封层144的材料的材料所制成。在一些实施方式中，第二密封层144具有小于第三密封层146的介电常数的介电常数。在一些实施方式中，第三密封层146的介电常数可为约4.5至约5.5。此外，第三密封层146与第二密封层144可具有不同的蚀刻性质。举例而言，第二密封层144与第三密封层146具有不同的抗蚀刻性质。也就是说，第三密封层146可由对用于蚀刻第二密封层144的蚀刻剂具有更高抗蚀刻性的材料所制成，这进而可抵抗后续蚀刻制程。
在一些实施方式中，第三密封层146可包含无氧化物介电材料。举例而言，第三密封层146可包含氮化硅或另一适合材料。在一些实施方式中，第三密封层146可包含无碳介电材料。举例而言，第三密封层146可包含氧化硅、氮化硅、氮氧化硅、或另一适合材料。在一些实施方式中，第三介电层146包含非多孔介电材料。在一些实施方式中，可通过沉积制程，例如原子层沉积(atomic layer deposition，ALD)制程；物理气相沉积(physical vapordeposition，PVD)制程；溅镀沉积制程；化学气相沉积(chemical vapor deposition，CVD)制程，例如电浆增强化学气相沉积(plasma enhanced CVD，PECVD)、低压化学气相沉积(lowpressure CVD，LPCVD)、原子层化学气相沉积(atomic layer CVD，ALCVD)；或其他适合的技术，来形成第三密封层146。
请回头参照图2，方法M接着进行至方块S104，其中对栅极堆叠之上的多层密封结构的上层进行选择性氧化制程。为了抵抗后续蚀刻制程，形成第三密封层146于超低k密封层144之上。可使用O2电浆制程进一步氧化第三密封层146，以防止第三密封层146受后续微影制程的毒害效应影响，此微影制程可能导致NH3从第三密封层146排出。然而，通过使用O2电浆制程来氧化第三密封层146可能氧化下方的密封层144，因为电浆制程中的O2电浆可穿过第三密封层146，并进一步穿过下方的密封层144。后续湿式清洁制程，例如使用氢氟酸(HF)的湿式清洁制程，可能损坏经氧化的下方的密封层144。
因此，本揭露在多个实施方式中提供了一种非电浆处理，例如臭氧加热方法，以形成氧化密封层146’于超低k密封层144的上方(请参照见图6)。优点在于，自含氧环境产生的氧自由基可选择性地氧化密封层146而非下方的超低k密封层144。因此，防止了后续湿式清洁制程，例如使用氢氟酸(HF)的湿式清洁制程，损坏下方的密封层144，这可进而改善半导体元件的电阻电容(resistive-capacitive，RC)时间延迟。
图18是绘示依照本揭露的一些实施方式的氧化系统10的示意图。图19A、图19B、图20A、及图20B是绘示对氮化硅层及碳氧化硅层进行的非电浆氧化制程的示意图。在图19A中，沉积氮化硅层116于基板W1之上，并接着对氮化硅层116进行非电浆氧化制程，例如臭氧加热处理，如图19B所示。在图20A中，沉积碳氧化硅层114于基板W2上方，并接着对碳氧化硅层114进行非电浆氧化制程，如图20B所示。
在一些实施方式中，基板W1可包含半导体基板，例如块体半导体、绝缘体上半导体(semiconductor-on-insulator，SOI)基板、或类似基板。绝缘体上半导体基板包含形成于绝缘体层上的半导体材料层。绝缘体层可为例如氧化埋(buried oxide，BOX)层、氧化硅层、或类似层。绝缘体层提供于基板、硅或玻璃基板上。亦可使用其他基板，例如多层或梯度基板。在一些实施方式中，基板W1的半导体材料可包含硅；锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或其组合。在一些实施方式中，基板W1可为未掺杂或掺杂的(例如，p型、n型、或其组合)。其他材料，例如锗、石英、蓝宝石、及玻璃，可替代地用作基板W1。在一些实施方式中，图20A所示的基板W2的材料可与图19A所示的基板W1的材料实质相同或相当的。
在图19B中，对氮化硅层116进行臭氧加热处理。臭氧加热处理可包含将水蒸汽(H2O)、氧气(O2)、臭氧(O3)、类似气体、或其组合流入氧化系统10的腔室12中，其中基板W1如图18所示般设置。在一些实施方式中，可通过电极板18透过氧化系统10的喷头16自基板W1远端地产生臭氧，且臭氧可在基板W1上方流动而不使基板W1经受电浆。因此，臭氧加热处理可互换称为非电浆处理。随后，可使用氧化系统10的加热器14进行臭氧加热处理，以加热臭氧，借以将臭氧分解成O2及氧自由基O*。举例但不限制本揭露，可在等于或大于约200℃的温度下，例如在约200℃至约500℃，进行含氧环境中的退火。在臭氧环境退火处理中处理氮化硅层116，使氧自由基可穿过氮化硅层116。随着氧自由基透入氮化硅层116，氧自由基可与氮化硅反应，以对氮化硅层116掺杂氧，借以形成厚度约
Figure BDA0003555673460000141
至约
Figure BDA0003555673460000142
(例如，12、13、14、15、16、17、或
Figure BDA0003555673460000143
)的掺杂层116’。换言之，氮化硅的松散的局部主链与结构使氧自由基可与氮化硅反应，这可氧化材料并可产生一或多种副产品。在一些实施方式中，副产品可包含氮。副产品可扩散穿过氮化硅层116而排出。
在一些实施方式中，臭氧加热处理的处理温度可为约200℃至约500℃。举例但不限制本揭露，处理温度可为约200℃、约250℃、约300℃、约350℃、约400℃、约450℃、或约500℃。在一些实施方式中，臭氧加热处理的臭氧流率可为约2000sccm至约5000sccm。举例但不限制本揭露，臭氧流率可为约2000sccm、约2500sccm、约3000sccm、约3500sccm、约4000sccm、约4500sccm、或约5000sccm。在一些实施方式中，臭氧加热处理的处理压力为约12托至约18托。举例但不限制本揭露，处理压力可为约12托、约13托、约14托、约15托、约16托、约17托、或约18托。在一些实施方式中，臭氧加热处理的持续时间可为约40秒至约80秒。举例但不限制本揭露，持续时间可为约40秒、约45秒、约50秒、约55秒、约60秒、约65秒、约70秒、约75秒、或约80秒。
在图20B中，亦对基板W2之上的碳氧化硅层114上进行如图19B所示的臭氧加热处理。在臭氧环境退火处理中处理碳氧化硅层114限制氧自由基穿过碳氧化硅层114。氧自由基可仅与碳氧化硅最小程度地反应，以对碳氧化硅层114掺杂氧，借以形成具有厚度小于约
Figure BDA0003555673460000151
的掺杂层114’。换言之，碳氧化硅坚固的局部主链及结构可限制氧自由基与碳氧化硅的反应。因此，来自臭氧环境的氧自由基可选择性地形成于碳氧化硅层114与氮化硅层116之间。请参照图20A与图20B，使用臭氧加热处理，碳氧化硅层114与氮化硅层116之间的不同性质可导致氧自由基掺杂至氮化硅层116中而非碳氧化硅层114中。
在方块S104的某些实施方式中，请参照图6，对栅极堆叠130之上的多层密封结构140的第三密封层146上进行选择性氧化制程P1。在一些实施方式中，选择性氧化制程P1可为含氧环境中的退火。举例而言，选择性氧化制程P1可包含臭氧加热法。选择性氧化制程P1可包含将水蒸汽(H2O)、氧气(O2)、臭氧(O3)、类似气体、或其组合流入其中设置有具有多层密封结构140的基板105的腔室中。在一些实施方式中，可自基板105远端地产生臭氧，其在基板105之上流动而不使基板105经受电浆。因此，选择性氧化制程P1可互换称为非电浆处理。随后，可在预设加热温度下进行选择性氧化制程P1，以将臭氧解离成O2及氧自由基O*。举例但不限制本揭露，可在等于或大于约200℃的温度下，例如在约200℃至约500℃，进行含氧环境中的退火。
在含氧环境退火处理中处理多层密封结构140使氧自由基可穿过多层密封结构140。来自含氧环境的氧自由基可对第三密封层146及第二密封层144具有选择性。更详细地，多层密封结构140中的第二密封层144与第三密封层146之间的不同性质可导致氧自由基穿透第三密封层146，且止于第二密封层144的上表面。随着氧自由基透入第三密封层146，氧自由基可与第三密封层146的材料反应，以将第三密封层146转化为氧化第三密封层146’，氧化第三密封层146’可为氧化物。第三密封层146的松散的局部主链及结构可使氧自由基与第三密封层146的材料反应，这可氧化材料且可产生一或多种副产品。副产品包括氮、碳、及/或氢。副产品可扩散穿过第三密封层146且排出。在一些实施方式中，氧化第三密封层146’可互换称为具有氧掺质的掺杂密封层。在一些实施方式中，多层密封结构140中的第二密封层144与第三密封层146之间的不同性质可导致氧自由基以小于约
Figure BDA0003555673460000161
的掺杂厚度进一步掺杂至第二密封层144中。随着氧自由基透入第二密封层144，氧自由基可与第二密封层144的材料反应。氧自由基可仅与第二密封层144最小程度地反应，使得第二密封层厚度损失可小于约
Figure BDA0003555673460000162
应理解的是，若使用O2电浆处理进行氧化制程P1，则第二密封层144的厚度损失可明显大于
Figure BDA0003555673460000163
甚至高达约
Figure BDA0003555673460000164
因此，与O2电浆处理相比，臭氧处理可明显降低第二密封层144的厚度损失。
处理条件，例如含氧气体的流率、压力、温度、及/或暴露于含氧环境的持续时间，可影响第三密封层146氧化及/或副产品排出的程度。因此，可调整处理条件，以达成具有各种特性的目标材料。举例而言，可期望氧化第三密封层146’的成分具有一k值及/或蚀刻选择性。举例但不限制本揭露，改变氧化第三密封层146’中碳相对于氧的浓度可改变k值。举例而言，提高碳相对于氧的浓度可导致较低的k值，而降低碳相对于氧的浓度可导致较高的k值。在一些实施方式中，氧化第三密封层146’中的氧具有大于或等于约10％的原子百分比(例如，约10％、约20％、约30％、约40％、约50％、约60％、约70％、约80％、或约90％)。在一些实施方式中，氧均匀地分散在氧化第三密封层146’中。也就是说，氧化第三密封层146’中的任何位置实质具有相同的氧原子百分比。在一些实施方式中，氧化第三密封层146’的上部分中的氧具有比氧化第三密封层146’的下部分更高的原子百分比。换言之，举例但不限制本揭露，当氮化硅用作第三密封层146时，氧化第三密封层146’的上部分中的氮具有比氧化第三密封层146’的下部分更低的原子百分比。在一些实施方式中，氧化第三密封层146’的下部分可不含氧。
在一些实施方式中，氧化第三密封层146’的体积可大于第三密封层146的体积，例如最多达约10％。第三密封层146的氧化可导致氧化第三密封层146’的体积相对于第三密封层146膨胀。在一些实施方式中，体积膨胀可导致氧化第三密封层146’的密度小于第三密封层146，进而导致k值的降低，使得氧化第三密封层146’的k值小于第三密封层146的k值。举例但不限制本揭露，当氮化硅用作第三密封层146时，由氧化及自富含氮介电质至富含氧介电质的转变所导致的密度降低及体积增大对应于k值的降低。
图16与图17描述了一些例示成分。此外，可进行紫外光处理，例如在具有低热预算的制程中，以增强与氧自由基的反应，且在氧化第三密封层146’中提供进一步交联，这可提高氧化第三密封层146’的强度及结构完整性。
在一些例子中，氧化第三密封层146’可由氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、氮氧碳化硅(SiOxCyNz)、或类似材料所制成。举例但不限制本揭露，氧化第三密封层146’可由具有等于或大于约20％的氧与硅(O:Si)原子比的氮氧化硅(SiOxNy)所制成，氧的原子浓度为约20％原子百分比(at.％)至约50at.％(例如，20at.％、25at.％、30at.％、25at.％、40at.％、45at.％、或50at.％)，氮的原子浓度为约14％原子百分比(at.％)至约21at.％。氮氧化硅(SiOxNy)可具有在稀氢氟酸(dHF)中的湿式蚀刻速率，此湿式蚀刻速率为约0.5倍至约0.7倍的二氧化硅(SiO2)的湿式蚀刻速率。
在一些实施方式中，选择性氧化制程P1的处理温度可为约200℃至约500℃。举例但不限制本揭露，此处理温度可为约200℃、约250℃、约300℃、约350℃、约400℃、约450℃、或约500℃。在一些实施方式中，选择性氧化制程P1的含氧环境的流率可为约2000sccm至约5000sccm。举例但不限制本揭露，含氧环境的流率可为约2000sccm、约2500sccm、约3000sccm、约3500sccm、约4000sccm、约4500sccm、或约5000sccm。在一些实施方式中，选择性氧化制程P1的处理压力为约12托至约18托。举例但不限制本揭露，此处理压力可为约12托、约13托、约14托、约15托、约16托、约17托、或约18托。在一些实施方式中，选择性氧化制程P1的持续时间可为约40秒至约80秒。举例但不限制本揭露，此持续时间可为约40秒、约45秒、约50秒、约55秒、约60秒、约65秒、约70秒、约75秒、或80秒。在一些实施方式中，第三密封层146的形成及选择性氧化制程P1是原位进行。在一些实施方式中，第三密封层146的形成及选择性氧化制程P1是非原位进行。
请回头参照图2，方法M接着进行至方块S105，其中形成图案化光阻层于多层密封结构之上。请参照图7，在方块S105的一些实施方式中，光阻层150形成于图6所示的结构之上。在一些实施方式，光阻层150为深紫外(DUV)光阻，例如氟化氪(KrF)光阻或氟化氩(ArF)光阻。在一些实施方式中，光阻层150为I-线光阻、极紫外(EUV)光阻、电子束(e-beam)光阻、或离子束光阻。在一些实施例中，光阻层150为正光阻。正光阻不溶于显影剂，但在照射后可溶。一例示正光阻为化学增幅光阻(chemically amplified resist，CAR)，其含有由酸不稳定基团(acid labile group，ALG)保护的主链聚合物，且进一步含有光酸产生器(photo-acid generator，PAG)。光酸产生器可在照射时产生酸，且酸可催化光酸产生器从主链聚合物中上裂解，而提高聚合物对正型显影剂的溶解度。在一些实施方式中，光阻层150为负光阻。负光阻可溶于显影剂中，但在照射后变得不可溶。在一些实施方式中，通过旋涂光阻材料，接着通过烘烤制程，例如软烘烤制程及硬烘烤制程(亦可称为曝光前烘烤制程)，来形成光阻层150。
举例但不限制本揭露，在约120摄氏温度或之下进行软烘烤制程及/或硬烘烤制程。在一些实施方式中，在约150摄氏温度或之下进行软烘烤制程及/或硬烘烤制程。随后，经由罩幕(未示出)将光阻层150曝光于辐射。在一些实施方式中，此辐射为深紫外光辐射，例如使用氟化氪准分子雷射(248nm)或氟化氩准分子雷射(193nm)进行的辐射。替代地，此辐射可为I-线(365nm)、极紫外光辐射(例如，13.8nm)、电子束、x光、离子束、或其他适合的辐射。此辐射导致光阻层150中的光酸产生器产生酸。可在空气中、液体中(浸没式微影)、或真空中(例如，极紫外光微影及电子束微影)进行曝光。在一些实施方式中，将光阻层150曝光于辐射后，曝光的光阻层150经历一或多道曝光后烘烤(post-exposure baking，PEB)制程。在一些实施方式中，在约150摄氏温度或之下进行曝光后烘烤制程。
在显影剂中经历显影制程后，移除部分的曝光的光阻层150，形成如图7所示的图案化光阻层150。图案化光阻层150作为蚀刻罩幕，以保护多层密封结构140及半导体鳍片110的剩余部分免受后续蚀刻制程的影响。图案化光阻层150具有开口O1，以暴露出多层密封结构140。在一些实施方式中，显影剂包含水基显影剂，例如用于正型显影(positivetone development，PTD)的四甲基氢氧化铵(TMAH)。在其他实施方式中，显影剂可包含用于负型显影(negative tone development，NTD)的有机溶剂或有机溶剂的混合物，例如甲基戊基酮(MAK)或包含甲基戊基酮的混合物。施加显影剂包含将显影剂喷涂于曝光的光阻层150上。举例但不限制本揭露，这可通过利用旋涂制程来实现。显影制程可进一步包含显影后烘烤(post-develop baking，PDB)制程。
请回头参照图2，方法M接着进行至方块S106，其中进行至少一道蚀刻制程，以透过图案化光阻层移除部分的多层密封结构及半导体鳍片。请参照图8，在方块S106的一些实施方式中，图案化光阻层150作为蚀刻罩幕，以保护多层密封结构140及半导体鳍片110的剩余部分免受蚀刻制程的影响。进行蚀刻制程P2，以移除部分的多层密封结构140。蚀刻制程P2可例如为非等向蚀刻制程。蚀刻制程P2可包含单一步骤或多个步骤。
在一些实施方式中，此蚀刻制程为干式蚀刻制程。举例但不限制本揭露，干式蚀刻制程可实施含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3、及/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4、及/或BCl3)、含溴气体(例如，HBr及/或CHBr3)、含碘气体、其他适合的气体及/或电浆、及/或其组合。
随后，移除(或凹入)由虚设栅极堆叠130及经蚀刻的多层密封结构140所暴露出的半导体鳍片110的部分，以在半导体鳍片110中形成凹槽R。可移除任何适合量的材料。剩余的半导体鳍片110具有复数个源极/漏极部分110s及位于源极/漏极部分110s之间的通道部分110c。部分的源极/漏极部分110s由凹槽R所暴露出。通道部分110c各自位于虚设栅极堆叠130下方。在一些实施方式中，可使用干式蚀刻制程来蚀刻半导体鳍片110。在一些实施方式中，此蚀刻制程为干式蚀刻制程，例如反应离子蚀刻(reactive ion etch，RIE)制程。举例但不限制本揭露，干式蚀刻制程可实施含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3、及/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4、及/或BCl3)、含溴气体(例如，HBr及/或CHBr3)、含碘气体、其他适合的气体及/或电浆、及/或其组合。替代地，此蚀刻制程为湿式蚀刻制程，或干式与湿式蚀刻制程的组合。
请回头参照图2，方法M接着进行至方块S107，其中移除图案化光阻层。请参照图9，在方块S107的一些实施方式中，在N2、H2、O2的环境以及约150℃至约350℃的温度下，使用灰化制程来移除图案化光阻层150。
请回头参照图2，方法M接着进行至方块S108，其中对基板进行清洁制程。请继续参照图9，在方块S108的一些实施方式中，进行清洁制程P3，以清洁凹槽R。在一些实施方式中，可通过湿式清洁制程来进行清洁制程P3，例如使用氢氟酸(HF)或另一适合的溶液。
请回头参照图2，方法M接着进行至方块S109，其中形成磊晶结构于半导体鳍片上。请参照图10，在方块S109的一些实施方式中，复数个磊晶结构170各自形成于半导体鳍片110的凹槽R中及源极/漏极部分110s上。可使用一或多道磊晶或磊晶的(epi)制程，来形成磊晶结构170，使得Si特征、SiGe特征、SiGe特征、及/或其他适合的特征可以结晶状态形成于半导体鳍片110的源极/漏极部分110s上。在一些实施方式中，磊晶结构170的晶格常数不同于半导体鳍片110的晶格常数，使得半导体鳍片110的通道部分110c可由磊晶结构170施加应变或应力，以提高半导体元件的载子迁移率，并增强元件效能。磊晶制程包含化学气相沉积技术(例如，气相磊晶(vapor-phase epitaxy，VPE)及/或超高真空化学气相沉积(ultra-high vacuum CVD，UHV-CVD)、分子束磊晶、及/或其他适合制程。磊晶制程可使用气态及/或液态前驱物，前驱物与半导体鳍片110的源极/漏极部分110s的成分(例如，硅)相互作用。因此，可达成应变通道，以提高载子迁移率，并增强元件效能。
请回头参照图2，方法M接着进行至方块S110，其中进行至少一道蚀刻制程，以移除部分的多层密封结构，以形成栅极间隙壁。请参照图11，在方块S110的一些实施方式中，进行蚀刻制程，以移除部分的多层密封结构140，多层密封结构140的剩余部分可用作位于虚设栅极堆叠130的相对侧上的栅极间隙壁160。也就是说，二个栅极间隙壁160各自位于虚设栅极堆叠130的二个相对的侧壁131上。此蚀刻制程可例如为非等向蚀刻制程。蚀刻制程P2可包含单一步骤或多个步骤。在一些实施方式中，栅极间隙壁160具有位于氧化密封层146’与虚设栅极堆叠130之间的超低k密封层144，且因此，栅极间隙壁160可能够抵抗栅极取代制程中的蚀刻。在一些实施方式中，栅极间隙壁160可用于偏移后续形成于半导体鳍片110上的磊晶结构，例如源极/漏极磊晶结构。在一些实施方式中，此蚀刻制程为干式蚀刻制程。举例而非限制，干式蚀刻制程可实施含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3、及/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4、及/或BCl3)、含溴气体(例如，HBr及/或CHBr3)、含碘气体、其他适合的气体及/或电浆、及/或其组合。
请回头参照图2，方法M接着进行至方块S111，其中形成层间介电(interlayerdielectric，ILD)层于基板上，且覆盖半导体鳍片、虚设栅极堆叠、及磊晶结构。请参照图12，在方块S111的一些实施方式中，层间介电(interlayer dielectric，ILD)层180形成于基板105上，且覆盖半导体鳍片110、虚设栅极堆叠130、栅极间隙壁160、及磊晶结构170。一部分的层间介电层180可形成于虚设栅极堆叠130之间，且可填充虚设栅极堆叠130之间的剩余空间。层间介电层180包含氧化硅、氮化硅、氮氧化硅、碳化硅、低k介电材料、或其组合。层间介电层180包含单一层或多个层。通过适合的技术，例如化学气相沉积，来形成层间介电层180。随后，可应用化学机械研磨(chemical mechanical polishing，CMP)制程，来移除过量的层间介电层180，并暴露出虚设栅极堆叠130的上表面，以进行后续虚设栅极移除制程。此外，这个化学机械研磨制程亦暴露出第一密封层142、第二密封层144、氧化第三密封层146’、及层间介电层180的顶部。
请回头参照图2，方法M接着进行至方块S112，其中移除虚设栅极堆叠的至少一部分，以形成栅极沟渠。请参照图13，在方块S111的一些实施方式中，移除至少部分的虚设栅极堆叠130(请参照图12)，以形成栅极沟渠O2，其中栅极间隙壁160作为他们的侧壁。在一些实施方式中，如图13所示，移除栅极介电质132、虚设电极134、介电覆盖物136、及栅极罩幕138。在一些实施方式中，移除虚设电极134、介电覆盖物136、及栅极罩幕138，而保留栅极介电质132。可通过干式蚀刻、湿式蚀刻、或干式及湿式蚀刻的组合，来移除虚设栅极堆叠130。举例而言，湿式蚀刻制程可包含暴露于含氢氧化物的溶液(例如，氢氧化铵)、去离子水、及/或其他适合的蚀刻剂溶液。在一些实施方式中，多层密封结构140的第一密封层142具有比第二密封层144更高的对虚设栅极堆叠130的蚀刻的抗蚀刻性，且因此，多层密封结构140的第一密封层142可保护栅极间隙壁160免受蚀刻，而形成栅极沟渠O2。
请回头参照图2，方法M接着进行至方块S113，其中形成取代栅极结构于栅极沟渠中。请参照图14，在方块S113的一些实施方式中，取代栅极结构190各自形成于栅极沟渠O2中(如图13所示)。形成这些取代栅极结构的例示方法可包含毯覆式形成栅极介电层于晶圆W之上；形成一或多层功函数金属层于毯覆栅极介电层之上；形成填充金属层于一或多层功函数金属层之上；及进行化学机械研磨制程，以移除栅极沟渠O2外的填充金属层、一或多层功函数金属层、及栅极介电层的过量材料。因为这个方法，取代栅极结构190均包含金属栅极电极194、及环绕包围金属栅极电极194的栅极介电层192。
在一些实施方式中，栅极介电层192可包含例如高k介电材料，如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、或其组合。在一些实施方式中，栅极介电层192可包括氧化铪(HfO2)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氧化钽铪(HfTaO)、氧化钛铪(HfTiO)、氧化锆铪(HfZrO)、氧化镧(LaO)、氧化锆(ZrO)、氧化钛(TiO)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化钛锶(SrTiO3，STO)、氧化钛钡(BaTiO3，BTO)、氧化锆钡(BaZrO)、氧化镧铪(HfLaO)、氧化硅镧(LaSiO)、氧化硅铝(AlSiO)、氧化铝(Al2O3)、氮化硅(Si3N4)、氮氧化硅(SiON)、及其组合。在替代实施方式中，栅极介电层192可具有多层结构，例如一层氧化硅(例如，界面层)及另一层高k材料。在一些实施方式中，栅极介电层192由相同的材料所制成，因为栅极介电层192由毯覆式沉积于基板105之上的相同介电层所形成。
金属栅极电极194包含适合的功函数金属，以提供适合的功函数。在一些实施方式中，金属栅极电极194可包含用以形成n型晶体管于基板105上的一或多个n型功函数金属(N金属)。n型功函数金属可例示包含但不限于铝钛(TiAl)、氮化铝钛(TiAlN)、氮碳化钽(TaCN)，铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、金属碳化物(例如，碳化铪(HfC)、碳化锆(ZrC)、碳化钛(TiC)、碳化铝(AlC))、铝化物、及/或其他适合的材料。在替代实施方式中，金属栅极电极194可包含用以形成p型半导体于基板105上的一或多个p型功函数金属(P金属)。p型功函数金属可例示包含但不限于氮化钛(TiN)、氮化钨(WN)、钨(W)、钌(Ru)、钯(Pd)、铂(Pt)、钴(Co)、镍(Ni)、导电金属氧化物、及/或其他适合的材料。在一些实施方式中，金属栅极电极194的至少二者由不同的功函数金属所制成，以便达成适合的功函数。在一些实施方式中，金属栅极电极194的整体为功函数金属。
请回头参照图2，方法M接着进行至方块S114，其中形成接触插塞穿过层间介电层，以落于磊晶结构上。请参照图15，在方块S114的一些实施方式中，形成接触插塞196穿过层间介电层180，他们各自接触磊晶结构170的顶部。接触插塞196可因此用作源极/漏极接触。接触插塞196的例示形成方法可包含通过一或多道蚀刻制程形成接触孔，以依序蚀刻穿过层间介电层180向下至各自的磊晶结构170；以及通过沉积制程，例如化学气相沉积制程，沉积金属或其他适合的导电材料于接触孔中，以形成接触插塞196。在一些实施方式中，接触插塞196可包含钨(W)、铝(Al)、铜(Cu)、钴(Co)、另一适合的导电材料、或其组合。
图16及图17是绘示依照本揭露的一些实施方式的制造半导体元件200的方法的多个阶段。形成半导体元件200的操作与以上描述中所述的形成半导体元件100的操作实质相同，因此为了清楚起见，在此不再重复。举例而言，与基板205、半导体鳍片210(包含通道部分210c与源极/漏极部分210s)、隔离介电质220、栅极堆叠230(包含栅极介电质232、虚设电极234、介电覆盖物236、及栅极罩幕238)、多层密封结构240(包含密封层242、密封层244、及氧化密封层246’)、栅极间隙壁260、磊晶结构270、层间介电层280、栅极结构290(包含栅极介电层292及金属栅极电极294)、及接触插塞296相关的材料及制造制程可与图3至图15所示的基板105、半导体鳍片110、隔离介电质120、栅极堆叠130、多层密封结构140、栅极间隙壁160、磊晶结构170、层间介电层180、栅极结构190、及接触插塞196的材料及制造制程实质相同。因此，相关详细描述可参考前述段落，且在此不再次描述。
本实施方式与图3至图15的实施方式之间的区别在于，选择性氧化制程P1使氧自由基可穿过多层密封结构240，而多层密封结构240中的密封层244与密封层246之间的不同性质可导致氧自由基穿过密封层246并在到达密封层244的上表面前终止，但不会如图6所示般接触密封层244的上表面。因此，在图16中，密封层246的下部分可不含氧。换言之，举例但不限制本揭露，当氮化硅用作密封层246时，氧化第三密封层246’的上部分具有比氧化第三密封层246’的下部分更低的氮原子百分比。
基于上述讨论，可看出本揭露提供了优点。然而，应理解的是，其他实施方式可提供额外的优点，并非所有的优点都必须在此揭露，且所有的实施方式不需要特定的优点。为了抵抗对于栅极结构的蚀刻制程，而形成多层密封结构于栅极结构上。此多层密封结构可具有上密封层及下方的超低k密封层。本揭露在多个实施方式中提供了一种非电浆处理，例如臭氧加热法，用以形成氧化密封层于超低k密封层之上。使用非电浆处理的一个优点是，自含氧环境产生的氧自由基可选择性地氧化上密封层，而非下方的超低k密封层，进而防止在后续制程期间损坏下方的超低k密封层，这可进而改善半导体元件的电阻电容(resistive-capacitive，RC)时间延迟。
在一些实施方式中，一种半导体元件的制造方法包含形成栅极结构于半导体基板上；沉积含碳密封层于栅极结构之上；沉积含氮密封层于含碳密封层之上；引入含氧前驱物于含氮密封层上；加热半导体基板，以使含氧前驱物解离成氧自由基，借以将氧自由基掺杂至含氮密封层中；于加热半导体基板后，蚀刻含氮密封层及含碳密封层，使得含氮密封层及含碳密封层的剩余物留在栅极结构的一侧壁上作为栅极间隙壁。在一些实施方式中，引入含氧前驱物于含氮密封层上是在非电浆状态。在一些实施方式中，含氧前驱物包含臭氧。在一些实施方式中，在约200℃至约500℃的温度下加热半导体基板。在一些实施方式中，加热半导体基材持续约40秒至约80秒。在一些实施方式中，以约2000sccm至约5000sccm的流率引入含氧前驱物于含氮密封层上。在一些实施方式中，在约12托至约18托的压力下引入含氧前驱物于含氮密封层上。在一些实施方式中，含碳密封层具有比含氮密封层更低的介电常数。在一些实施方式中，含碳密封层由碳氧化硅所制成。在一些实施方式中，含氮密封层由氮化硅所制成。
在一些实施方式中，一种半导体元件的制造方法包含形成半导体鳍片自基板向上延伸；形成浅沟渠隔离(shallow trench isolation，STI)结构侧向围绕半导体鳍片的下部分；形成栅极堆叠于半导体鳍片的上部分上；沉积碳氧化硅层于栅极堆叠之上；沉积氮化硅层于碳氧化硅层之上；使用臭氧作为前驱物，对氮化硅层进行非电浆处理，以对碳氧化硅层掺杂氧；于进行非电浆处理后，蚀刻氮化硅层及碳氧化硅层，使得氮化硅层及碳氧化硅层的剩余物留在栅极堆叠的一侧壁上作为栅极间隙壁。在一些实施方式中，氮化硅层的上部分具有比氮化硅层的下部分更高的氧原子百分比。在一些实施方式中，氮化硅层的下部分不含氧。在一些实施方式中，氮化硅层的上部分具有比氮化硅层的下部分更低的氮原子百分比。在一些实施方式中，沉积氮化硅层及对氮化硅层进行非电浆处理是原位进行。在一些实施方式中，此方法还包含在沉积碳氧化硅层前，沉积氮氧碳化硅层于栅极堆叠之上。
在一些实施方式中，一种半导体元件包含半导体基板、栅极结构、氮氧碳化硅间隙壁、碳氧化硅间隙壁、氮化硅间隙壁、及源极/漏极结构。栅极结构位于半导体基板上。氮氧碳化硅间隙壁位于栅极结构的一侧壁上。碳氧化硅间隙壁位于氮氧碳化硅间隙壁的一侧壁上。氮化硅间隙壁位于碳氧化硅间隙壁的一侧壁上，其中氮化硅间隙壁具有氧掺质，氧掺质自氮化硅间隙壁的外表面朝碳氧化硅间隙壁延伸，且在到达碳氧化硅间隙壁前终止。源极/漏极结构位于半导体基板上，且邻接栅极结构。在一些实施方式中，氮化硅间隙壁的上部分具有比氮化硅间隙壁的下部分更高的氧原子百分比。在一些实施方式中，氮化硅间隙壁的下部分不含氧。在一些实施方式中，氮化硅间隙壁的上部分具有比氮化硅间隙壁的下部分更低的氮原子百分比。
以上概述数个实施方式或例子的特征，使熟悉此技艺者可更佳地理解本揭露的态样。熟悉此技艺者应理解，他们可轻易地利用本揭露作为基础来设计或修饰其他制程及结构，以实现与在此所介绍的实施方式或例子相同的目的及/或达成相同优点。熟悉此技艺者也应了解这种均等的架构并未脱离本揭露的精神与范畴，且他们可在不偏离本揭露的精神与范畴下在此做出各种改变、替换、以及变动。

Claims (10)

1.一种半导体元件的制造方法，其特征在于，该方法包含：
形成一栅极结构于一半导体基板上；
沉积一含碳密封层于该栅极结构之上；
沉积一含氮密封层于该含碳密封层之上；
引入一含氧前驱物于该含氮密封层上；
加热该半导体基板，以使该含氧前驱物解离成一氧自由基，借以将该氧自由基掺杂至该含氮密封层中；以及
于加热该半导体基板后，蚀刻该含氮密封层及该含碳密封层，使得该含氮密封层及该含碳密封层的一剩余物留在该栅极结构的一侧壁上作为一栅极间隙壁。
2.根据权利要求1所述的方法，其特征在于，引入该含氧前驱物于该含氮密封层上是在一非电浆状态。
3.根据权利要求1所述的方法，其特征在于，该含氧前驱物包含臭氧。
4.根据权利要求1所述的方法，其特征在于，该含碳密封层具有比该含氮密封层更低的一介电常数。
5.一种半导体元件的制造方法，其特征在于，该方法包含：
形成一半导体鳍片自一基板向上延伸；
形成一浅沟渠隔离(STI)结构侧向围绕该半导体鳍片的一下部分；
形成一栅极堆叠于该半导体鳍片的一上部分上；
沉积一碳氧化硅层于该栅极堆叠之上；
沉积一氮化硅层于该碳氧化硅层之上；
使用臭氧作为一前驱物，对该氮化硅层进行一非电浆处理，以对该碳氧化硅层掺杂氧；以及
于进行该非电浆处理后，蚀刻该氮化硅层及该碳氧化硅层，使得该氮化硅层及该碳氧化硅层的一剩余物留在该栅极堆叠的一侧壁上作为一栅极间隙壁。
6.根据权利要求5所述的方法，其特征在于，该氮化硅层的一上部分具有比该氮化硅层的一下部分更高的一氧原子百分比。
7.根据权利要求5所述的方法，其特征在于，该氮化硅层的一下部分不含氧。
8.根据权利要求5所述的方法，其特征在于，该方法还包含：
于沉积该碳氧化硅层前，沉积一氮氧碳化硅层于该栅极堆叠之上。
9.一种半导体元件，其特征在于，该半导体元件包含：
一半导体基板；
一栅极结构，位于该半导体基板上；
一氮氧碳化硅间隙壁，位于该栅极结构的一侧壁上；
一碳氧化硅间隙壁，位于该氮氧碳化硅间隙壁的一侧壁上；
一氮化硅间隙壁，位于该碳氧化硅间隙壁的一侧壁上，其中该氮化硅间隙壁具有复数个氧掺质，该些氧掺质自该氮化硅间隙壁的一外表面朝该碳氧化硅间隙壁延伸，且在到达该碳氧化硅间隙壁前终止；以及
一源极/漏极结构，位于该半导体基板上，且邻接该栅极结构。
10.根据权利要求9所述的半导体元件，其特征在于，该氮化硅间隙壁的一上部分具有比该氮化硅间隙壁的一下部分更低的一氮原子百分比。
CN202210275753.8A 2021-03-30 2022-03-21 半导体元件及其制造方法 Pending CN114864500A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163167939P 2021-03-30 2021-03-30
US63/167,939 2021-03-30
US17/358,606 US12125898B2 (en) 2021-06-25 Semiconductor device and manufacturing method thereof
US17/358,606 2021-06-25

Publications (1)

Publication Number Publication Date
CN114864500A true CN114864500A (zh) 2022-08-05

Family

ID=82627770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210275753.8A Pending CN114864500A (zh) 2021-03-30 2022-03-21 半导体元件及其制造方法

Country Status (2)

Country Link
CN (1) CN114864500A (zh)
TW (1) TW202238734A (zh)

Also Published As

Publication number Publication date
US20220320311A1 (en) 2022-10-06
TW202238734A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US10978350B2 (en) Structure and method for metal gates with roughened barrier layer
US10749014B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
CN108231664B (zh) 半导体器件及其形成方法
US11616061B2 (en) Cut metal gate with slanted sidewalls
KR102265824B1 (ko) 노치형 게이트 구조물 제조
US12021132B2 (en) Gate patterning process for multi-gate devices
US11398381B2 (en) Method for forming semiconductor structure
US10777455B2 (en) Multi-etching process for forming via opening in semiconductor device structure
US11824101B2 (en) High aspect ratio gate structure formation
US12040191B2 (en) Semiconductor structures and methods thereof
KR102628731B1 (ko) 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법
US12125898B2 (en) Semiconductor device and manufacturing method thereof
US20220320311A1 (en) Semiconductor device and manufacturing method thereof
CN113948448A (zh) 包括含碳层的图案化材料和用于半导体器件制造的方法
US20240355625A1 (en) Semiconductor structures and methods thereof
US12087776B2 (en) Semiconductor device and manufacturing method thereof
US12131945B2 (en) Semiconductor device and manufacturing method thereof
US20230063098A1 (en) Method and Structure for Gate-All-Around Devices with Deep S/D Contacts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220805