CN114844486A - 可加载真单相时钟触发器 - Google Patents

Abstract

描述了用于实施具有加载功能的真单相时钟(TSPC)触发器的技术。例如，可加载TSPC触发器可以接收至少包括时钟输入信号、置位信号和复位信号的输入信号。响应于输入信号的一种配置，可加载TSPC触发器在正常模式下进行操作，其中其输出节点响应于时钟输入信号而进行切换。响应于输入信号的另一种配置，可加载TSPC触发器在复位加载模式下进行操作，使得Qb输出节点被加载并保持为预定复位值。响应于输入信号的另一种配置，可加载TSPC触发器在置位加载模式下进行操作，使得Qb输出节点被加载并保持为作为预定复位值的互补的预定置位值。

Description

可加载真单相时钟触发器

技术领域

本发明一般涉及电子电路。更具体地，实施例涉及具有加载功能的真单相时钟(TSPC)触发器电路，诸如供高速时钟和计数电路使用。

背景技术

许多电子电路依赖于高速时钟。例如，计数器被用于互补金属氧化物半导体(CMOS)图像传感器(CIS)像素中，以将检测到的模拟信号强度转换为代表性数字值。对于许多典型应用，诸如智能手机和其他消费电子产品，CIS中包含大量像素(例如，数百万或更多)，因此需要以非常高的速度在非常低的资源消耗(即消耗最少的功率和面积)的情况下来执行模数转换。一些此类应用使用所谓的“真单相时钟”(TSPC)触发器来支持此类高速时钟。例如， TSPC触发器可以在高速锁相环(PLL)电路等的分频器块中实施。

与其他典型方法(例如，其他时钟控制的CMOS逻辑电路，诸如其他类型的触发器)相比，TSPC触发器可以以非常高的速度在功耗和面积消耗相对较低的情况下来进行操作。然而，由于此类TSPC触发器通常在始终运行的电路 (例如，时钟PLL，其往往正在运行，除非当系统断电时)中实施，因此往往不需要向TSPC触发器加载特定状态并将输出维持在特定状态(例如，高或低)。此外，TSPC触发器通常依赖于具有高阻抗节点，这往往会限制触发器节点不进行切换所处的时间。因此，往往存在TSPC触发器可以处理的最小频率，并且TSPC触发器可能无法在该频率以下正常操作。

发明内容

实施例提供支持加载功能的真单相时钟(TSPC)触发器电路，其中对最大时钟速度的影响最小。例如，新颖的可加载TSPC触发器可以接收至少包括时钟输入信号、置位信号和复位信号的输入信号。响应于输入信号的一种配置，可加载TSPC触发器在正常模式下进行操作，其中其输出节点响应于时钟输入信号(例如，类似于时钟分频器的传统始终运行配置等)而进行切换。响应于输入信号的另一种配置，可加载TSPC触发器在复位加载模式下进行操作，使得Qb输出节点被加载并保持为预定复位值。响应于输入信号的另一种配置，可加载TSPC触发器在置位加载模式下进行操作，使得Qb输出节点被加载并保持到作为预定复位值的互补的预定置位值。

根据一组实施例，提供了一种可加载真单相时钟(TSPC)触发器。可加载 TSPC触发器包括：一组输入节点，用于接收输入时钟信号和控制信号，控制信号包括置位信号和复位信号，该组控制信号可配置为将可加载TSPC触发器引导到正常模式、复位加载模式或置位加载模式中的选定一种；耦合在数据输入节点和第一中间节点之间的输入电路块；耦合在第二中间节点和输出节点之间的输出电路块；以及可加载预充电电路块，其具有预充电网络块和置位/复位切换块，耦合在第一中间节点和第二中间节点之间，其中该组控制信号通过至少将预充电网络块设置为操作模式并且将S/R切换块设置为关闭模式而将可加载TSPC触发器引导到正常模式，使得输出节点响应于时钟输入信号而进行切换，其中该组控制信号通过至少将S/R切换块设置为复位切换模式而将可加载TSPC触发器引导到复位加载模式，使得输出节点被加载到预定复位值，并且其中该组控制信号通过至少将S/R切换块设置为置位切换模式而将可加载TSPC触发器引导到置位加载模式，使得输出节点被加载到作为预定复位值的互补的预定置位值。

根据另一组实施例，提供了一种用于生成具有可选择加载的TSPC触发器功能的方法。该方法包括：通过可加载TSPC触发器来获取时钟输入信号和一组控制信号，该组控制信号包括置位信号和复位信号，可加载TSPC触发器具有数据输入节点和输出节点，该组控制信号被配置为将可加载SPC触发器置于正常模式、复位加载模式或置位加载模式中的选定一种；响应于被配置为将可加载TSPC触发器置于正常模式的该组控制信号，将可加载TSPC触发器的预充电网络块设置为运行模式并将可加载TSPC触发器的S/R切换块设置为关闭模式，使得输出节点响应于时钟输入信号而进行切换；响应于被配置为将可加载TSPC触发器置于复位加载模式的该组控制信号，将S/R切换块设置为复位切换模式，使得输出节点被加载到预定复位值；并且响应于被配置为将可加载TSPC触发器置于置位加载模式的该组控制信号，将S/R切换块设置为置位切换模式，使得输出节点被加载到作为预定置位值互补的预定复位值。

根据另一组实施例，提供了另一种用于生成具有可选择加载的TSPC触发器功能的方法。该方法包括：通过与可加载TSPC触发器耦合的控制器来获取指示可加载TSPC触发器的操作模式的一组加载输入，该操作模式选自包括正常模式、复位加载模式或置位加载模式的多种模式；由所述控制器响应于所述获取来生成包括置位信号和复位信号的一组控制信号，每个信号被生成为具有被配置为将所述载TSPC触发器置于操作模式的相应状态；和将所述一组控制信号传送到所述可加载TSPC触发器，使得：响应于被配置为将所述可加载TSPC触发器置于所述正常模式的所述一组控制信号，所述控制信号使所述可加载TSPC触发器的预充电网络块设置为运行模式并使所述可加载TSPC触发器的S/R切换块设置为关闭模式，使得所述可加载TSPC触发器的所述输出节点响应于所述时钟输入信号而进行切换；响应于被配置为将所述可加载 TSPC触发器置于所述复位加载模式的所述一组控制信号，所述控制信号使所述S/R切换块设置为复位切换模式，使得所述输出节点被加载到预定复位值；以及响应于被配置为将所述可加载TSPC触发器置于所述置位加载模式的所述一组控制信号，所述控制信号使所述S/R切换块设置为置位切换模式，使得所述输出节点被加载到作为预定复位值的互补的预定置位值。

附图说明

本文引用的并构成其一部分的附图示出了本公开的实施例。附图与描述一起用于解释本发明的原理。

图1示出了说明性传统真单相时钟(TSPC)触发器。

图2示出了根据本文描述的实施例的说明性可加载TSPC触发器的电路框图。

图3示出了根据本文描述的实施例的说明性可加载TSPC触发器的电路图。

图4示出了图3中的以链式配置耦合的多个可加载TSPC触发器的简化电路框图。

图5示出了根据本文描述的实施例的具有与时钟无关的加载操作的另一说明性可加载TSPC触发器的电路图。

图6示出了根据各种实施例的用于生成具有可选加载的TSPC触发器功能的方法的流程图。

图7示出了根据各种实施例的用于生成具有可选加载的TSPC触发器功能的另一种方法的流程图。

在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，相同类型的各种部件可以通过在参考标号后面附上区分相似部件的第二标记来区分。如果说明书中仅使用第一参考标记，则该描述可适用于具有相同第一参考标记的任何一个相似部件，而与第二参考标记无关。

具体实施方式

在以下描述中，提供了许多具体细节以彻底理解本发明。然而，本领域技术人员应当理解，可以在没有这些细节中的一个或多个的情况下实现本发明。在其他示例中，出于简洁的目的，将不描述本领域中已知的特征和技术。

图1示出了说明性传统真单相时钟(TSPC)触发器100。如图所示，传统TSPC触发器100包括数据(D)输入、时钟(CLK)输入和“Q-bar”输出(Qb)。 TSPC触发器100的操作可以描述为三个子电路。第一子电路110基本上被配置为锁存器，其基于CLK和中间节点A在其输出处驱动Qb。当CLK为高时，第一子电路110基本上简化为反相器：Qb是A的互补。当CLK为低时，第一子电路110基本上处于存储模式：A的状态被保持，只要A的状态不从高转变为低。第二子电路120基本上是“多米诺”级，被配置为在第一子电路110 之前以基于CLK和另一个中间节点B来驱动A。第三子电路130基本上被配置作为另一个反相器以基于CLK和D来在其输出处驱动B。

例如，在时钟的每个半周期中，当CLK为低时，第三子电路130充当反相器，且节点B的状态为D的互补。由于CLK为低，这也使第二子电路120 中的上PMOS晶体管导通，从而将节点A拉到高状态(无论节点B的状态如何)。因为A现在为高，而CLK为低，所以Qb的状态基本上不受影响(耦合到Qb 节点的晶体管处于关断状态)。因此，节点A基本上被视为在时钟的每个半周期期间被预充电到高电压基准(例如，Vdd)。这可以称为“预充电”阶段。

在时钟的每个其他半周期中，当CLK的状态转变为高时，Qb的值取决于D。特别地，如果在CLK变为高时D为低，则节点B的状态将从先前预充电阶段已经为高(即D的互补)，并且基本上锁存在该状态下。在第二子电路120中节点B和CLK均为高的情况下，节点A被下拉到低状态。这有效地导通第一子电路110中的上PMOS晶体管，从而导致Qb被拉为高(例如，从而对Ci充电)。如果在CLK变为高时D为高，则节点B的状态将从先前预充电阶段已经为低，并且基本上锁存在该状态下。在第二子电路120中低节点B 状态和高CLK状态的情况下，节点A保持在高状态下。在第一子电路110中节点A和CLK均为高的情况下，节点Qb被下拉到低状态，从而导致Qb被拉为低(例如，从而使Ci放电)。

在一些实施方式中，Qb输出节点经由路径140耦合回到D输入节点。在这样的配置中，每个预充电阶段将从预充电状态之前的半周期有效地维持 Qb的状态，但Qb的反馈将会导致Qb的状态在预充电状态之后的下一个半周期中切换。因此，Qb将有效地以时钟速率的一半进行切换。因此，这种电路可用于将时钟频率除以二。

可以看出，TSPC触发器可以支持高速时钟应用。与其他传统方法(例如，其他时钟控制的CMOS逻辑电路，诸如其他类型的触发器)相比，此类 TSPC触发器可以在相对低的功耗和面积消耗的情况下以如此高的速度操作。然而，传统TSPC触发器有一定的限制性。一个这样的限制是TSPC触发器通常依赖于具有高阻抗节点，这往往限制了触发器节点不切换的时间。类似地，传统TSPC触发器往往出现明显的电流泄漏，使得TSPC节点往往不能可靠地保持任何特定值。至少出于这些原因，TSPC触发器通常具有最小频率，低于该频率，TSPC触发器可能无法正常操作。因此，TSPC触发器往往在“始终操作”类型的电路中(诸如在高速锁相环(PLL)电路的分频器块中)实施，其中 TSPC触发器往往连续操作，除非在系统已关闭时。这样的传统实施方式不提供任何方式来使TSPC触发器加载具有特定状态(例如，高或低)和/或将其输出维持在特定状态下。

本文描述的实施例提供了一种支持加载的新颖的TSPC触发器。可以以不会明显影响TSPC触发器的最大操作频率的方式来实现实施例。图2示出是根据本文描述的实施例的说明性可加载TSPC触发器200的电路框图。可加载 TSPC触发器200可以被配置为在“加载”状态或“正常”状态下操作。类似于图1的传统TSPC触发器100，图2的可加载TSPC触发器200包括D输入节点205、Qb输出节点250、第一中间节点(A)240和第二中间节点(B)245。可加载TSPC触发器200还接收各种信号作为输入，包括输入时钟信号 (CLK)210、置位信号(SET)225和复位信号(RST)220。一些实施例接收附加信号，诸如“CLK_1”信号215，该信号在可加载TSPC触发器200在正常状态下操作时总是低，并且当可加载TSPC触发器200在加载状态下操作时跟随 CLK 210。如参考图1所描述的，实施例可以通过经由路径140(示为虚线) 将Qb输出节点250耦合回到D输入节点205来以分频器配置实现。

如图所示，可加载TSPC触发器200可以被描述为输出电路块270、可加载预充电电路块280和输入电路块290。为了上下文，这些块被示出为与控制器260通信。控制器260可以是或者可以不是可加载TSPC触发器200 的一部分。可加载预充电电路块280的实施例可以包括置位/复位(S/R)切换块285，其可以选择性地在“置位”切换状态、“复位”切换状态或“关闭”切换状态下操作。每个电路块可以进一步与电压基准轨(Vdd)和接地轨 (GND)耦合以及与输入时钟信号(CLK)210耦合。控制器260可以响应于加载信号265来控制至少RST220和SET 225的状态，从而控制可加载TSPC 触发器200的部件的状态，并且有效地将可加载TSPC触发器200配置为多种操作模式下的选定一种。当处于正常状态下时，控制器260可以将可加载TSPC 触发器200配置为基本上以图1的传统TSPC触发器100的方式来操作。当处于加载状态下时，控制器260可以将可加载TSPC触发器200选择性地配置为多种加载操作模式下的一种。多种加载操作模式可以至少包括“置位”加载模式，用于有效地将可加载TSPC触发器200加载具有第一输出值(例如，“0”)；以及“复位”加载模式，用于有效地将可加载TSPC触发器200加载具有与第一输出值互补的第二输出值(例如，'1')。

可加载预充电电路块280的实施例可以包括预充电网络块283和置位/ 复位(S/R)切换块285。S/R切换块285可以选择性地在“置位”切换状态、“复位”切换状态或“关闭”切换状态下进行操作。在一些实施例中，控制器260至少通过将预充电网络块283配置为运行状态并将S/R切换块285配置为关闭切换状态来将可加载TSPC触发器200配置为在正常状态下进行操作。

控制器260的一些实施例至少通过将预充电网络块283配置为保持状态并且将S/R切换块285配置为复位切换状态来将可加载TSPC触发器200 配置为在复位加载模式下操作。将S/R切换块285配置为复位切换状态可以至少部分地使可加载预充电电路块280下拉节点A 240，并且至少部分地使输出电路块270上拉Qb输出节点250并在反馈中上拉D输入节点205。这可以进一步使输入电路块290在一些配置中下拉节点B 245，从而可以帮助预充电网络块283维持在保持状态下，即使在CLK 210的状态发生变化的情况下。

控制器260的一些实施例至少通过将预充电网络块283配置为保持状态并将S/R切换块285配置为置位切换状态来将可加载TSPC触发器200配置为在置位加载模式下操作。将S/R切换块285配置为置位切换状态可以至少部分地使可加载预充电电路块280上拉节点A240，并且至少部分地使输出电路块270下拉Qb输出节点250并且在反馈中下拉D输入节点205。这可以进一步使输入电路块290控制节点B 245以帮助将预充电网络块283配置为维持在保持状态下，即使在CLK 210的状态发生变化的情况下。

可加载TSPC触发器200的各种部件可以以任何合适的方式来实施以提供本文描述的特征。这种实施方式的一些示例在图3-图5中示出。这些示例并非旨在涵盖所有可能的实现方式，而是旨在代表选定的实施方式。本文以相对简化的形式描述电路以避免使本公开过于复杂和分散对本发明特征的注意力。此外，本领域技术人员可以对所示和描述的电路进行许多修改而不脱离本文描述的本发明的范围。例如，在图3和图5的任一电路中，M_p3和M_p4 的顺序可以颠倒，而不明显影响电路的性能或功能。本文对特定二进制值的引用应被解释为示例性和非限制性的。例如，本领域技术人员可以在本文描述的本发明的范围内修改本文描述的实施例，使得“置位”加载模式有效地用“0”来预加载可加载TSPC触发器200，并且“复位”加载模式有效地用“1”来预加载可加载TSPC触发器200。类似地，在不脱离本文描述的本发明的范围的情况下，可以用互补信号和部件来替换信号和部件(例如，如果高信号被用于导通NMOS晶体管，则互补低信号可以替选地被用于导通PMOS 晶体管)。

图3示出了根据本文描述的实施例的说明性可加载TSPC触发器300的电路图。可加载TSPC触发器300可以是图2的可加载TSPC触发器200的实施方式。可加载TSPC触发器300可以被配置为在“加载”状态或“正常”状态下操作，如上所述。类似于图2的描述，可加载TSPC触发器300包括D 输入节点205、Qb输出节点250、第一中间节点(A)240和第二中间节点(B)245；并且可加载TSPC触发器300可以接收各种信号作为输入(例如，来自控制器 260的)，包括CLK 210、SET 225和RST 220。附加控制信号可以由控制器 260提供和/或由可加载TSPC触发器300的内部逻辑生成(或以任何其他合适的方式)。例如，set_bar信号230是SET 225的互补，其可以由控制器 260输出，或作为SET 225由可加载TSPC触发器300接收并由可加载TSPC 触发器300反相以生成set_bar 230。可替选地，实施例可以直接通过使用一个或多个互补部件来使用SET 225(例如，用NMOS晶体管和/或其他逻辑来代替PMOS晶体管M_p5)。可加载TSPC触发器300的实施方式还可以接收“CLK_1”信号215，该信号在可加载TSPC触发器200在正常状态下操作时始终为低，并且在可加载TSPC触发器200在加载状态下操作时跟随CLK 210。如参考图1所描述的，实施例可以通过经由路径140将Qb输出节点250耦合回到D输入节点205来以分频器配置实现。

如图所示，可加载TSPC触发器300包括在传统TSPC触发器100中不存在的至少五个晶体管：M_n2、M_p3、M_n5、M_p5和M_n8。M_n2由(即，其栅极耦合到)CLK_1 215驱动，M_p3和M_n5由RST 220驱动，M_p5由set_bar 230驱动，并且M_n8由SET 225驱动。为了更清楚，可加载TSPC触发器的晶体管300被分组为图2中的对应电路块，包括输出电路块270、可加载预充电电路块280(包括预充电网络块283和S/R切换块285)和输入电路块290。控制器260可以响应于加载信号265以控制至少clk_1 215、RST 220和SET 225的状态，从而控制可加载TSPC触发器300的晶体管的状态，并且有效地将可加载TSPC触发器300配置为多种操作模式下的选定一种。

例如，下面的状态表定义了可加载TSPC触发器300的五种操作状态：

对应于表的第一行并且对应于LOAD 265被设置为低(‘0’)的第一操作模式是正常操作状态。在这个正常工作状态下，可以看出M_p3为导通，M_n2、 M_n5、M_p5以及M_n8都为关断。这通过有效地去除所有附加晶体管的作用来将可加载TSPC触发器300配置处于正常状态(例如，始终运行模式，类似于传统操作)。为了最小化加载功能对电路速度的作用，M_n2、M_n5、M_p5和 M_n8可以被实施为最小尺寸的晶体管。由于M_p3与M_p4串联，因此M_p3的尺寸可以具有相对较大的宽度。值得注意的是，当M_p3为导通时，其漏极和源极连接到电源。因此，与M_p3相关联的任何寄生电容都不会影响可加载 TSPC触发器300的速度。

第二操作模式对应于表的第二行并且对应于可加载TSPC触发器300在 CLK 210(输入时钟)为低的情况下的复位。这可以被认为是低时钟复位加载模式(即，当时钟210为低时的复位加载模式)。在此模式下，RST 220为高(而 SET 225为低)，这会关断晶体管M_p3并导通M_n5。这有效地下拉节点A 240。因为A 240为低，所以Qb输出节点250变为高。这将D输入节点205拉为高，从而下拉节点B 245。

第三操作模式对应于表的第三行并且对应于可加载TSPC触发器300的在CLK 210为低情况下的置位。在此模式下，SET 225为高(而RST 220为低)，这导通晶体管M_p5并上拉节点A 240。这可被认为是低时钟置位加载模式(即，当时钟210为低时的置位加载模式)。此外，SET 225的高状态导通M_n8，这下拉Qb输出节点250，并因此下拉D输入节点205。随着D输入节点205和CLK 210都处于低状态，A 240被上拉到高。

第四操作模式对应于表的第四行并且对应于可加载TSPC触发器300的在CLK 210为高的情况下的复位。这可以被认为是高时钟复位加载模式(即，当时钟210为高时的复位加载模式)。如同在另一复位模式(第二操作模式) 中一样，RST 220为高(并且SET 225为低)。再次，这关断晶体管M_p3并导通M_n5，从而下拉节点A 240。由于A 240为低，Qb输出节点250变为高，D输入节点205被拉为高，并且节点B 245被拉为低。

第五操作模式对应于表的第五行并且对应于可加载TSPC触发器300的在CLK 210为高的情况下的置位。这可以被认为是高时钟置位加载模式(即，当时钟210为高时置位加载模式)。在这种模式下，SET 225为高(因此set_bar 230为低)并且RST 220为低，这导通M_p5并关断M_n5，从而上拉节点A 240。 SET 225的高状态也导通M_n8，从而下拉Qb输出节点250并下拉D输入节点 205。

如上所述，当可加载TSPC触发器300在正常状态下操作时，Clk_1 215 总是低，并且当可加载TSPC触发器300在加载状态下操作时，Clk_1 215指示CLK 210的状态。因此，Clk_1 215可以影响可加载TSPC触发器300在第四和第五操作模式下的操作。例如，在第四和第五操作模式两者中，Clk_1 215 的高状态导通M_n2，这下拉节点B 245并关断晶体管M_n3。

在一些实施例中，多个可加载TSPC触发器300链接在一起，例如，以供在纹波计数器/分频器配置中使用。图4示出了以链式配置耦合的图3的多个可加载TSPC触发器300的简化电路框图400。如图所示，在链中包括正整数(N)个可加载TSPC触发器300(L-TSPC)。每个都经由总线405(或以任何其他合适的方式)与控制器260耦合。控制器260可以控制各种信号410的状态，诸如SET 225、RST 220和Clk_1 215。如参照图2所描述的，控制信号 410可用于将每个可加载TSPC触发器300加载到特定操作模式(在加载状态) 下，和/或允许每个可加载TSPC触发器300在正常状态下操作。第一可加载 TSPC触发器300a使其时钟输入210a与输入时钟源420(例如，任何合适的时钟发生器)耦合以接收输入时钟信号425。对于链中的所有其他可加载TSPC 触发器300，可加载TSPC触发器300的时钟输入210与链中的在前的可加载 TSPC触发器300的输出节点250(例如，Q bar)耦合。此外，尽管未示出，但是每个可加载TSPC触发器300可使其输出耦合回到其数据输入205。

在加载状态下，控制器260可以使用控制信号410来设置任何特定可加载TSPC触发器300的Qb输出节点250的状态，而不管CLK 210的状态如何。例如，在加载状态下，当SET225为高且RST 220为低时，Qb输出节点 250为“1”(高)，而当SET 225为低且RST 220为高时，Qb输出节点250 为“0”(低)。以此方式，控制器260可以针对链中的可加载TSPC触发器300 中的一个或多个来设置控制信号410的状态。例如，通过控制控制信号的状态，N个可加载TSPC触发器300的链可以被有效地加载N位值。

在所示配置中，每个可加载TSPC触发器300的Qb输出节点250与每个在后可加载TSPC触发器300的时钟输入节点210耦合。在操作中，每个第 n个可加载TSPC触发器300n将具有Qb输出节点250n，其以第(n-1)个(即，在前的)可加载TSPC触发器300(n-1)的速率的一半的速率进行切换。Clk_1 215可以用于帮助确保这种配置的正确操作。在这样的配置中，每个可加载 TSPC触发器300n的Clk_1 215将有效地对应于在前可加载TSPC触发器 300(n-1)的RST 220。

图5示出了根据本文描述的实施例的具有与时钟无关的加载操作的另一说明性可加载TSPC触发器500的电路图。可加载TSPC触发器500可以是图2的可加载TSPC触发器200的实现方式。可加载TSPC触发器500可以被配置为在“加载”状态或“正常”状态下操作，如上所述。类似于图2的描述，可加载TSPC触发器500包括D输入节点205、Qb输出节点250、第一中间节点(A)240和第二中间节点(B)245；并且，可加载TSPC触发器500可以接收各种信号作为输入(例如，来自控制器260，未示出)，包括CLK 210、SET 225和RST 220。如参照图1描述的，实施例可以通过经由路径140将Qb输出节点250耦合回到D输入节点205来在分频器配置中实现。

如图所示，可加载TSPC触发器500包括在传统TSPC触发器100中不存在的至少六个晶体管：M_n2、M_p3、M_n5、M_p5、M_n8和M_p_set。为了更清楚，可加载TSPC触发器500的晶体管被分组为图2的对应电路块，包括输出电路块270、可加载预充电电路块280(包括预充电网络块283和S/R切换块285)和输入电路块290。如在图3的可加载TSPC触发器300中，M_p3和M_n5由RST 220驱动，M_p5由set_bar 230驱动，并且M_n8由SET 225 驱动。代替如图3中的用CLK_1 215驱动M_n2，可加载TSPC触发器500使用SET 225来驱动M_n2和增加的M_p_set，两者都在输入电路块290中。因为可加载TSPC触发器500的加载状态是与时钟无关的，所以可能只有单个复位加载模式和单个置位加载模式。例如，以下状态表定义了可加载TSPC触发器500的三种操作状态：

对应于表的第一行并且load 265被设置为低(‘0’)的第一操作模式是正常操作状态。在该正常操作状态下，可以看出，在SET 225为高和RST 220 为低的情况下：M_p3导通，从而有效地将可加载预充电电路块280的预充电网络块283置于运行状态下；M_n5和M_p5都关断，从而有效地将可加载预充电电路块280的S/R切换块285置于关闭切换状态下；以及M_n2和M_n8 关断，而M_p_set导通，从而有效地将输入电路块290和输出电路块270置于它们各自的传统配置中。

第二操作模式对应于表的第二行并且对应于可加载TSPC触发器500的复位。在该模式下，RST 220为高并且SET 225为低。在此配置中，S/R切换块285都被有效地设置为通过M_n5下拉节点A240，而不管CLK 210的状态如何。由于节点A 240为低(并且SET 225为低，从而关断M_n5)，输出电路块270被配置为通过M_p6将Qb输出节点250拉为高，而不管CLK 210的状态如何。在Qb输出节点250耦合到D输入节点205的情况下，这进一步在输入电路块290输入处将D输入节点205拉高，从而通过M_n1下拉节点B 245，而不管CLK 210的状态如何。节点B 245的低状态关断了M_n3，并且RST 220 的高状态关断了M_p3，从而有效地从电路去除预充电网络块283，而不管CLK 210的状态如何。

第三操作模式对应于表的第三行并且对应于可加载TSPC触发器500的置位。在该模式下，RST 220为低且SET 225为高。在此配置中，S/R切换块 285被有效地设置为通过M_p5上拉节点A 240，而不管CLK 210的状态如何。由于节点A 240与SET 225都为高，所以关断M_p6并且输出电路块270被配置为通过M_n8将Qb输出节点250拉为低，而不管CLK 210的状态如何。在 Qb输出节点250耦合到D输入节点205的情况下，这进一步在输入电路块290 输入处将D输入节点205拉低，从而有效地关断了输入电路块290的除了M_n2 所有晶体管，从而通过M_n2下拉节点B 245，而不管CLK 210的状态如何。

图6示出了根据各种实施例的用于生成具有可选加载的TSPC触发器功能的方法600的流程图。方法600的实施例可以在上述任何可加载TSPC触发器实施方式的上下文中操作。例如，可加载TSPC触发器至少包括输入电路块、可加载预充电电路块和输出电路块。可加载预充电电路块可以包括预充电网络块和置位/复位(S/R)切换块。可加载TSPC触发器可以具有D输入节点和 Qb输出节点，并且可以被配置为接收时钟输入信号和一组控制信号，该一组控制信号包括置位信号和复位信号。方法600的实施例可以在阶段604处通过由可加载TSPC触发器获取时钟输入信号和一组控制信号而开始。例如，信号可以从与可加载TSPC触发器分离的控制器和/或从可加载TSPC触发器的内部逻辑来获取。控制信号的配置可以有效地将可加载TSPC触发器配置为正常模式(阶段608)、复位加载模式(阶段612)或置位加载模式(阶段616)中的选定一种。

在阶段608处，响应于被配置为将可加载TSPC触发器置于正常模式下的一组控制信号，至少将可加载TSPC触发器的预充电网络块设置为运行模式并将可加载TSPC触发器的S/R切换块设置为关闭模式，使得Qb输出节点响应于时钟输入信号而进行切换。在阶段612处，响应于被配置为将可加载TSPC 触发器置于复位加载模式下的该组控制信号，至少将预充电网络块设置为停止模式并将S/R切换块设置为复位切换模式，使得Qb输出节点被加载到预定复位值。在至少616处，响应于被配置为将可加载TSPC触发器置于置位加载模式下的该组控制信号，至少将预充电网络块设置为停止模式并将S/R切换块设置为置位切换模式，使得Qb输出节点被加载到作为预定复位值的互补的预定置位值。

图7示出了根据各种实施例的用于生成具有可选加载的TSPC触发器功能的另一方法700的流程图。方法700的实施例可以在上述任何可加载TSPC 触发器实施方式的上下文中操作。例如，可加载TSPC触发器至少包括输入电路块、可加载预充电电路块和输出电路块。可加载预充电电路块可以包括预充电网络块和置位/复位(S/R)切换块。可加载TSPC触发器可以具有D输入节点和Qb输出节点，并且可以被配置为接收时钟输入信号和一组控制信号，该组控制信号包括置位信号和复位信号。

方法700的实施例可以在阶段704通过以下而开始：由与可加载TSPC 触发器耦合的控制器来获取指示可加载TSPC触发器的操作模式的一组加载输入，该操作模式选自包括正常模式、复位加载模式或置位加载模式中的多种模式。在阶段708处，实施例可以由控制器响应于所述获取操作而生成包括置位信号和复位信号的一组控制信号，每个控制信号被生成以具有被配置为将可加载TSPC触发器置于操作模式下的相应状态。在阶段712处，实施例可以将该组控制信号传送到可加载TSPC触发器。

响应于阶段712处的通信，可加载TSPC触发器可以被配置进入操作模式中对应于该组控制信号的任一种操作模式。例如，类似于图6的阶段608 的描述，响应于控制信号被配置为将可加载TSPC触发器置于正常模式下，控制信号使可加载TSPC触发器的预充电网络块被设置为运行模式并使可加载 TSPC触发器的S/R切换块被设置为关闭模式，使得可加载TSPC触发器的输出节点响应于时钟输入信号而切换。类似于图6的阶段612的描述，响应于该组控制信号被配置为将可加载TSPC触发器置于复位加载模式下，控制信号使S/R切换块被设置为复位切换模式，使得输出节点被加载到预定复位值。类似于图6的阶段616的描述，响应于该组控制信号被配置为将可加载TSPC 触发器置于置位加载模式下，控制信号使S/R切换块被设置为置位切换模式，使得输出节点被加载到作为预定复位值的互补的预定置位值。

应当理解，当元件或部件在本文中被称为“连接到”或“耦合到”另一元件或部件时，它可以连接或耦合到其他元件或部件，或者中间元件或部件也可以存在。相反，当元件或部件被称为“直接连接到”或“直接耦合到”另一元件或部件时，它们之间不存在中间元件或部件。应当理解，尽管在本文中术语“第一”、“第二”、“第三”等可以被用于描述各种元件、部件，但是这些元件、部件、区域不应受这些术语的限制。这些术语仅用于将一个元件、部件与另一元件、部件区分开来。因此，在不脱离本发明的教导的情况下，下面所讨论的第一元件、部件可以被称作第二元件、部件。如本文所使用的，术语“逻辑低”、“低状态”、“低电平”、“逻辑低电平”、“低”或“0”可互换使用。术语“逻辑高”、“高状态”、“高电平”、“逻辑高电平”、“高”或“1”可互换使用。

如本文所用的，术语“一”、“一个”和“该”可以包括单数和复数参考。将进一步理解，术语“包括”、“包含”、“具有”及其变体当在本说明书中使用时指定所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元素、部件和/或它们的组的存在或添加。相反，术语“由……组成”当在本说明书中使用时指定所述特征、步骤、操作、元件和/或部件，并且排除附加特征、步骤、操作、元件和/或部件。此外，如本文所使用的，词语“和/或”可以指代并涵盖一个或多个相关联的所列项目的任何可能的组合。

虽然本文参考说明性实施例描述了本发明，但是该描述并不旨在以限制性意义被解释。相反，说明性实施例的目的是使本领域技术人员更好地理解本发明的精神。为了不模糊本发明的范围，省略了众所周知的过程和制造技术的许多细节。在参考描述时，说明性实施例的各种修改以及其他实施例对于本领域技术人员来说将是显而易见的。因此，所附权利要求旨在涵盖任何此类修改。

此外，本发明的优选实施例的一些特征可以在没有其他特征的对应使用的情况下被有利地使用。由此，上述描述应被认为仅是对本发明原理的说明，而不是对其进行限制。本领域技术人员将理解落入本发明范围内的上述实施例的变化。因此，本发明不限于以上讨论的特定实施例和说明，而是由以下权利要求及其等同物限制。

Claims (18)

1.一种可加载真单相时钟TSPC触发器，包括：

一组输入节点，用于接收输入时钟信号和控制信号，所述控制信号包括置位信号和复位信号，一组控制信号可被配置为将可加载TSPC触发器引导到正常模式、复位加载模式或置位加载模式中的选定一种；

输入电路块，耦合在数据输入节点和第一中间节点之间；

输出电路块，耦合在第二中间节点和输出节点之间；和

可加载预充电电路块，具有预充电网络块和置位S/复位R切换块，所述可加载预充电电路块耦合在所述第一中间节点和所述第二中间节点之间，

其中，所述一组控制信号通过至少将所述预充电网络块设置为运行模式并将所述S/R切换块设置为关闭模式来将所述可加载TSPC触发器引导到所述正常模式，使得所述输出节点响应于所述时钟输入信号而进行切换，

其中，所述一组控制信号通过至少将所述S/R切换块设置为复位切换模式来将所述可加载TSPC触发器引导到所述复位加载模式，使得所述输出节点被加载到预定复位值，以及

其中，所述一组控制信号至少通过将所述S/R切换块设置为置位切换模式来将所述可加载TSPC触发器引导到所述置位加载模式，使得所述输出节点被加载到作为预定复位值的互补的预定置位值。

2.根据权利要求1所述的可加载TSPC触发器，其中，所述输出节点与所述数据输入节点耦合。

3.根据权利要求1所述的可加载TSPC触发器，其中，所述S/R切换块包括：

第一开关，耦合在高电压基准和所述第二中间节点之间；和

第二开关，耦合在低电压基准和所述第二中间节点之间，

其中，将所述S/R切换块设置为关闭模式包括响应于所述置位信号和/或所述复位信号来关断所述第一开关并且关断所述第二开关，

其中，将所述S/R切换块设置为所述复位切换模式包括响应于所述置位信号和/或所述复位信号来关断所述第一开关并且导通所述第二开关，以及

其中，将所述S/R切换块设置为所述置位切换模式包括响应于所述置位信号和/或所述复位信号来导通所述第一开关并且关断所述第二开关。

4.根据权利要求1所述的可加载TSPC触发器，其中，所述预充电网络块包括：

第一开关和第二开关，其串联耦合在高电压基准和所述第二中间节点之间，所述第一开关被配置为当所述可加载TSPC触发器不在所述复位加载模式下时处于导通状态，所述第二开关被配置为当所述输入时钟信号为高时处于关断状态，且当所述输入时钟信号为低时处于导通状态；和

第三开关和第四开关，其串联耦合在低电压基准和所述第二中间节点之间，所述第三开关被配置为当所述第一中间节点为高时导通，所述第四开关被配置为当所述输入时钟信号为高时处于导通状态，并且当所述输入时钟信号为低时处于关断状态。

5.根据权利要求1所述的可加载TSPC触发器，其中：

所述预充电网络块包括耦合在所述第二中间节点和高电压基准之间的第一子网络块，以及耦合在所述第二中间节点和低电压基准之间的第二子网络块；

所述一组控制信号还通过关断所述第一子网络块和所述第二子网络块来将所述可加载TSPC触发器引导到所述复位加载模式，而不管所述输入时钟信号的状态如何；和

所述置位加载模式包括：

高时钟置位加载模式，其中，所述一组控制信号还通过在所述输入时钟信号的状态为高时关断所述第一子网络块和所述第二子网络块来将所述可加载TSPC触发器引导到所述高时钟置位加载模式；和

低时钟置位加载模式，其中，所述一组控制信号还通过在所述输入时钟信号的状态为低时关断所述第二子网络块并导通所述第一子网络块来将可加载TSPC触发器引导到低时钟置位加载模式。

6.根据权利要求1所述的可加载TSPC触发器，其中：

所述输出电路块在所述可加载TSPC触发器处于所述复位加载模式的情况下进行操作，以响应于将所述S/R切换块设置为限定所述第二中间节点的第一状态的所述复位切换模式而导通第一电流路径，并且响应于所述置位信号的第一状态而关断第二电流路径，从而将所述输出节点拉为高；和

所述输出电路块在所述可加载TSPC触发器处于所述置位加载模式的情况下进行操作，以响应于将所述S/R切换块设置为限定所述第二中间节点的第二状态的所述置位切换模式而关断所述第一电流路径，并且响应于所述置位信号的第二状态而导通所述第二电流路径，从而将所述输出节点拉为低，所述第二中间节点的第二状态与所述第二中间节点的第二状态互补，所述置位信号的第二状态与所述置位信号的第一状态互补。

7.根据权利要求1所述的可加载TSPC触发器，其中：

所述输入电路块响应于所述置位信号为高而进行操作以将所述第一中间节点拉为低。

8.根据权利要求1所述的可加载TSPC触发器，其中：

所述控制信号还包括“clk_1”信号，当所述可加载TSPC触发器处于正常模式且所述输入时钟信号为低时所述“clk_1”信号为低，当所述可加载TSPC触发器处于所述正常模式且所述输入时钟信号为高时所述“clk_1”信号为低,当所述可加载TSPC触发器不处于所述正常模式且所述输入时钟信号为低时所述“clk_1”信号为低，以及当所述可加载TSPC触发器不处于正常模式且所述输入时钟信号为高时所述“clk_1”信号为高；和

所述输入电路块响应于clk_1信号为高而进行操作以将所述第一中间节点拉为低。

9.根据权利要求1所述的可加载TSPC触发器，其中，所述一组输入节点的至少一部分被配置为与控制器耦合，所述控制器响应于加载信号而生成所述控制信号，所述加载信号指示是将所述可加载TSPC触发器引导至所述正常模式、还是引导至所述复位加载模式或所述置位加载模式之一。

10.根据权利要求1所述的可加载TSPC触发器，其中：

所述可加载TSPC触发器是链接在一起的N个可加载TSPC触发器的链，每个第n个可加载TSPC触发器的输出节点耦合到第(n+1)个可加载TSPC触发器的时钟输入节点，其中N是大于1的整数。

11.一种生成具有可选择加载的TSPC触发器功能的方法，所述方法包括：

通过可加载TSPC触发器来获取时钟输入信号和一组控制信号，所述一组控制信号包括置位信号和复位信号，所述可加载TSPC触发器具有数据输入节点和输出节点，所述一组控制信号被配置为将所述可加载TSPC触发器置于正常模式、复位加载模式或置位加载模式中的选定一种；

响应于被配置为将所述可加载TSPC触发器置于所述正常模式的所述一组控制信号，将所述可加载TSPC触发器的预充电网络块设置为运行模式并将所述可加载TSPC触发器的S/R切换块设置为关闭模式，使得所述输出节点响应于所述时钟输入信号而进行切换，

响应于被配置为将所述可加载TSPC触发器置于所述复位加载模式的所述一组控制信号，将所述S/R切换块设置为复位切换模式，使得所述输出节点被加载到预定复位值，以及

响应于被配置为将所述可加载TSPC触发器置于所述置位加载模式的所述一组控制信号，将所述S/R切换块设置为置位切换模式，使得所述输出节点被加载到作为预定复位值的互补的预定置位值。

12.根据权利要求11所述的方法，还包括：

响应于所述输出节点的状态变化来更新所述数据输入节点的状态。

13.根据权利要求11所述的方法，其中：

所述S/R切换块包括：耦合在高电压基准和所述第二中间节点之间的第一开关以及耦合在低电压基准和所述第二中间节点之间的第二开关；

将所述S/R切换块设置为关闭模式包括响应于所述置位信号和/或所述复位信号来关断所述第一开关并且关断所述第二开关，

将所述S/R切换块设置为所述复位切换模式包括响应于所述置位信号和/或所述复位信号来关断所述第一开关并且导通所述第二开关，以及

将所述S/R切换块设置为所述置位切换模式包括响应于所述置位信号和/或所述复位信号来导通所述第一开关并且关断所述第二开关。

14.根据权利要求11所述的方法，其中：

所述预充电网络块包括：

串联耦合在高电压基准和所述第二中间节点之间的第一开关和第二开关；和

串联耦合在低电压基准和所述第二中间节点之间的第三开关和第四开关；

所述第二开关配置为当所述输入时钟信号为高时处于关断状态，且当所述输入时钟信号为低时处于导通状态；

所述第四开关配置为当所述输入时钟信号为高时处于导通状态，且当所述输入时钟信号为低时处于关断状态；

响应于被配置为将所述可加载TSPC触发器置于所述正常模式的所述一组控制信号，通过导通所述第一开关来将所述预充电网络块设置为所述运行模式；

响应于被配置为将所述可加载TSPC触发器置于所述复位加载模式的所述一组控制信号，进一步关断所述第一开关；和

响应于被配置为将所述可加载TSPC触发器置于置位加载模式的所述一组控制信号，进一步导通所述第一开关。

15.根据权利要求11所述的方法，其中：

所述预充电网络块包括耦合在所述第二中间节点和高电压基准之间的第一子网络块，以及耦合在所述第二中间节点和低电压基准之间的第二子网络块；

响应于被配置为将所述可加载TSPC触发器置于所述正常模式的所述一组控制信号，通过导通所述第一子网络块和所述第二子网络块而将所述预充电网络块设置为所述运行模式，使得所述第二中间节点的状态响应于所述输入时钟信号和所述第一中间节点的状态；

响应于被配置为将所述可加载TSPC触发器置于复位加载模式的所述一组控制信号组，进一步关断所述第一子网络块和所述第二子网络块，使得所述第二中间节点的状态由所述S/R切换块来控制，而与所述输入时钟信号和所述第一中间节点的状态无关；和

响应于被配置为将所述可加载TSPC触发器置于置位加载模式的所述一组控制信号，进一步关断至少所述第二子网络块，使得所述第二中间节点的状态由所述S/R切换块和/或所述第一子网络块来控制，所述第一子网络块取决于所述输入时钟信号的状态而与所述第一中间节点的状态无关。

16.根据权利要求11所述的方法，其中：

响应于被配置为将所述可加载TSPC触发器置于所述复位加载模式的所述一组控制信号，进一步设置所述输出电路块以响应于将所述S/R切换块设置为定义了所述第二中间节点的第一状态的复位切换模式而导通第一电流路径，并且响应于所述置位信号的第一状态而关断第二电流路径，从而将所述输出节点拉为高；和

响应于被配置为将所述可加载TSPC触发器置于所述置位加载模式的一组控制信号，设置所述输出电路块以响应于将所述S/R切换块设置为定义了所述第二中间节点的与所述第二中间节点的第一状态互补的第二状态的置位切换模式而关断所述第一电流路径，并且响应于所述置位信号的与所述置位信号的第一状态互补的第二状态而导通所述第二电流路径，从而将所述输出节点拉为低。

17.根据权利要求11所述的方法，其中，所述获取来自控制器，所述控制器响应于指示是否将所述可加载TSPC触发器引导至所述正常模式、或所述复位加载模式或所述置位加载模式之一的加载信号而生成所述控制信号。

18.一种用于生成具有可选择加载的TSPC触发器功能的方法，所述方法包括：

通过与可加载TSPC触发器耦合的控制器来获取指示所述可加载TSPC触发器的操作模式的一组加载输入，所述操作模式选自包括正常模式、复位加载模式或置位加载模式的多个模式；

通过所述控制器响应于所述获取来生成包括置位信号和复位信号的一组控制信号，每个信号被生成为具有被配置为将所述可加载TSPC触发器置于所述操作模式的相应状态；和

将所述一组控制信号传送到所述可加载TSPC触发器，使得：

响应于被配置为将所述可加载TSPC触发器置于所述正常模式的所述一组控制信号，所述控制信号使所述可加载TSPC触发器的预充电网络块被设置为运行模式并使所述可加载TSPC触发器的S/R切换块被设置为关闭模式，使得所述可加载TSPC触发器的输出节点响应于所述时钟输入信号而进行切换，

响应于被配置为将所述可加载TSPC触发器置于所述复位加载模式的所述一组控制信号，所述控制信号使所述S/R切换块被设置为复位切换模式，使得所述输出节点被加载到预定复位值，以及

响应于被配置为将所述可加载TSPC触发器置于所述置位加载模式的所述一组控制信号，所述控制信号使所述S/R切换块被设置为置位切换模式，使得所述输出节点被加载到作为预定复位值的互补的预定置位值。

Images