CN114843295A - 基于复合介质栅结构的光电一体器件、阵列及其方法 - Google Patents

基于复合介质栅结构的光电一体器件、阵列及其方法 Download PDF

Info

Publication number
CN114843295A
CN114843295A CN202210316355.6A CN202210316355A CN114843295A CN 114843295 A CN114843295 A CN 114843295A CN 202210316355 A CN202210316355 A CN 202210316355A CN 114843295 A CN114843295 A CN 114843295A
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor substrate
composite dielectric
electrons
dielectric gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210316355.6A
Other languages
English (en)
Inventor
闫锋
王凯
沈凡翔
王子豪
吴永杰
吴天泽
王一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202210316355.6A priority Critical patent/CN114843295A/zh
Publication of CN114843295A publication Critical patent/CN114843295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种基于复合介质栅结构的光电一体器件、阵列及其方法。该器件包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管，其中，复合介质栅光敏探测器用于收集、存储和读出感光的光电子，其在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅，在衬底内设有第一漏极，不设源极；复合介质栅晶体管用于向所述复合介质栅光敏探测器输入或输出电子，其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅，在衬底内设有源极和第二漏极。本发明的光电一体器件利用光电子进行工作，可以作为图像传感器使用，同时能解决初始信号分布不均匀的问题。

Description

基于复合介质栅结构的光电一体器件、阵列及其方法
技术领域
本发明涉及光电输入、输出器件，是一种基于复合介质栅结构的集光和电输入、输出于一体的新器件。
背景技术
CCD和CMOS-APS作为当前最常见的两种成像器件，都具有各自的局限。CCD因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；CMOS-APS因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。
在中国专利CN201210442007中提出了一种双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件，其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成，使其与CCD和CMOS-APS相比具有先天优势。
发明内容
针对现有大部分光敏探测器都只有光输入的功能，而缺少电输入的能力，本发明旨在为光电联合输入提供一种可能方案，具体提供一种基于复合介质栅结构的光电一体器件和阵列。本发明的另一个目的在于提供上述器件和阵列的操作方法。
本发明器件采用的技术方案如下：
基于复合介质栅结构的光电一体器件，包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管，其中，所述复合介质栅光敏探测器用于收集、存储和读出感光的光电子，其在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅，在衬底内设有第一漏极，不设源极；所述复合介质栅晶体管用于向所述复合介质栅光敏探测器输入或输出电子，其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅，在衬底内设有源极和第二漏极。
本发明还提供一种基于复合介质栅结构的光电一体器件的操作方法，包括如下步骤：
(1)电子的输入：调节所述第二控制栅与P型半导体衬底处于正偏状态，在所述第一漏极施加正脉冲，使得电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入；
或者电子的输出：调节所述第二控制栅与P型半导体衬底处于正偏状态，在所述第一漏极施加负脉冲，使得电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输出；
(2)信号的读出：调节所述第一控制栅与P型半导体衬底处于正偏压状态，所述源极接地，所述第二漏极接正偏信号，读取所述复合介质栅晶体管的输出电流。
进一步地，在电子输入或者输出之后，还包括如下步骤：
光电子的复位：调节所述第一控制栅与P型半导体衬底处于零偏状态，使得所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
光电子的收集：调节所述第一控制栅与P型半导体衬底处于正偏压状态，使得所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，所述光电子的产生步骤中产生的光生电子空穴对在垂直电场的作用下分离，电子被扫入所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底。
本发明还提供一种基于复合介质栅结构的光电一体器件阵列，将上述光电一体器件采用NOR架构形成阵列：对于N行M列的所述光电一体器件阵列，共有N个第一字线WL1信号，分别连接N个所述光电一体器件的第一控制栅；共有N个第二字线WL2信号，分别连接N个所述光电一体器件的第二控制栅；共有M个源线SL信号，分别连接M个所述源极；共有M个第一位线BL1信号，分别连接M个所述第一漏极；共有M个第二位线BL2信号，分别连接M个所述第二漏极。
本发明另外提供一种基于复合介质栅结构的光电一体器件阵列的操作方法，包括如下步骤：
(1)电子的输入：调节第二字线WL2与P型半导体衬底处于正偏状态，在第二位线BL2施加正脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入；
或者电子的输出：调节第二字线WL2与P型半导体衬底处于正偏状态，在第二位线BL2施加负脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输出；
(2)信号的读出：调节第一字线WL1与P型半导体衬底处于正偏状态，源线SL接地，第一位线BL1接正偏信号，读取所述复合介质栅晶体管的输出电流。
进一步地，在电子输入或者输出之后，还包括如下步骤：
光电子的复位：调节第一字线WL1与P型半导体衬底处于零偏状态，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
光电子的收集：调节第一字线WL1与P型半导体衬底处于正偏状态，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，所述光电子的产生步骤中产生的光生电子空穴对在垂直电场的作用下分离，电子被分别扫入每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底
本发明的光电一体器件利用光电子进行工作，可以作为图像传感器使用，同时能解决初始信号分布不均匀的问题；利用电子进行工作，可以作为DRAM使用，提供短期存储功能；这些能力为图像传感器与人工智能相结合的应用提供技术支撑。
附图说明
图1是本发明的器件结构图；
图2是本发明器件的(a)符号图，(b)是(a)图的符号简化图；
图3是本发明的阵列结构图。
具体实施方式
本实施例提供了一种基于复合介质栅结构的光电一体器件，其结构如图1所示，包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管，其中，所述复合介质栅光敏探测器用于收集、存储和读出感光的光电子，其在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅，在衬底内设有第一漏极，不设源极；所述复合介质栅晶体管用于向所述复合介质栅光敏探测器输入或输出电子，其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅，在衬底内设有源极和第二漏极。复合介质栅晶体管与复合介质栅光敏探测器的横向间距为工艺支持的最小间距，使得复合介质栅晶体管第一漏极的电子可以跃过两个晶体管直接的势垒。
基于复合介质栅结构的光电一体器件的符号如图2的(a)图所示，包括第一控制栅、第二控制栅、源极、第一漏极和第二漏极和衬底；考虑到通常采用P型衬底，因此可以将符号简化为图2的(b)图的形式。
基于此，图3给出了N行M列的光电一体阵列架构，共有N个第一字线WL1信号，分别连接N个第一控制栅；共有N个第二字线WL2信号，分别连接N个第二控制栅；共有M个源线SL信号，分别连接M个复合介质栅光敏探测器的漏极；共有M个第一位线BL1信号，分别连接M个复合介质栅光敏探测器的第一漏极；共有M个第二位线BL2信号，分别连接M个复合介质栅晶体管的第二漏极。
实施例1
本实施例给出一种基于上述阵列解决初始信号分布不均匀的方案。假设图3中的阵列尺寸为16×16，即N＝16、M＝16，记阵列中每个基于复合介质栅结构的光电一体器件为Mi,j，其中i为行、j为列，从左下角开始编号，即左下角所述基于复合介质栅结构的光电一体器件为M1,1，右上角基于复合介质栅结构的光电一体器件编号为M16,16。假设每个基于复合介质栅结构的光电一体器件中所述复合介质栅光敏探测器原始阈值电压为VTH1,0，由于工艺偏差导致的初始阈值电压偏移量为
Figure BDA0003569902560000041
光电子导致的阈值电压偏移为Vopt，即：
Figure BDA0003569902560000042
如若采用常规方案，则采集到图像信号
Figure BDA0003569902560000043
后，并不能消除
Figure BDA0003569902560000044
的影响，导致图像具有标准差：
Figure BDA0003569902560000045
如若采用本发明所述方案，可消除σ的影响。具体方案如下：
(1)电子的输入：调节第二字线WL2接3V，P型半导体衬底接-3V，在第二位线BL2施加1kHz，3.3V的负脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入，其中第i行、第j列光电一体器件Mi,j的输入值为
Figure BDA0003569902560000046
(2)电子的输出：在本实施例中，不需要对感光数据进行额外的运算，因此无需此步骤；
(3)光电子的复位：调节第一字线WL1接-3V，P型半导体衬底接-3V，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
(4)光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
(5)光电子的收集：调节第一字线WL1接0V，P型半导体衬底接-3V，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，步骤(4)中产生的光生电子空穴对在垂直电场的作用下分离，电子被分别扫入每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底；
(6)信号的读出：在步骤(5)的正偏压状态下，源线SL接0V，第一位线BL1接0.2V，读取所述复合介质栅晶体管的输出电流，基于复合介质栅结构的光电一体器件中所述复合介质栅光敏探测器阈值电压：
Figure BDA0003569902560000051
即：
Figure BDA0003569902560000052
消除了σ的影响。
实施例2
本实施例给出另一种区别于实施例1的用于解决初始信号分布不均匀的方案。
具体方案如下：
(1)电子的输入：在本实施例中，不需要对感光数据进行额外的运算，因此无需此步骤；
(2)电子的输出：调节第二字线WL2接3V，P型半导体衬底接-3V，在第二位线BL2施加1kHz，3.3V的正脉冲，使得每个器件中电子跃过所述所述第一底层绝缘介质层下方P型半导体衬底内沟道与第一底层绝缘介质层下方P型半导体衬底内的耗尽区之间的势垒，完成电子的输出，其中第i行、第j列光电一体器件Mi,j的输出值为
Figure BDA0003569902560000053
(3)光电子的复位：调节第一字线WL1接-3V，P型半导体衬底接-3V，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
(4)光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
(5)光电子的收集：调节第一字线WL1接0V，P型半导体衬底接-3V，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，步骤(4)中产生的光生电子空穴对在垂直电场的作用下分离，电子被分别扫入每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底；
(6)信号的读出：在步骤(5)的正偏压状态下，源线SL接0V，第一位线BL1接0.2V，读取所述复合介质栅晶体管的输出电流，基于复合介质栅结构的光电一体器件中所述复合介质栅光敏探测器阈值电压：
Figure BDA0003569902560000061
即：
Figure BDA0003569902560000062
消除了σ的影响。
实施例3
本实施例给出一种基于上述阵列作为DRAM使用，提供短期存储功能的方案。假设图3中的阵列尺寸为16×16，即N＝16、M＝16，记阵列中每个基于复合介质栅结构的光电一体器件为Mi,j，其中i为行、j为列，从左下角开始编号，即左下角所述基于复合介质栅结构的光电一体器件为M1,1，右上角基于复合介质栅结构的光电一体器件编号为M16,16。假设每个基于复合介质栅结构的光电一体器件中所述复合介质栅光敏探测器原始阈值电压为VTH1,0，即：
Figure BDA0003569902560000063
当需要存储数据时：
(1)电子的输入：调节第二字线WL2接3V，P型半导体衬底接-3V，在第二位线BL2施加1kHz，3.3V的负脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入，其中第i行、第j列光电一体器件Mi,j的输入值为
Figure BDA0003569902560000064
(2)电子的输出：无需此步骤；
(3)光电子的复位：无需此步骤；
(4)光电子的产生：无需此步骤；
(5)光电子的收集：无需此步骤；
(6)信号的读出：调节第一字线WL1接0V，P型半导体衬底接-3V，源线SL接0V，第一位线BL1接0.2V，读取所述复合介质栅晶体管的输出电流，基于复合介质栅结构的光电一体器件中所述复合介质栅光敏探测器阈值电压：
Figure BDA0003569902560000065
即：
Figure BDA0003569902560000066
完成了数据的存储与读取，而且该方案相较于现行的DRAM方案具有读出噪声小、存储时间长、非破坏性读取等优势。

Claims (6)

1.基于复合介质栅结构的光电一体器件，其特征在于，包括形成在同一P型半导体衬底上方的复合介质栅光敏探测器和复合介质栅晶体管，其中，所述复合介质栅光敏探测器用于收集、存储和读出感光的光电子，其在衬底上方依次设有第一底层绝缘介质层、第一浮栅、第一顶层绝缘介质层和第一控制栅，在衬底内设有第一漏极，不设源极；所述复合介质栅晶体管用于向所述复合介质栅光敏探测器输入或输出电子，其在衬底上方依次设有第二底层绝缘介质层、第二浮栅、第二顶层绝缘介质层和第二控制栅，在衬底内设有源极和第二漏极。
2.如权利要求1所述基于复合介质栅结构的光电一体器件的操作方法，其特征在于，包括如下步骤：
(1)电子的输入：调节所述第二控制栅与P型半导体衬底处于正偏状态，在所述第一漏极施加正脉冲，使得电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入；
或者电子的输出：调节所述第二控制栅与P型半导体衬底处于正偏状态，在所述第一漏极施加负脉冲，使得电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输出；
(2)信号的读出：调节所述第一控制栅与P型半导体衬底处于正偏压状态，所述源极接地，所述第二漏极接正偏信号，读取所述复合介质栅晶体管的输出电流。
3.根据权利要求2所述基于复合介质栅结构的光电一体器件的操作方法，其特征在于，在电子输入或者输出之后，还包括如下步骤：
光电子的复位：调节所述第一控制栅与P型半导体衬底处于零偏状态，使得所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
光电子的收集：调节所述第一控制栅与P型半导体衬底处于正偏压状态，使得所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，所述光电子的产生步骤中产生的光生电子空穴对在垂直电场的作用下分离，电子被扫入所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底。
4.基于复合介质栅结构的光电一体器件阵列，其特征在于，将如权利要求1所述的光电一体器件采用NOR架构形成阵列：
对于N行M列的所述光电一体器件阵列，共有N个第一字线WL1信号，分别连接N个所述光电一体器件的第一控制栅；共有N个第二字线WL2信号，分别连接N个所述光电一体器件的第二控制栅；共有M个源线SL信号，分别连接M个所述源极；共有M个第一位线BL1信号，分别连接M个所述第一漏极；共有M个第二位线BL2信号，分别连接M个所述第二漏极。
5.如权利要求4所述基于复合介质栅结构的光电一体器件阵列的操作方法，其特征在于，包括如下步骤：
(1)电子的输入：调节第二字线WL2与P型半导体衬底处于正偏状态，在第二位线BL2施加正脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输入；
或者电子的输出：调节第二字线WL2与P型半导体衬底处于正偏状态，在第二位线BL2施加负脉冲，使得每个器件中电子跃过所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区与所述第一底层绝缘介质层下方P型半导体衬底内沟道之间的势垒，完成电子的输出；
(2)信号的读出：调节第一字线WL1与P型半导体衬底处于正偏状态，源线SL接地，第一位线BL1接正偏信号，读取所述复合介质栅晶体管的输出电流。
6.根据权利要求5所述基于复合介质栅结构的光电一体器件阵列的操作方法，其特征在于，在电子输入或者输出之后，还包括如下步骤：
光电子的复位：调节第一字线WL1与P型半导体衬底处于零偏状态，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区消失，完成光电子的复位；
光电子的产生：光电子入射到P型半导体衬底，产生光生电子空穴对；
光电子的收集：调节第一字线WL1与P型半导体衬底处于正偏状态，使得每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区产生，所述光电子的产生步骤中产生的光生电子空穴对在垂直电场的作用下分离，电子被分别扫入每个器件中所述第一底层绝缘介质层下方P型半导体衬底内的耗尽区，空穴被扫出衬底。
CN202210316355.6A 2022-03-29 2022-03-29 基于复合介质栅结构的光电一体器件、阵列及其方法 Pending CN114843295A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210316355.6A CN114843295A (zh) 2022-03-29 2022-03-29 基于复合介质栅结构的光电一体器件、阵列及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210316355.6A CN114843295A (zh) 2022-03-29 2022-03-29 基于复合介质栅结构的光电一体器件、阵列及其方法

Publications (1)

Publication Number Publication Date
CN114843295A true CN114843295A (zh) 2022-08-02

Family

ID=82563614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210316355.6A Pending CN114843295A (zh) 2022-03-29 2022-03-29 基于复合介质栅结构的光电一体器件、阵列及其方法

Country Status (1)

Country Link
CN (1) CN114843295A (zh)

Similar Documents

Publication Publication Date Title
CN209389038U (zh) 图像传感器
CN107658321B (zh) 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN107180844B (zh) 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
US6781178B2 (en) Non-volatile solid state image pickup device and its drive
US20010050402A1 (en) Photoelectric converter, its driving method, and system including the photoelectric converter
CN109728006B (zh) 基于复合介质栅mosfet的全局曝光光敏探测器
US20120200752A1 (en) Solid-state image pickup device
US20160049431A1 (en) Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor
US4980546A (en) Photosensitive device of the type with amplification of the signal at the photosensitive dots
CN112511769B (zh) 一种图像传感器像素电路以及图像传感阵列
CN102544039B (zh) 基于复合介质栅mosfet光敏探测器源漏浮空编程方法
CN108666336B (zh) 一种utbb光电探测器阵列及其工作方法
CN113437099B (zh) 光电探测器及其制造方法及相应的光电探测方法
CN103716559A (zh) 像素单元读出装置及方法、像素阵列读出装置及方法
US20040164227A1 (en) Solid-state imaging device and method of manufacturing the same
CN107425847B (zh) 一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路
JP6903637B2 (ja) 画素検知回路及びその駆動方法、画像センサ、電子機器
US20050040446A1 (en) Solid state image pickup device and camera using the solid state image pickup device
CN109979930B (zh) 基于复合介质栅光敏探测器的2×2阵列布局及工作方法
CN109470283B (zh) 探测电路及其驱动方法、基板、探测器
CN103227184B (zh) 基于复合介质栅结构像素单元的成像阵列及其曝光操作方法
CN114843295A (zh) 基于复合介质栅结构的光电一体器件、阵列及其方法
WO2018234925A1 (ja) 撮像装置
CN111554699A (zh) 基于复合介质栅结构的光敏探测单元、探测器及其方法
CN112802861A (zh) 复合介质栅横向收集光敏探测单元、探测器及其工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination