CN114826308A - 无线接收芯片及接收机 - Google Patents
无线接收芯片及接收机 Download PDFInfo
- Publication number
- CN114826308A CN114826308A CN202210748128.0A CN202210748128A CN114826308A CN 114826308 A CN114826308 A CN 114826308A CN 202210748128 A CN202210748128 A CN 202210748128A CN 114826308 A CN114826308 A CN 114826308A
- Authority
- CN
- China
- Prior art keywords
- switch
- circuit
- capacitor
- receiving chip
- wireless receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
本发明公开了一种无线接收芯片,包括晶振电路、增益电路和低通滤波电路,还包括:补偿模块、第一存储模块以及第二存储模块。补偿模块与晶振电路连接,用于提高晶振电路的启动速度;第一存储模块与低通滤波电路连接,用于存储低通滤波电路在稳定工作状态下的工作电压并在低通滤波器需要被唤醒时输出该工作电压;第二存储模块与增益电路连接,用于存储增益电路在稳定工作状态下的工作电压并在增益电路需要被唤醒时输出该工作电压。根据本发明的无线接收芯片,通过增加补偿模块、第一存储模块和第二存储模块提高晶振电路、低通滤波电路和增益电路的响应、启动速度,从而提高无线接收芯片的唤醒速度,降低了无线接收芯片开启的功耗。
Description
技术领域
本发明是关于集成电路领域,特别是关于一种无线接收芯片及接收机。
背景技术
在智能家居及物联网领域,低功耗无线收发芯片占据着不可忽视的作用。为了保证无线收发的距离,接收机的灵敏度通常都要求-110dBm以上。CMOS工艺噪声水平通常较差,需要毫安级的电流以降低器件噪声,才能达到上述要求。用几千毫安时的锂电池供电的话续航也就几天时间,因此需要一定的方法降低接收机的功耗。比较容易想到的方法就是间歇开启、关闭接受芯片,当然如果芯片启动过程太长,就会使芯片开关周期太长,显得反应太慢,并且启动过程也在浪费功耗。为了降低芯片开启的功耗,就需要接受芯片能够快速的休眠唤醒。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种无线接收芯片及接收机,其能够被快速的休眠唤醒。
为实现上述目的,本发明的实施例提供了一种无线接收芯片,包括晶振电路、增益电路和低通滤波电路,所述无线接收芯片还包括:补偿模块、第一存储模块以及第二存储模块。
补偿模块与晶振电路连接,用于提高晶振电路的启动速度;第一存储模块与低通滤波电路连接,用于存储低通滤波电路在稳定工作状态下的工作电压并在低通滤波器需要被唤醒时向低通滤波电路输出该工作电压;第二存储模块与增益电路连接,用于存储增益电路在稳定工作状态下的工作电压并在增益电路需要被唤醒时向增益电路输出该工作电压。
在本发明的一个或多个实施例中,所述晶振电路包括第一PMOS管、第一NMOS管、第一电容、第二电容和电阻;
所述第一PMOS管和第一NMOS管的栅极相连并连接第一电容的第一端以及补偿模块,所述第一电容的第二端接地,所述第一PMOS管和第一NMOS管的漏极相连并连接第二电容的第一端以及补偿模块,所述第二电容的第二端接地,所述电阻的第一端连接第一电容的第一端,所述电阻的第二端连接第二电容的第一端,所述第一PMOS管的源极连接电源VIN,所述第一NMOS管的源极接地。
在本发明的一个或多个实施例中,所述补偿模块包括第二PMOS管、第二NMOS管、第一开关和第二开关;
所述第二PMOS管和第二NMOS管的栅极相连并连接第一PMOS管的栅极,所述第二PMOS管的漏极通过第一开关连接第一PMOS管的漏极,所述第二NMOS管的漏极通过第二开关连接第一PMOS管的漏极,所述第二PMOS管的源极连接电源VIN,所述第二NMOS管的源极接地。
在本发明的一个或多个实施例中,所述第一存储模块包括运算放大器、第三开关、第四开关、第五开关、第六开关和第三电容;
所述第三开关的第一端和第六开关的第一端相连,所述第四开关的第一端和第五开关的第一端相连并与第三电容的第一端相连,所述第三电容的第二端接地,所述第三开关的第二端和第四开关的第二端相连并与运算放大器的第一输入端相连,所述第五开关的第二端和第六开关的第二端相连并与运算放大器的第二输入端相连,所述运算放大器的输出端和第二输入端短接。
在本发明的一个或多个实施例中,在关闭所述第三开关和第五开关、断开所述第四开关和第六开关时,通过所述第三电容存储低通滤波电路在稳定工作状态下的工作电压,在关闭所述第四开关和第六开关、断开所述第三开关和第五开关时,通过所述第三电容向低通滤波电路输出该工作电压。
在本发明的一个或多个实施例中,所述第一存储模块和第二存储模块的结构相同。
在本发明的一个或多个实施例中,还包括低噪放大器、混频器、倍频器、增益放大器、峰值检测电路和比较整形电路,所述晶振电路、倍频器和混频器依次连接,所述低噪放大器与混频器相连,所述混频器、增益放大器、峰值检测电路、低通滤波电路、增益电路和比较整形电路依次连接,所述增益放大器和增益电路相连。
本发明还公开了一种接收机,包括所述的无线接收芯片。
与现有技术相比,根据本发明实施例的无线接收芯片及接收机,通过增加补偿模块、第一存储模块和第二存储模块提高晶振电路、低通滤波电路和增益电路的响应、启动速度,从而提高无线接收芯片的唤醒速度,降低了无线接收芯片开启的功耗。
附图说明
图1是根据本发明一实施例的无线接收芯片的第一电路原理图。
图2是根据本发明一实施例的无线接收芯片的第二电路原理图。
图3是根据本发明一实施例的晶振电路的电路原理图。
图4是根据本发明一实施例的第一存储模块的电路原理图。
具体实施方式
下面结合附图,对本发明的具体实施例进行详细描述,但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
如图1所示,本发明一具体实施例中的一种无线接收芯片,包括晶振电路OSC、倍频器PLL、低噪放大器LNA、混频器MIX、增益放大器AG_OP、峰值检测电路PEAK、低通滤波电路LPF、增益电路AGC和比较整形电路DO。
具体的,晶振电路OSC、倍频器PLL和混频器MIX依次相连,低噪放大器LNA和混频器MIX相连,混频器MIX、增益放大器AG_OP、峰值检测电路PEAK、低通滤波电路LPF、增益电路AGC和比较整形电路DO依次相连,增益电路AGC同时和增益放大器AG_OP相连。在本实施中,峰值检测电路PEAK和低通滤波电路LPF可以设置在一个模块上。
在本实施例中,首先通过发射机将数字信号VOUT调制到高频载波信号RF上,经天线发射被接收芯片收到后,通过低噪放大器LNA放大;同时晶振电路OSC通过倍频器PLL产生的高频本振信号IF;两个信号经混频器MIX产生接收芯片更易处理的中频信号LF,同时数字信号VOUT被转移到中频信号LF上。
增益放大器AG_OP放大中频信号LF,峰值检测电路PEAK从中频信号LF中解调出我们所需的数字信号VOUT,低通滤波电路LPF滤掉VOUT信号上的杂波;增益电路AGC通过控制增益放大器AG_OP的增益使数字信号VOUT的电压保持在接收芯片处理范围内。
经上述处理后的信号是一个类似模拟信号,比较整形电路DO将该信号整形还原出完美的数字信号VOUT。
如图2所示,无线接收芯片还包括补偿模块10、第一存储模块20和第二存储模块30。
其中,补偿模块10与晶振电路OSC连接,用于提高晶振电路OSC的启动速度。
如图3所示,晶振电路OSC包括第一PMOS管MP1、第一NMOS管MN1、第一电容C1、第二电容C2和电阻R。补偿模块10包括第二PMOS管MP2、第二NMOS管MN2、第一开关S1和第二开关S2。
具体的,第一PMOS管MP1和第一NMOS管MN1的栅极相连并连接第一电容C1的第一端以及补偿模块10,第一电容C1的第二端接地。第一PMOS管MP1和第一NMOS管MN1的漏极相连并连接第二电容C2的第一端以及补偿模块10,第二电容C2的第二端接地。电阻R的第一端连接第一电容C1的第一端,电阻R的第二端连接第二电容C2的第一端。第一PMOS管MP1的源极连接电源VIN,第一NMOS管MN1的源极接地。
第二PMOS管MP2和第二NMOS管MN2的栅极相连并连接第一PMOS管MP1的栅极。第二PMOS管MP2的漏极通过第一开关S1连接第一PMOS管MP1的漏极,第二NMOS管MN2的漏极通过第二开关S2连接第一PMOS管MP1的漏极。第二PMOS管MN2的源极连接电源VIN,第二NMOS管MN2的源极接地。
上述晶振原理可以用负阻的原理来解释,电阻R将各MOS管做的反相器的输入端和输出端短接,使其处于放大器状态,放大器的增益越大,负阻也越大,启动也越快。通常反相器尺寸越大,增益也越大,所以上述电路在正常工作时,第一开关S1和第二开关S2断开,只接入第一PMOS管MP1和第一NMOS管MN1;当接收芯片开启时,第一开关S1和第二开关S2闭合,将第二PMOS管MP2和第二NMOS管MN2并入电路,等效提高了反相器的尺寸与增益,达到了快速启动的目的。
如图2所示,第一存储模块20与低通滤波电路LPF连接,用于存储低通滤波电路LPF在稳定工作状态下的工作电压并在低通滤波电路LPF需要被唤醒时向低通滤波电路LPF输出该工作电压。
如图3所示,第一存储模块20包括运算放大器op、第三开关S3、第四开关S4、第五开关S5、第六开关S6和第三电容C3。
具体的,第三开关S3的第一端和第六开关S6的第一端相连并连接低通滤波电路LPF。第四开关S4的第一端和第五开关S5的第一端相连并与第三电容C3的第一端相连,第三电容C3的第二端接地。第三开关S3的第二端和第四开关S4的第二端相连并与运算放大器op的第一输入端相连。第五开关S5的第二端和第六开关S6的第二端相连并与运算放大器op的第二输入端相连,运算放大器op的输出端和第二输入端短接。
低通滤波电路LPF的稳定时间通常和滤波电路带宽有关,带宽1KHz的滤波电路,稳定时间一般需要几毫秒。为了快速稳定,将上次唤醒时刻的状态保存以用于下次唤醒时的快速稳定。
低通滤波电路LPF稳定时的工作电压是模拟信号,可以用第三电容C3和运算放大器op实现存储。在关闭第三开关S3和第五开关S5、断开第四开关S4和第六开关S6时,通过第三电容C3存储低通滤波电路LPF在稳定工作状态下的工作电压。在关闭第四开关S4和第六开关S6、断开第三开关S3和第五开关S5时,通过第三电容C3向低通滤波电路LPF输出工作电压。从而实现了将低通滤波电路LPF快速唤醒的目的。
如图2所示,第二存储模块30与增益电路AGC连接,用于存储增益电路AGC在稳定工作状态下的工作电压并在增益电路AGC需要被唤醒时向增益电路AGC输出该工作电压。
第二存储模块30和第一存储模块20的结构相同,所以不再赘述。
增益电路AGC为了控制输出的纹波,通常调节的速率不会太快,这样电路从启动到稳定就会需要很长时间。本实施例中将上次唤醒周期结束时的自动增益状态保存在第二存储模块30中,待下次唤醒时直接加载上次的状态,可大幅减少唤醒时间。
本实施例还公开了一种接收机,包括上述的无线接收芯片。
在无线接收芯片中,影响无线接收芯片的唤醒速度的主要因素是晶振电路OSC、低通滤波电路LPF和增益电路AGC的响应、启动速度。所以通过增加补偿模块10、第一存储模块20和第二存储模块30提高晶振电路OSC、低通滤波电路LPF和增益电路AGC的响应、启动速度,从而提高无线接收芯片的唤醒速度,降低了无线接收芯片开启的功耗。
值得注意的是,在其他实施例中,补偿模块10、第一存储模块20和第二存储模块30中可以选择只设置一个或者两个。即只提高晶振电路OSC、低通滤波电路LPF和增益电路AGC中的任意一个或者两个的响应、启动速度即可,具体情况需根据实际应用环境进行设置。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (8)
1.一种无线接收芯片,其特征在于,包括:晶振电路、增益电路和低通滤波电路,所述无线接收芯片还包括:
补偿模块,与晶振电路连接,用于提高晶振电路的启动速度;
第一存储模块,与低通滤波电路连接,用于存储低通滤波电路在稳定工作状态下的工作电压并在滤波电路需要被唤醒时向低通滤波电路输出该工作电压;以及
第二存储模块,与增益电路连接,用于存储增益电路在稳定工作状态下的工作电压并在增益电路需要被唤醒时向增益电路输出该工作电压。
2.如权利要求1所述的无线接收芯片,其特征在于,所述晶振电路包括第一PMOS管、第一NMOS管、第一电容、第二电容和电阻;
所述第一PMOS管和第一NMOS管的栅极相连并连接第一电容的第一端以及补偿模块,所述第一电容的第二端接地,所述第一PMOS管和第一NMOS管的漏极相连并连接第二电容的第一端以及补偿模块,所述第二电容的第二端接地,所述电阻的第一端连接第一电容的第一端,所述电阻的第二端连接第二电容的第一端,所述第一PMOS管的源极连接电源VIN,所述第一NMOS管的源极接地。
3.如权利要求2所述的无线接收芯片,其特征在于,所述补偿模块包括第二PMOS管、第二NMOS管、第一开关和第二开关;
所述第二PMOS管和第二NMOS管的栅极相连并连接第一PMOS管的栅极,所述第二PMOS管的漏极通过第一开关连接第一PMOS管的漏极,所述第二NMOS管的漏极通过第二开关连接第一PMOS管的漏极,所述第二PMOS管的源极连接电源VIN,所述第二NMOS管的源极接地。
4.如权利要求1所述的无线接收芯片,其特征在于,所述第一存储模块包括运算放大器、第三开关、第四开关、第五开关、第六开关和第三电容;
所述第三开关的第一端和第六开关的第一端相连,所述第四开关的第一端和第五开关的第一端相连并与第三电容的第一端相连,所述第三电容的第二端接地,所述第三开关的第二端和第四开关的第二端相连并与运算放大器的第一输入端相连,所述第五开关的第二端和第六开关的第二端相连并与运算放大器的第二输入端相连,所述运算放大器的输出端和第二输入端短接。
5.如权利要求4所述的无线接收芯片,其特征在于,在关闭所述第三开关和第五开关、断开所述第四开关和第六开关时,通过所述第三电容存储低通滤波电路在稳定工作状态下的工作电压,在关闭所述第四开关和第六开关、断开所述第三开关和第五开关时,通过所述第三电容向低通滤波电路输出该工作电压。
6.如权利要求1所述的无线接收芯片,其特征在于,所述第一存储模块和第二存储模块的结构相同。
7.如权利要求1所述的无线接收芯片,其特征在于,还包括低噪放大器、混频器、倍频器、增益放大器、峰值检测电路和比较整形电路,所述晶振电路、倍频器和混频器依次连接,所述低噪放大器与混频器相连,所述混频器、增益放大器、峰值检测电路、低通滤波电路、增益电路和比较整形电路依次连接,所述增益放大器和增益电路相连。
8.一种接收机,其特征在于,包括如权利要求1~7任一项所述的无线接收芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210748128.0A CN114826308B (zh) | 2022-06-29 | 2022-06-29 | 无线接收芯片及接收机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210748128.0A CN114826308B (zh) | 2022-06-29 | 2022-06-29 | 无线接收芯片及接收机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114826308A true CN114826308A (zh) | 2022-07-29 |
CN114826308B CN114826308B (zh) | 2022-09-16 |
Family
ID=82522977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210748128.0A Active CN114826308B (zh) | 2022-06-29 | 2022-06-29 | 无线接收芯片及接收机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114826308B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103605397A (zh) * | 2013-11-21 | 2014-02-26 | 无锡中星微电子有限公司 | 电压跟随电路 |
CN106059533A (zh) * | 2016-06-06 | 2016-10-26 | 四川和芯微电子股份有限公司 | 低功耗晶振电路 |
CN106788486A (zh) * | 2016-12-02 | 2017-05-31 | 华南理工大学 | 一种带温度补偿的发射机及其温度补偿方法 |
CN108401476A (zh) * | 2018-03-09 | 2018-08-14 | 深圳市汇顶科技股份有限公司 | 晶体振荡器 |
CN110554389A (zh) * | 2019-09-26 | 2019-12-10 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
CN211086600U (zh) * | 2019-09-26 | 2020-07-24 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
CN114006615A (zh) * | 2021-11-24 | 2022-02-01 | 珠海一微半导体股份有限公司 | 一种快速起振的晶振电路及控制方法 |
-
2022
- 2022-06-29 CN CN202210748128.0A patent/CN114826308B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103605397A (zh) * | 2013-11-21 | 2014-02-26 | 无锡中星微电子有限公司 | 电压跟随电路 |
CN106059533A (zh) * | 2016-06-06 | 2016-10-26 | 四川和芯微电子股份有限公司 | 低功耗晶振电路 |
CN106788486A (zh) * | 2016-12-02 | 2017-05-31 | 华南理工大学 | 一种带温度补偿的发射机及其温度补偿方法 |
CN108401476A (zh) * | 2018-03-09 | 2018-08-14 | 深圳市汇顶科技股份有限公司 | 晶体振荡器 |
CN110554389A (zh) * | 2019-09-26 | 2019-12-10 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
CN211086600U (zh) * | 2019-09-26 | 2020-07-24 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
CN114006615A (zh) * | 2021-11-24 | 2022-02-01 | 珠海一微半导体股份有限公司 | 一种快速起振的晶振电路及控制方法 |
Non-Patent Citations (1)
Title |
---|
吴剑龙等: "《一种采用双采样技术的高性能采样保持电路》", 《现代电子技术》 * |
Also Published As
Publication number | Publication date |
---|---|
CN114826308B (zh) | 2022-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3219017B1 (en) | Transformer based impedance matching network | |
CN102790596B (zh) | 一种消除直流失调的自动增益控制放大器 | |
US8289074B2 (en) | Discrete time operational transconductance amplifier for switched capacitor circuits | |
US10270486B2 (en) | Ultra-low power receiver | |
KR20220016151A (ko) | 저전력 수신기 및 관련 회로들 | |
WO2009117587A1 (en) | Ultra low-power transmission system | |
AU2013274303B2 (en) | Ultra-low-power radio for short-range communication | |
CN114826308B (zh) | 无线接收芯片及接收机 | |
JP4724705B2 (ja) | 無線受信用半導体回路及びそれを備えた無線受信装置 | |
CN103023837A (zh) | 频率检测电路、射频信号处理装置以及电感电容校正方法 | |
JP5109895B2 (ja) | 増幅回路及び受信装置 | |
US20080317105A1 (en) | Low-current radio-frequency transceiver for use in short-range duplex communications applications | |
US9510288B1 (en) | Concurrent, reconfigurable, low power harmonic wake-up and main radio receiver | |
US10243518B2 (en) | Single input, dual output path low-noise amplifier | |
US7184799B1 (en) | Method and apparatus for reducing wake up time of a powered down device | |
US7423489B2 (en) | Low return loss resistive feedback amplifier | |
CN201590805U (zh) | 低噪声放大器及射频信号接收器 | |
CN113098402B (zh) | 一种中心频率自校准的低功耗带通放大电路 | |
CN111867025B (zh) | 一种低功耗微波传感器及其控制电路 | |
Zhang et al. | A 0.5-V, 1.79-μW, 250-kbps Wake-up Receiver for IoT application in 90-nm CMOS | |
Mohen et al. | A 2.4-GHz-low-power CMOS RF transmitter for IEEE 802.15. 4 standard | |
CN111716966B (zh) | 一种低频接收机以及胎压监测设备 | |
Zhao et al. | A 55uW BLE Wake-up Receiver with Offset-based Peak Detection Achieving− 90dBm Sensitivity | |
Chen et al. | An ultra-small area and high-sensitivity wireless receiver for ISM and MICS band application | |
Park et al. | A noise optimized passive mixer for charge-domain sampling applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |