CN114822442A - 扫描驱动电路、显示模组与显示装置 - Google Patents

Abstract

本申请涉及一种扫描驱动电路，扫描驱动电路包括输入模块、移位寄存模块、电位转换模块、输出缓冲模块和信号处理模块。输入模块用于输入初始时钟信号与启动信号至移位寄存模块。移位寄存模块用于依据启动信号与初始时钟信号输出时钟信号至电位转换模块。电位转换模块用于放大多个时钟信号的电压。输出缓冲模块用于放大多个时钟信号的电流并获得至少一个第一时钟信号。本申请扫描驱动电路还包括信号处理模块，信号处理模块依据编程信号调整第一时钟信号的波形并获得第二时钟信号，并将第二时钟信号输出至扫描信号输出单元。通过本申请扫描驱动电路，能够调整第一时钟信号波形。本申请还提供一种显示模组、及显示装置。

Description

扫描驱动电路、显示模组与显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种扫描驱动电路、显示模组与显示装置。

背景技术

显示装置在产品开发过程中，一般需要进行传导发射(Conducted Emission，CE)测试，即测试显示装置工作时通过电源线、信号线和互连线向外发射的干扰信号，并测试这些干扰信号携带的辐射能量是否超过生产标准要求的界限值。显示装置产生的干扰信号，通常是由于液晶显示面板在显示图像时，其内部的扫描驱动电路产生的驱动扫描信号具有固定频率，该固定频率会产生辐射能量峰值，进而导致显示装置在使用过程中对周围的人体产生不良影响，或对周围其他电子产品正常工作造成影响。

为了避免驱动扫描信号的固定频率产生能量峰值，目前常用的方式将扫描驱动电路与RC电路组合，以使得驱动扫描信号的上升沿和下降沿更平缓，进而实现将固定频率的辐射能量分散开的效果，避免固定频率产生能量峰值。在选择RC电路时，需要通过不断的焊接不同规格、不同数量的电阻和电容进行调试，从而降低了效率。

发明内容

针对上述技术问题，本申请提供一种能够基于预设编程信号调整时钟信号波形的扫描驱动电路，并提供一种具有该扫描驱动电路的显示模组，及具有该显示模组的显示装置。

为解决上述技术问题，本申请提供一种扫描驱动电路，用于为液晶显示面板中的扫描信号输出单元提供至少一个时钟信号，时钟信号用于控制扫描信号输出单元输出扫描信号，扫描驱动电路包括依次电性连接的输入模块、移位寄存模块、电位转换模块和输出缓冲模块。输入模块用于输入初始时钟信号与启动信号至移位寄存模块。移位寄存模块用于依据启动信号与初始时钟信号输出多个具有第一相位差的时钟信号至电位转换模块。电位转换模块用于放大多个时钟信号的电压。输出缓冲模块用于放大多个时钟信号的电流并获得至少一个第一时钟信号。

本申请扫描驱动电路还包括连接于输出缓冲模块的信号处理模块，信号处理模块依据接收到的编程信号调整第一时钟信号的波形并获得第二时钟信号，且信号处理模块将第二时钟信号输出至扫描信号输出单元。

在本实施例中，通过设置信号处理模块，能够依据接收到的编程信号，调整第一时钟信号的波形，并获得满足需求的第二时钟信号，进而使得输入至液晶显示面板中的第二时钟信号所携带的辐射能量不对周围的人体产生不良影响，或不对周围其他电子产品正常工作产生影响，进而使得本申请显示装置满足传导发射测试。

可选的，调整第一时钟信号的波形包括调整第一时钟信号在上升沿与下降沿处电压变化速率。

在本实施例中，通过调整第一时钟信号在上升沿与下降沿处电压变化速率，能够调整第一时钟信号在上升沿与下降沿的平缓程度，进而能够调整第一时钟信号携带的辐射能量峰值，避免辐射能量峰值对周围的人体产生不良影响，或对周围其他电子产品正常工作造成影响。

可选的，信号处理模块包括相互电性连接的波形调整电路和选通电路，波形调整电路具有多个不同信号调整能力的波形调整单元组合。选通电路用于接收编程信号选择不同的波形调整单元组合对第一时钟信号进行波形调整。

在本实施例中，通过设置选通电路，能够实现波形调整电路中不同信号调整能力的波形调整单元组合，进而能够实现调整第一时钟信号波形的效果。

可选的，波形调整电路包括i个波形调整子单元，i为大于或者等于1的整数，每一个波形调整子单元包括时钟信号接收端、调整电阻、调整电容和时钟信号输出端，调整电阻、调整电容依次串联于时钟信号接收端与接地端之间，时钟信号输出端连接于调整电阻与调整电容之间的节点，多个波形调整子单元按照相邻位置的两个波形调整子单元的时钟信号输出端与时钟信号接收端连接的方式依次串联，其中第一位置的波形调整子单元的时钟信号接收端用于接收第一时钟信号，并且每个波形调整子单元的时钟信号输出端连接于选通电路。调整电阻与调整电容相互配合用于对输入的第一时钟信号进行波形调整。选通电路依据编程信号选择串联不同数量的波形调整子单元构成的波形调整单元组合以获得不同等级的信号调整能力。

可选的，串联的波形调整子单元的数量与第一时钟信号在上升沿与下降沿处电压变化速率为正相关。

可选的，选通电路包括编程信号输入端与i个选通子单元，编程信号输入端用于接收编程信号，每个选通子单元连接于编程信号输入端以及一个波形调整子单元的时钟信号输出端，编程信号用于控制不同位置的波形调整子单元所连接的选通子单元处于导通状态或者截止状态。当选通子单元处于导通状态则将对应位置的波形调整子单元的时钟信号输出端作为第二时钟信号的输出端。当选通子单元处于截止状态则将对应位置的波形调整子单元的时钟信号输出端不作为第二时钟信号的输出端。

可选的，编程信号为多位二进制数组合构成，编程信号为多位二进制数组合构成，编程信号输入端包括多个输入子端，每个输入子端分别接收一位二进制的电平信号。

可选的，每个选通子单元包括多个依次串联的排列设置的开关元件，每个开关元件的栅极连接于编程信号输入端的其中一个输入子端，多个开关元件按照相邻位置的两个开关元件的漏极与源极连接的方式依次串联，其中第一位置的开关元件连接波形调整单元的时钟信号输出端，最末位置的开关元件的漏极作为第二时钟信号的输出端。

本申请还提供一种显示模组，包括液晶显示面板、显示控制电路、数据驱动电路以及上述任一实施例中扫描驱动电路，显示控制电路用于从显示模组的外部信号源接收源数据信号以及初始时钟信号，并输出栅极输出控制信号和初始时钟信号至扫描驱动电路以及输出源极输出控制信号及图像信号至数据驱动电路。扫描驱动电路接收栅极输出控制信号与初始时钟信号，并依据编程信号对初始时钟信号的波形进行调整获得第二时钟信号，并输出对至液晶显示面板。数据驱动电路用于输出源极输出控制信号以及图像信号输出灰阶图像电压至液晶显示面板。液晶显示面板包括扫描信号输出单元、多条沿第一方向排布的扫描线和多条沿第二方向排布的数据线，第二方向垂直于第一方向，扫描信号输出单元自扫描驱动电路接收第二时钟信号并对应输出多个扫描信号，多个呈阵列排布的像素单元沿着第一方向排布成行并连接于其中一条扫描线以接收扫描信号，多个像素单元沿着第二方向排布成列并连接于其中一条数据线以接收灰阶图像电压以执行图像显示。

本申请还提供一种显示装置，包括上述任一实施例中的显示模组、电源模组和外壳，电源模组用于为显示模组提供图像显示用的驱动电压，外壳用于固定显示模组与电源模组。

本申请显示装置通过设置上述任一实施例中的显示模组，因此具备了本申请扫描驱动电路、及本申请显示模组所有可能具备的有益效果。即，本申请显示装置通过设置本申请扫描驱动电路，能够实现对第一时钟信号的波形的调整，进而改善本申请显示装置的传导发射测试结果。同时，通过本申请扫描驱动电路对第一时钟信号的波形的调整，能够使得本申请扫描驱动电路输出的第一时钟信号的波形满足其他测试要求。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中显示装置的结构示意图；

图2为图1中显示模组的一侧视角的剖面结构示意图；

图3为图1中显示模组的平面布局结构示意图；

图4为图3中液晶显示面板的像素单元的布局示意图；

图5为图3中所示扫描驱动电路的功能模块示意图；

图6为移位寄存模块的电路结构示意图；

图7为如图5所示信号处理模块的平面布局结构示意图；

图8为图7所示信号处理模块在一种实施例中的平面结构图；

图9为图8所示信号处理模块输出信号的波形图；

图10为图7所示信号处理模块在一种实施例中的平面结构图；

图11为图10所示信号处理模块输出信号的波形图；

图12为图7所示信号处理模块在一种实施例中的平面结构图；

图13为图12所示信号处理模块输出信号的波形图。

附图标记说明：

显示装置-100；显示模组-10；显示面-10a；数据驱动电路-11；液晶显示面板-13；阵列基板-131；液晶层-132；彩膜基板-133；显示控制电路-14；像素单元-15；背光模组-17；电源模组-20；扫描驱动电路-30；输入模块-31；移位寄存模块-32；移位寄存单元-321；与门控制器-321a；移位寄存器-321b；电位转换模块-33；输出缓冲模块-34；信号处理模块-35；波形调整电路-351；选通电路-352；选通子单元-3521；第i选通子单元-3521i；第一选通子单元-35211；第三选通子单元-35213；第四选通子单元-35214；第五选通子单元-35215；第七选通子单元-12527；第八选通子单元-35218；第一方向-F1；第二方向-F2；外壳-40；编程模块-50；多条扫描线-S1～Sn；数据线-D1～Dm；扫描信号输出单元-GOA；启动信号-STV；时钟信号-CLK；控制信号-Cg；移位方向控制信号-Left/Right；第一时钟信号-CLK1；第二时钟信号-CLK2；时钟信号接收端-CI；接地端-GND；调整电容-Ci；调整电阻-Ri；时钟信号输出端-CO；上升沿-a；下降沿-b；低电平-VL；高电平-VH；编程信号输入端-P；多个输入子端-P1～Pj。

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

应当理解，尽管在本文可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本文范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语"如果"可以被解释成为"在……时"或"当……时"或"响应于确定"。再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。本申请使用的术语“或”、“和/或”、“包括以下至少一个”等可被解释为包括性的，或意味着任一个或任何组合。例如，“包括以下至少一个：A、B、C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A和B和C”，再如，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A和B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

本文参阅作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

在本文中，使用了“A在C上的正投影覆盖B在C上的正投影”这样的表述，其是指A在C上的正投影与B在C上的正投影的边界重合，或者，A在C上的正投影与B在C上的正投影的边界至少部分不重合，且B在C上的正投影位于A在C上的正投影范围之内。

请参阅图1，图1为本申请一实施例中显示装置100的结构示意图。显示装置100包括显示模组10、电源模组20、扫描驱动电路30(请参阅图3所示)和外壳40，显示模组10、电源模组20和扫描驱动电路30均由外壳40固定。其中，显示模组10用于显示图像，包括相对的显示面10a和非显示面(图中未示出)，显示面10a从外壳40的一侧向外露，以实现图像显示。

电源模组20设置于显示模组10的背面，也即设置于显示模组10的非显示面一侧，用于为显示模组10、扫描驱动电路30提供电源电压。外壳40为显示模组10、电源模组20、扫描驱动电路30提供固定与保护作用。

进一步，请参阅图2，图2为图1中显示模组10的一侧视角的剖面结构示意图。

其中，显示模组10包括液晶显示面板13和背光模组17(Back light Module,BM)，其中，背光模组17用于提供显示用的光线至液晶显示面板13，液晶显示面板13依据待显示的图像信号(Data)出射相应的光线以执行图像显示。其中需要说明的是，显示模组10还包括其他元件或者组件，例如还包括电源模组、信号处理器模组、信号感测模组等辅助功能模组，本实施例不再赘述。

液晶显示面板13包括有阵列基板(Array substrate,AS)131与彩膜基板(Colorfilm substrate,CF)133，以及夹设于阵列基板131与彩膜基板133的液晶层132。阵列基板131与彩膜基板133上设置驱动元件依据图像信号Data产生相应的电场，从而驱动液晶层132中液晶分子旋转的角度以出射相应亮度的光线，以执行图像显示。本实施例中液晶显示面板13为液晶显示面板。

请参阅图3，图3为图1中显示模组10的平面布局结构示意图。

如图3所示，显示模组10在包括液晶显示面板13时，还包括数据驱动电路11、扫描驱动电路30及显示控制电路14。

显示控制电路14用于从显示模组10的外部信号源接收表示图像信息的源数据信号、取得同步用的时钟信号CK、水平同步信号Hsyn及垂直同步信号Vsyn，并输出供控制扫描驱动电路30使用的栅极输出控制信号Cg、供控制数据驱动电路11使用的源极输出控制信号Cs及表示图像信息的调整图像信号Data。

本实施例中，显示控制电路14对源数据信号进行数据调整处理后获得调整图像信号Data，并且将调整图像信号Data传输至数据驱动电路11。

数据驱动电路11连接多条数据线D1～Dm，用于输出以灰阶值形式保持并传输的图像信号或者数据信号(Data)至像素单元15。扫描驱动电路30连接于显示控制电路用于连接显示控制电路14，用于接收自显示控制电路14输出的栅极输出控制信号Cg和初始时钟信号CPV，并将栅极输出控制信号Cg作为触发其工作使能的启动信号STV，并依据接收到的编程信号对所述初始时钟信号CPV进行波形调整处理后获得时钟信号CLK，并且将启动信号STV和时钟信号CLK输出至液晶显示面板13。

本实施例中，扫描驱动电路30设置于液晶显示面板13之外的电路板上，例如设置于一印刷电路板(Printed Circuit Board，PCB)上。

液晶显示面板13包括沿着第一方向F1延伸多条扫描线(Scan line)S1～Sn和多条沿着第二方向F2延伸的数据线(Data line)D1～Dm。其中，第一方向F1与第二方向F2相互垂直，并且多条扫描线S1～Sn之间、多条数据线D1～Dm之间以及扫描线S1～Sn与数据线D1～Dm之间相互绝缘。

多条扫描线S1～Sn和数据线D1～Dm的交叉部均对应设置像素单元15。本实施例中，像素单元15可分别表示为P11～P1m，P21～P2m，……，Pn1～Pnm。

每一个像素单元15中，包含驱动元件与液晶层132。液晶层132在驱动元件的驱动下出射光线。本实施例中，驱动元件包含有半导体开关元件与储能元件，半导体开关可以为薄膜晶体管(Thin Film Transistor,TFT)，储能元件可以为像素电极(未标识)与公共电极(未标识)构成的电容。

更为具体地，请参阅图4，图4为图3中液晶显示面板13的像素单元的布局示意图。如图4所示，液晶显示面板13中，每一个像素单元15中，包含驱动元件与液晶层(未标示)。液晶层在驱动元件的驱动下出射光线。本实施例中，驱动元件包含有半导体开关元件与储能元件，半导体开关可以为薄膜晶体管(Thin Film Transistor，TFT)，储能元件可以为像素电极(图中未示出)与公共电极(图中未示出)构成的电容。

请继续参阅图3，本实施例中，液晶显示面板13还包括扫描信号输出单元(gate onarray,GOA)，扫描信号输出单元GOA设置于液晶显示面板13的其中一侧并连接于显示控制电路14、扫描驱动电路30以及多条扫描线S1～Sn。扫描信号输出单元GOA用于自扫描驱动电路30接收启动信号STV和至少一个时钟信号CLK，并根据接收的前述信号依序输出多个扫描信号至扫描线S1～Sn。其中，每条扫描线上接收的扫描信号用于控制与当前扫描线连接的像素单元开启并接收数据线提供的图像信号Data。

像素单元15在扫描线S1～Sn输出的扫描信号控制下开启，并接收数据线D1～Dm提供的对应图像信号Data中灰阶图像电压，并据此驱动液晶层132偏转相应的角度，从而将接收的背光按照偏转的相应角度出射相应亮度的光线，以达到依据图像信号出射相应亮度的光线进行图像显示。

请参阅图5，图5为图3所示扫描驱动电路30的功能模块示意图。如图5所示，扫描驱动电路30包括依次串联连接的输入模块31、移位寄存模块32、电位转换模块33、输出缓冲模块34、及信号处理模块35。

具体地，输入模块31用于依据栅极输出控制信号Cg输出启动信号STV和初始时钟信号CPV至移位寄存模块32。

移位寄存模块32用于接收自输入模块31输出的启动信号SVT和初始时钟信号CPV，并输出1-N级具有第一相位差的时钟信号至电位转换模块33。其中，N可以为8、或者8的整数倍的数值。本实施例中，N可以依据扫描线S1～Sn的数量以及液晶显示面板13的分辨率来设置，并不以此举例为限。

更为具体地，请参阅图6，图6为移位寄存模块32的电路结构示意图。

如图6所示，移位寄存模块32包括多个相互级联的移位寄存单元321，每一个移位寄存单元321中用于产生1个时钟信号，多个相互级联的移位寄存单元321则可以对应输出具有相同相位差的多个时钟信号。

其中，多个相互级联的移位寄存单元321的电路结构与工作原理相同，以第一级移位寄存单元321为例，每一个移位寄存单元321中至少包括电性连接的与门控制器321a和移位寄存器321b。

两个与门控制器321a分别接收启动信号STV以及移位方向控制信号(Left/Right)，并且通过或门(未标示)连接于移位寄存器321b。

本实施例中移位寄存器321b为D触发控制器，D触发器的触发端通过或门连接于两个与门控制器321a，D触发器的时钟信号端CLK连接于显示控制电路14以接收初始时钟信号CPV，D触发器的输出端Q用于输出第一级时钟信号CLK1。

D触发器在启动信号STV控制下处于使能状态，从而依据初始时钟信号CPV输出对应于的第一级时钟信号CLK1。

例如，在一种可能的实施例中，当与门控制器321a输出为1时，即输出高电平信号，D触发控制器使能启动，并依据时钟信号端CLK接收的初始时钟信号CPV的波形自输出端Q输出第一级时钟信号CLK1。同时，第一级时钟信号CLK1输出至下一级移位寄存单元321中并作为启动信号，以启动下一级移位寄存单元321使能。

可以理解，本实施例中，多个相互级联的移位寄存单元321指的是，第二级移位寄存单元321的与门控制器321a连接于第一级移位寄存单元321中D触发器的输出端Q，以此类推，第三级移位寄存单元321的与门控制器321a连接于第二级移位寄存单元321中D触发器的输出端Q。

请继续参阅图5，电位转换模块33用于接收自移位寄存模块32输出的至少一个时钟信号CLK，例如接收第一级移位寄存单元321输出第一级时钟信号CLK1，

并对第一级时钟信号CLK1的电压进行放大处理后输出至输出缓冲模块34中。例如，在一种可能的实施例中，通过电位转换模块33将第一级时钟信号CLK1的高电平放大至33V，低电平放大至-10V。

输出缓冲模块34用于接收自电位转换模块33输出的经过电压放大处理的第一级时钟信号CLK1，并将第一级时钟信号CLK1的电流进行放大处理，以增强第一级时钟信号CLK1的驱动能力。并且输出缓冲模块34对第一级时钟信号CLK1进行电流进行放大处理后，将第一级时钟信号CLK1输出至信号处理模块35中。

信号处理模块35连接于外部控制设备并自外部控制设备接收编程信号，以及依据编程信号对第一级时钟信号CLK1(请参阅图7)的波形进行调整，具体地，第一级时钟信号CLK1在上升沿与下降沿时电压的变化速率，也即是调整第一级时钟信号CLK1在上升沿与下降沿的曲率大小或者平缓程度。

更为具体地，请参阅图7，图7为如图5所示信号处理模块35的平面布局结构示意图。如图7所示，信号处理模块35用于对输入的第一级时钟信号CLK1的波形进行调整并获得第二时钟信号CLK2，为便于说明，波形调整前的第一级时钟信号后续简称第一时钟信号CLK1，调整后的时钟信号为第二时钟信号CLK2。

具体地，信号处理模块35包括相互电性连接的波形调整电路351和选通电路352，波形调整电路351具有多个不同信号调整能力的波形调整单元组合。

其中，波形调整电路351包括i个相互串行连接的波形调整子单元，i为大于或者等于1的整数。在每个波形调整子单元内部设有串联于时钟信号接收端CI与接地端GND之间的调整电容Ci和调整电阻Ri，每个波形调整子单元的时钟信号输出端CO连接于调整电容Ci和调整电阻Ri之间的任意一个节点。其中，每个波形调整子单元内部的调整电容Ci和调整电阻Ri的数量和规格可以依据实际需要进行调整。本实施例中，每个波形调整子单元中包括1个调整电容Ci和1个调整电阻Ri。每一个波形调整子单元的时钟信号输出端CO均连接于选通电路352。

多个相互串行连接的波形调整子单元指的是：多个波形调整子单元中，第一位置的波形调整子单元的时钟信号接收端CI接收第一时钟信号CLK1，时钟信号输出端CO连接于第二位置的波形调整子单元的时钟信号接收端CI，以此类推，相邻位置的两个波形调整子单元中，后一个位置的波形调整子单元的时钟信号接收端CI连接于前一个位置的波形调整子单元的时钟信号输出端CO。

波形调整子单元用于对输入的第一时钟信号CLK1进行波形调整，选通电路352用于选择串联不同数量的波形调整子单元来对输入的第一时钟信号CLK1进行调整，从而获得不同波形的第二时钟信号CLK2。串联的波形调整子单元的数量与第一时钟信号CLK1在上升沿a与下降沿b处电压变化速率为正相关。可以理解，经过串联的数量越多的波形调整子单元的调整，第一时钟信号CLK1中上升沿与下降沿的平缓程度越大，经过串联的数量越少的波形调整子单元的调整，第一时钟信号CLK1中上升沿与下降沿的平缓程度越小。

换言之，波形调整电路351中串联的波形调整子单元的数量决定了第一时钟信号CLK1从低电平VL到高电平VH的时间以及或从高电平VH到低电平VL的时间长度，即串联的电阻R和电容C越多，低电平VL到高电平VH、或从高电平VH到低电平VL的时间越长，波形调整后的第二时钟信号CLK2波形的输出的上升沿a、或下降沿b越平缓。反之，串联的电阻R和电容C越少，低电平VL到高电平VH、或从高电平VH到低电平VL的时间越短，波形调整后的第二时钟信号CLK2波形的输出的上升沿a、或下降沿b越陡峭。

即通过从不同的波形调整子单元的时钟信号端输出端CO能够获得不同波形的第二时钟信号CLK2。

选通电路352用于选择与不同的波形调整子单元组合。具体地，如图7所示，选通电路352包括编程信号输入端P、和选通子单元3521。编程信号输入端P用于接收编程信号，其包括多个输入子端P1～Pj。其中，每个子端P1～Pj分别接收一位二进制的电平信号。可以理解，本实施例中，编程信号为多位二进制数组合构成。在图7所示的实施例中，编程信号输入端P包括输入子端P1-输入子端P6，即在本实施例中，j＝6。需要说明的是，在本申请的其他实施例中，j的数值还可以依据实际需要进行调整。

如图7所示，选通子单元3521的数量为i个，i为大于或者等于1的整数，即第一选通子单元35211-第i选通子单元3521i。其中，i的数值对应波形调整子单元的数量设置，即一个选通子单元3521与一个波形调整子单元对应连接。在图7所示的实施例中，i的数值为8，即选通子单元3521包括第一选通子单元35211-第八选通子单元35218。

具体的，如图7所示，每个选通子单元3521连接于编程信号输入端P以及对应与一个波形调整子单元电性连通，且每个选通子单元3521中包括至少设有一个开关元件，开关元件在编程信号控制下处于开启或者关闭状态，并通过开关元件在同一时间的开启、关闭的组合实现选通子单元3521导通、或断开状态，从而选通不同的波形调整子单元的时钟信号输出端CO作为第二时钟信号CLK2的输出端。

其中，开关元件可以为P型金属氧化物半导体场效应晶体(Positive ChannelMetal Oxide Semiconducto，PMOS)管、或N型金属氧化物半导体场效应晶体(NositiveChannel Metal Oxide Semiconducto，NMOS)管、或其他能够实现导通、或断开选通子单元3521的开关元件。

例如，在一种可能的实施例中，选通电路352中的开关元件为PMOS管，即在每一个选通子单元3521中均设有至少一个PMOS管，通过至少一个PMOS管在同一时间的开启、关闭，以实现选通子单元3521导通、或断开状态。

如图7所示，每一个选通子单元3521中的PMOS管依次串联，PMOS管的栅极(Gate，G)连接于编程信号输入端P，且每一个选通子单元3521中的第一位置的开关元件的源极(Source，S)与每一个选通子单元3521对应连接的波形调整子单元的时钟信号输出端CO连接，漏极(Drain，D)连接后一个开关元件的源极(Source，S)，并以此类推，最后一个开关元件的D极作为第二时钟信号CLK2的输出端。

当向选通电路352接收的编程信号中的低电平信号时，DS极导通。当向选通电路352中输入高电平信号时，DS极断开。

如图7所示，信号处理模块35通过IIC协议与编程模块50连接，编程模块50用于输出多位二进制数组合的编程信号，并输入至选通电路352，以控制选通电路352用于选择与不同的波形调整子单元组合。其中，编程模块50可以为电脑等可以实现编程的装置。

现结合图8与图9，具体说明信号处理模块35的工作原理。其中，图8为图7所示信号处理模块35在一种实施例中的平面结构图，图9为图8所示信号处理模块35输出信号的波形图。在图8所示的实施例中，向选通电路352输入的编程信号为3位二进制的代码。其中，0为低电平信号，1为高电平信号。即，当G极为0时，DS极导通。当G极为1时，DS极关断。

例如，在一种可能的实施例中，当向选通电路352输入编程信号为1、0、0的代码时，如图8所示，即D2＝1、D1＝0、D0＝0，D2＝0、D1＝1、D0＝1时，第四选通子单元35214为导通状态，第一选通子单元35211-第三选通子单元35213、及第五选通子单元35215-第八选通子单元35218均处于断开状态。

输入的第一时钟信号CLK1通过第四选通子单元35214以第二时钟信号CLK2输出，波形调整电路351中串联的波形调整子单元为4个，即R1C1、R2C2、R3C3、R4C4。此时，当第一时钟信号CLK1通过第四选通子单元35214输出时，如图9所示，第二时钟信号CLK2从低电平VL到高电平VH的时间以及或从高电平VH到低电平VL的时间长度均增加，进而使得第二时钟信号CLK2波形的上升沿a和下降沿b均变得平缓。

进一步的，通过对输入编程信号的代码进行改变与调整，可以选择将第一时钟信号CLK1从不同的选通子单元3521组合输出，从而改变第一时钟信号CLK1的波形中上升沿a和下降沿b的曲度，也即改变第一时钟信号CLK1的波形平缓程度。进而能够使输出的第二时钟信号CLK2携带的辐射能量分散开，避免辐射能量峰值的出现，以使得本申请显示装置100在使用过程中产生的辐射能量不会对周围的人体产生不良影响，或影响周围其他电子产品正常工作。进而使得本申请显示装置100满足传导发射测试的测试要求。

例如，在一种可能的实施例中，请参阅图10和图11。其中，图10为图7所示信号处理模块35在一种实施例中的平面结构图，图11为图10所示信号处理模块35输出信号的波形图。当向选通电路352输入编程信号为0、0、0的代码时，如图10所示，即D2＝0、D1＝0、D0＝0，D2＝1、D1＝1、D0＝1时，第八选通子单元35218为导通状态，第一选通子单元35211-第七选通子单元12527均处于断开状态。

此时，输入的第一时钟信号CLK1会通过第八选通子单元35218输出第二时钟信号CLK2。波形调整电路351中串联的波形调整子单元为8个。

当第一时钟信号CLK1通过第八选通子单元35218输出第二时钟信号CLK2时，第二时钟信号CLK2的输出波形图如图10所示。如图10所示，第二时钟信号CLK2从从低电平VL到高电平VH的时间以及或从高电平VH到低电平VL的时间长度均增加，即第二时钟信号CLK2波形的上升沿a和下降沿b的曲度均增大。

例如，在一种可能的实施例中，请参阅图12和图13。其中，图12为图7所示信号处理模块35在一种实施例中的平面结构图，图13为图12所示信号处理模块35输出信号的波形图。当向选通电路352输入编程信号为1、1、1的代码时，如图12所示，即D2＝1、D1＝1、D0＝1，

时，第一选通子单元35211为导通状态，第二选通子单元12522-第八选通子单元35218均处于断开状态。

此时，输入的第一时钟信号CLK1会通过第一选通子单元35211输出第二时钟信号CLK2。波形调整电路351中串联的波形调整子单元为1个，即图12中所示的电容C1和电阻R1。

当第一时钟信号CLK1通过第一选通子单元35211输出第二时钟信号CLK2时，第二时钟信号CLK2的输出波形图如图13所示，第二时钟信号CLK2从低电平VL到高电平VH的时间以及或从高电平VH到低电平VL的时间长度均减小，即第二时钟信号CLK2波形的上升沿a和下降沿b的曲度增加幅度较小。但相比于第一时钟信号CLK1的波形，通过第一选通子单元35211输出的第二时钟信号CLK2，其波形的上升沿a和下降沿b的曲度仍大于第一时钟信号CLK1波形的上升沿和下降沿的曲度(图13中虚线部分所示)。

进一步的，当向选通电路352输入不同的3位二进制代码时，第一时钟信号CLK1会从不同的选通子单元3521输出第二时钟信号CLK2，进而能够串联不同数量的波形调整子单元，以改变从低电平VL到高电平VH的时间以及或从高电平VH到低电平VL的时间长度，使得信号处理模块35能够根据编程信号调整第一时钟信号CLK1的波形，并输出不同需求的第二时钟信号CLK2。当向选通电路352输入n位二进制代码时，信号处理模块35能够输出2ⁿ种第二时钟信号CLK2。

即基于预设时钟信号，通过向信号处理模块35输入不同的编程信号，以通过信号处理模块35中的波形调整电路351和选通电路352共同配合，输出预设时钟信号。即使得本申请扫描驱动电路30输出的第二时钟信号CLK2满足更多的需求，适应不同的检测。

可以理解，上述场景仅是作为示例，并不构成对于本申请实施例提供的技术方案的应用场景的限定，本申请的技术方案还可应用于其他场景。例如，本领域普通技术人员可知，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请实施例可以根据实际需要进行合并、划分和删减。

在本申请中，对于相同或相似的术语概念、技术方案和/或应用场景描述，一般只在第一次出现时进行详细描述，后面再重复出现时，为了简洁，一般未再重复阐述，在理解本申请技术方案等内容时，对于在后未详细描述的相同或相似的术语概念、技术方案和/或应用场景描述等，可以参考其之前的相关详细描述。

在本申请中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本申请技术方案的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本申请记载的范围。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种扫描驱动电路，用于为液晶显示面板中的扫描信号输出单元提供至少一个时钟信号，所述时钟信号用于控制所述扫描信号输出单元输出扫描信号，所述扫描驱动电路包括依次电性连接的输入模块、移位寄存模块、电位转换模块和输出缓冲模块；

所述输入模块用于输入初始时钟信号与启动信号至所述移位寄存模块；

所述移位寄存模块用于依据所述启动信号与所述初始时钟信号输出多个具有第一相位差的所述时钟信号至所述电位转换模块；

所述电位转换模块用于放大所述多个时钟信号的电压；

所述输出缓冲模块用于放大所述多个时钟信号的电流并获得至少一个第一时钟信号；

其特征在于，所述扫描驱动电路还包括连接于所述输出缓冲模块的信号处理模块，所述信号处理模块依据接收到的编程信号调整所述第一时钟信号的波形并获得第二时钟信号，且所述信号处理模块将所述第二时钟信号输出至所述扫描信号输出单元。

2.根据权利要求1所述的扫描驱动电路，其特征在于，调整所述第一时钟信号的波形包括调整所述第一时钟信号在上升沿与下降沿处电压变化速率。

3.根据权利要求2所述的扫描驱动电路，其特征在于，所述信号处理模块包括相互电性连接的波形调整电路和选通电路，

所述波形调整电路具有多个不同信号调整能力的波形调整单元组合；

所述选通电路用于接收所述编程信号选择不同的所述波形调整单元组合对所述第一时钟信号进行波形调整。

4.根据权利要求3所述的扫描驱动电路，其特征在于，所述波形调整电路包括i个波形调整子单元，i为大于或者等于1的整数，每一个所述波形调整子单元包括时钟信号接收端、调整电阻、调整电容和时钟信号输出端，所述调整电阻、所述调整电容依次串联于所述时钟信号接收端与接地端之间，所述时钟信号输出端连接于所述调整电阻与所述调整电容之间的节点，所述多个波形调整子单元按照相邻位置的两个所述波形调整子单元的所述时钟信号输出端与所述时钟信号接收端连接的方式依次串联，其中第一位置的所述波形调整子单元的所述时钟信号接收端用于接收所述第一时钟信号，并且每个所述波形调整子单元的所述时钟信号输出端连接于所述选通电路；

所述调整电阻与所述调整电容相互配合用于对输入的所述第一时钟信号进行波形调整；

所述选通电路依据所述编程信号选择串联不同数量的所述波形调整子单元构成的波形调整单元组合以获得不同等级的信号调整能力。

5.根据权利要求4所述的扫描驱动电路，其特征在于，串联的所述波形调整子单元的数量与所述第一时钟信号在上升沿与下降沿处电压变化速率为正相关。

6.根据权利要求4-5任意一项所述的扫描驱动电路，其特征在于，所述选通电路包括编程信号输入端与i个选通子单元，所述编程信号输入端用于接收所述编程信号，每个选通子单元连接于所述编程信号输入端以及一个所述波形调整子单元的所述时钟信号输出端，所述编程信号用于控制不同位置的所述波形调整子单元所连接的所述选通子单元处于导通状态或者截止状态；

当所述选通子单元处于导通状态则将对应位置的所述波形调整子单元的所述时钟信号输出端作为所述第二时钟信号的输出端；

当所述选通子单元处于截止状态则将对应位置的所述波形调整子单元的所述时钟信号输出端不作为所述第二时钟信号的输出端。

7.根据权利要求6所述的扫描驱动电路，其特征在于，所述编程信号为多位二进制数组合构成，所述编程信号输入端包括多个输入子端，所述每个输入子端分别接收一位二进制的电平信号。

8.根据权利要求7所述的扫描驱动电路，其特征在于，每个所述选通子单元包括多个依次串联的排列设置的开关元件，每个所述开关元件的栅极连接于所述编程信号输入端的其中一个所述输入子端，所述多个开关元件按照相邻位置的两个所述开关元件的漏极与源极连接的方式依次串联，其中第一位置的所述开关元件连接所述波形调整单元的所述时钟信号输出端，最末位置的所述开关元件的所述漏极作为所述第二时钟信号的输出端。

9.一种显示模组，其特征在于，包括液晶显示面板、显示控制电路、数据驱动电路以及权利要求1-8任意一项所述的扫描驱动电路，

所述显示控制电路用于从所述显示模组的外部信号源接收源数据信号以及初始时钟信号，并输出栅极输出控制信号和所述初始时钟信号至所述扫描驱动电路以及输出源极输出控制信号及图像信号至所述数据驱动电路；

所述扫描驱动电路接收所述栅极输出控制信号与所述初始时钟信号，并依据所述编程信号对所述初始时钟信号的波形进行调整获得所述第二时钟信号，并输出对至所述液晶显示面板；

所述数据驱动电路用于输出所述源极输出控制信号以及所述图像信号输出灰阶图像电压至所述液晶显示面板；

所述液晶显示面板包括扫描信号输出单元、多条沿第一方向排布的扫描线和多条沿第二方向排布的数据线，所述第二方向垂直于所述第一方向，所述扫描信号输出单元自所述扫描驱动电路接收所述第二时钟信号并对应输出多个扫描信号，多个呈阵列排布的像素单元沿着所述第一方向排布成行并连接于其中一条所述扫描线以接收所述扫描信号，多个所述像素单元沿着所述第二方向排布成列并连接于其中一条所述数据线以接收所述灰阶图像电压以执行图像显示。

10.一种显示装置，其特征在于，包括权利要求9所述的显示模组、电源模组和外壳，所述电源模组用于为所述显示模组提供所述图像显示用的驱动电压，所述外壳用于固定所述显示模组与所述电源模组。

Images