CN114817087B - 基于缓存失效行为的预取距离自适应调整方法及装置 - Google Patents

基于缓存失效行为的预取距离自适应调整方法及装置 Download PDF

Info

Publication number
CN114817087B
CN114817087B CN202210520482.8A CN202210520482A CN114817087B CN 114817087 B CN114817087 B CN 114817087B CN 202210520482 A CN202210520482 A CN 202210520482A CN 114817087 B CN114817087 B CN 114817087B
Authority
CN
China
Prior art keywords
thread
failure rate
prefetch
ratio
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210520482.8A
Other languages
English (en)
Other versions
CN114817087A (zh
Inventor
朱会东
黄艳
殷知磊
梁辉
陈明
楚阳扬
王占阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN202210520482.8A priority Critical patent/CN114817087B/zh
Publication of CN114817087A publication Critical patent/CN114817087A/zh
Application granted granted Critical
Publication of CN114817087B publication Critical patent/CN114817087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及基于缓存失效行为的预取距离自适应调整方法及装置，属于计算机技术领域。该方法包括以下步骤：获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；获取预取对象平衡选取比率；将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。本发明利用帮助线程和主线程缓存失效行为信息，计算帮助线程与主线程的缓存失效率之比，根据比值和预取率的比较结果调整预取距离，从而为帮助线程预取设定最优预取距离，解决了传统方法存在的不能有效隐藏访存延迟的问题。

Description

基于缓存失效行为的预取距离自适应调整方法及装置
技术领域
本发明属于计算机技术领域，特别涉及基于缓存失效行为的预取距离自适应调整方法及装置。
背景技术
随着多核处理器技术的发展，处理器运算速度和存储器访问速度之间的差距越来越大，高性能计算的存储墙问题也越来越突显。在过去的几十年中，研究学者们已经提出了若干基于多核处理器的线程数据预取方法。然而，由于软件结构的日益复杂，以及线程同步的复杂性和特定性，使得线程预取成为一个非常具有挑战性的问题。同时，线程预取的性能受许多因素的影响，包括代码分片依据、线程触发机制、并行程序的访存特性等等，理想的线程预取机制应能处理这些变化因素对预取性能的影响，因此应该适应各种因素的变化。这些变化因素的客观存在使得对于线程预取的研究仍有许多问题未能得到良好的解决，已有方法存在着诸多局限性，在实际应用中达不到理想的效果，远不能满足当前巨大的应用需求。
线程预取策略中，预取距离的大小直接决定了线程预取的有效性。一方面，为了让线程预取数据在被使用前到达以便完全隐藏该数据的Cache(缓存)失效延迟，预取距离应该足够大；另一方面，为了避免线程预取数据到达的太早造成Cache污染，预取距离又不能过大。对于非规则数据访存模式，访存操作没有固定规律难以预测，而且数据访存之间互相依赖，难以实现对预取距离的有效控制。传统的帮助线程数据预取方法本质上都是通过线程间同步机制实现对预取距离的调整，由于预取数据间的相互依赖，预取距离难以增加到足够大使预取数据充分提前到达。因此，传统的帮助线程数据预取中，即使数据预取的准确率高达100％，由于不能在恰当的时机发出预取请求，也达不到有效隐藏访存延迟的目的。
发明内容
基于此，有必要针对上述技术问题，提供一种基于缓存失效行为的预取距离自适应调整方法及装置，以解决传统的帮助线程数据预取中，由于不能在恰当的时机发出预取请求，导致不能有效隐藏访存延迟的问题。
第一方面，本发明提供一种基于缓存失效行为的预取距离自适应调整方法，该基于缓存失效行为的预取距离自适应调整方法包括以下步骤：
获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；
获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值；
将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
第二方面，本发明提供一种基于缓存失效行为的预取距离自适应调整装置，该基于缓存失效行为的预取距离自适应调整装置包括：
缓存失效率比计算模块，用于获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；
预取对象平衡选取比率获取模块，用于获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值；
预取距离调节模块，用于将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
本发明与现有技术相比存在的有益效果是：本发明通过选择非循环依赖数据作为预取对象，解除帮助线程和主线程的被动依赖关系；利用帮助线程和主线程缓存失效行为信息，考虑到线程预取的时效性，计算帮助线程与主线程的缓存失效率之比，根据比值和预取率的比较结果调整预取距离，从而为帮助线程预取设定最优预取距离，解决了传统的帮助线程数据预取中，由于不能在恰当的时机发出预取请求，导致不能有效隐藏访存延迟的问题。
优选的，上述方法和装置中，所述将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离，包括：
将所述缓存失效率比与所述预取对象平衡选取比率的差值的绝对值记为判定值；
若所述判定值不大于预设差值，则不对所述帮助线程的预取距离进行调节；
若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，直至调节后的判定值不大于预设差值。
优选的，上述方法和装置中，所述若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，包括：
若所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率，则减小所述帮助线程的预取距离；
若所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率，则增大所述帮助线程的预取距离。
优选的，上述方法和装置中，当所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率时，减小所述帮助线程的预取距离的幅度与所述判定值成正相关关系；当所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率时，增大所述帮助线程的预取距离的幅度与所述判定值成正相关关系。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种基于缓存失效行为的预取距离自适应调整方法的流程示意图；
图2是本发明提供的一种基于缓存失效行为的预取距离自适应调整策略示意图；
图3是本发明提供的一种基于缓存失效行为的预取距离自适应调整装置的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。为了说明本发明的技术方案，下面通过具体实施例来进行说明。
基于缓存失效行为的预取距离自适应调整方法实施例：
参见图1，是本发明提供的基于缓存失效行为的预取距离自适应调整方法的流程示意图，该基于缓存失效行为的预取距离自适应调整方法包括以下步骤：
步骤1，获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值。
本实施例在帮助线程预取程序启动后，首先读取帮助线程的缓存失效率Hmiss和主线程缓存失效率Mmiss，并根据如下公式计算缓存失效率比Rmiss，计算公式如下：
Rmiss＝Hmiss/Mmiss
步骤2，获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值。
本实施例中，预取对象平衡选取比率Rp为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值，Rp为预设值，其是在帮助线程预取启动前，通过剖析程序执行时的非规则数据访问延迟和计算延迟情况设置的固定值。预取对象平衡选取比率Rp设定的目的是使帮助线程与主线程共同分担主程序的总执行任务量，并发执行处于平衡状态。
步骤3，将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
本实施例中，将所述缓存失效率比和所述预取对象平衡选取比率进行比较，若缓存失效率比Rmiss接近预取对象平衡选取比率Rp，这种情况下，帮助线程的缓存失效率接近预期(根据帮助线程预取率得到的对帮助线程的缓存失效率的预期)，说明帮助线程预取满足了主线程数据访问的时效性，帮助线程与主线程的并行执行达到平衡状态，无需对帮助线程的预取距离P_distance进行调节。本实施例判断缓存失效率比Rmiss是否接近预取对象平衡选取比率Rp的方法是将缓存失效率比Rmiss与预取对象平衡选取比率Rp作差，并判断差值的绝对值是否大于预设差值，若该差值的绝对值不大于预设差值，则判定缓存失效率比Rmiss接近预取对象平衡选取比率Rp；反之，则说明缓存失效率比Rmiss不接近预取对象平衡选取比率Rp。上述预设差值可以在应用时自行设定。
若缓存失效率比Rmiss不接近预取对象平衡选取比率Rp，且缓存失效率比Rmiss小于预取对象平衡选取比率Rp，这种情况下，帮助线程的缓存失效率小于预期(根据帮助线程预取率得到的对帮助线程的缓存失效率的预期)，说明预取距离P_distance设置过小，帮助线程预取落后于主线程执行，应该增大帮助线程的预取距离P_distance，以使帮助线程和主线程的并发执行处于平衡状态。为了提高对帮助线程的预取距离调节的效率，本实施例增大帮助线程的预取距离的幅度与判定值成正相关关系，即判定值越大，设置增大帮助线程的预取距离的幅度也越大。
若缓存失效率比Rmiss不接近预取对象平衡选取比率Rp，且缓存失效率比Rmiss大于预取对象平衡选取比率Rp，这种情况下，帮助线程的缓存失效率大于预期(根据帮助线程预取率得到的对帮助线程的缓存失效率的预期)，说明预取距离P_distance设置过大，帮助线程预取失去了时间局部性优势，缓存失效情况比预料的严重，应该减小帮助线程的预取距离P_distance，以使帮助线程和主线程的并发执行处于平衡状态。为了提高对帮助线程的预取距离调节的效率，本实施例减小帮助线程的预取距离的幅度与判定值成正相关关系，即判定值越大，设置减小帮助线程的预取距离的幅度也越大；上述判定值即缓存失效率比Rmiss与预取对象平衡选取比率Rp的差值的绝对值。
参见图2，为本发明的基于缓存失效行为的预取距离自适应调整策略流程图，在对帮助线程的预取距离P_distance进行调节后，重复上述计算缓存失效率比Rmiss和比较的步骤，直到缓存失效率比Rmiss接近预取对象平衡选取比率Rp。
对于上述调整策略，程序实现如下：
Begin
读取帮助线程和主线程的缓存失效率Hmiss和Mmiss；
Figure BDA0003641356550000061
举例说明如下：
在帮助线程预取启动前，通过剖析程序执行时的非规则数据访问延迟和计算延迟情况设置Rp的值为1.0；另外，设置预设差值为0.1，设置帮助线程的初始预取距离P_distance的值为5；帮助线程预取启动，启动后得到帮助线程的缓存失效率Hmiss为30％，主线程的缓存失效率Mmiss为70％，缓存失效率比Rmiss与预取对象平衡选取比率Rp的绝对值ABS(Rmiss-Rp)>0.1，且Rmiss<Rp，说明帮助线程落后于主线程，需要增大P_distance的值；增大P_distance的值为10；再次读取帮助线程的缓存失效率Hmiss为40％，主线程的缓存失效率Mmiss为60％，ABS(Rmiss-Rp))>0.1，且Rmiss<Rp，说明帮助线程仍然落后于主线程，还需要增大P_distance的值；增大P_distance的值为12；再次读取帮助线程的缓存失效率Hmiss为56％，主线程的缓存失效率Mmiss为44％，ABS(Rmiss-Rp))>0.1，且Rmiss>Rp，说明帮助线程略领先于主线程，需要略减少P_distance的值；减少P_distance的值为11；再次读取帮助线程的缓存失效率Hmiss为52％，主线程的缓存失效率Mmiss为48％，此时ABS(Rmiss-Rp))<0.1，说明帮助线程和主线程的执行步调基本一致，最终得到P_distance的值11为比较理想的预取距离。
本实施例通过作差的方式来判断缓存失效率比和预取对象平衡选取比率的相对大小；作为其他实施方式，也可以按照其他方式判断缓存失效率比和预取对象平衡选取比率的相对大小，比如通过相除后与1进行比较的方式。
本实施例为了提高对帮助线程的预取距离调节的效率，在缓存失效率比Rmiss不接近预取对象平衡选取比率Rp，且缓存失效率比Rmiss小于(大于)预取对象平衡选取比率Rp的情况下，设置增大(减小)帮助线程的预取距离的幅度与判定值成正相关关系，作为其他实施方式，可以按照预设的固定幅度增大(减小)帮助线程的预取距离。
本实施例利用帮助线程和主线程缓存失效行为信息，考虑到线程预取的时效性，计算帮助线程与主线程的缓存失效率之比，根据比值和预取率的比较结果调整预取距离，从而为帮助线程预取设定最优预取距离，解决了传统的帮助线程数据预取中，由于不能在恰当的时机发出预取请求，导致不能有效隐藏访存延迟的问题。
基于缓存失效行为的预取距离自适应调整装置实施例：
对于上述基于缓存失效行为的预取距离自适应调整方法实施例的基于缓存失效行为的预取距离自适应调整方法，图3示出了基于缓存失效行为的预取距离自适应调整装置的结构示意图，该基于缓存失效行为的预取距离自适应调整装置包括：
缓存失效率比计算模块31，用于获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；
预取对象平衡选取比率获取模块32，用于获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值；
预取距离调节模块33，用于将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
需要说明的是，上述模块之间的信息交互、执行过程等内容，由于与基于缓存失效行为的预取距离自适应调整方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见基于缓存失效行为的预取距离自适应调整方法实施例部分，此处不再赘述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于缓存失效行为的预取距离自适应调整方法，其特征在于，包括以下步骤：
获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；
获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值；
将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
2.根据权利要求1所述的基于缓存失效行为的预取距离自适应调整方法，其特征在于，所述将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离，包括：
将所述缓存失效率比与所述预取对象平衡选取比率的差值的绝对值记为判定值；
若所述判定值不大于预设差值，则不对所述帮助线程的预取距离进行调节；
若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，直至调节后的判定值不大于预设差值。
3.根据权利要求2所述的基于缓存失效行为的预取距离自适应调整方法，其特征在于，所述若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，包括：
若所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率，则减小所述帮助线程的预取距离；
若所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率，则增大所述帮助线程的预取距离。
4.根据权利要求3所述的基于缓存失效行为的预取距离自适应调整方法，其特征在于，当所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率时，减小所述帮助线程的预取距离的幅度与所述判定值成正相关关系；当所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率时，增大所述帮助线程的预取距离的幅度与所述判定值成正相关关系。
5.一种基于缓存失效行为的预取距离自适应调整装置，其特征在于，所述基于缓存失效行为的预取距离自适应调整装置包括：
缓存失效率比计算模块，用于获取帮助线程的缓存失效率和主线程缓存失效率，根据所述帮助线程的缓存失效率和所述主线程的缓存失效率得到缓存失效率比，所述缓存失效率比为所述帮助线程的失效率与所述主线程失效率的比值；
预取对象平衡选取比率获取模块，用于获取预取对象平衡选取比率，所述预取对象平衡选取比率为帮助线程预取时访问的非规则数据量和主线程访问的非规则数据量的比值；
预取距离调节模块，用于将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离。
6.根据权利要求5所述的基于缓存失效行为的预取距离自适应调整装置，其特征在于，所述将所述缓存失效率比和所述预取对象平衡选取比率进行比较，根据比较结果调节所述帮助线程的预取距离，包括：
将所述缓存失效率比与所述预取对象平衡选取比率的差值的绝对值记为判定值；
若所述判定值不大于预设差值，则不对所述帮助线程的预取距离进行调节；
若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，直至调节后的判定值不大于预设差值。
7.根据权利要求6所述的基于缓存失效行为的预取距离自适应调整装置，其特征在于，所述若所述判定值大于预设差值，则对所述帮助线程的预取距离进行调节，包括：
若所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率，则减小所述帮助线程的预取距离；
若所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率，则增大所述帮助线程的预取距离。
8.根据权利要求7所述的基于缓存失效行为的预取距离自适应调整装置，其特征在于，当所述判定值大于预设差值，且所述缓存失效率比大于所述预取对象平衡选取比率时，减小所述帮助线程的预取距离的幅度与所述判定值成正相关关系；当所述判定值大于预设差值，且所述缓存失效率比小于所述预取对象平衡选取比率时，增大所述帮助线程的预取距离的幅度与所述判定值成正相关关系。
CN202210520482.8A 2022-05-12 2022-05-12 基于缓存失效行为的预取距离自适应调整方法及装置 Active CN114817087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210520482.8A CN114817087B (zh) 2022-05-12 2022-05-12 基于缓存失效行为的预取距离自适应调整方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210520482.8A CN114817087B (zh) 2022-05-12 2022-05-12 基于缓存失效行为的预取距离自适应调整方法及装置

Publications (2)

Publication Number Publication Date
CN114817087A CN114817087A (zh) 2022-07-29
CN114817087B true CN114817087B (zh) 2022-11-11

Family

ID=82515773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210520482.8A Active CN114817087B (zh) 2022-05-12 2022-05-12 基于缓存失效行为的预取距离自适应调整方法及装置

Country Status (1)

Country Link
CN (1) CN114817087B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561766A (zh) * 2009-05-26 2009-10-21 北京理工大学 一种支持多核帮助线程的低开销的块同步方法
CN102662638A (zh) * 2012-03-31 2012-09-12 北京理工大学 一种支持帮助线程预取距离参数的阈值边界选取方法
CN106776047A (zh) * 2017-01-19 2017-05-31 郑州轻工业学院 面向非规则数据密集应用的群组式线程预取方法
CN107145453A (zh) * 2017-06-12 2017-09-08 上海优刻得信息科技有限公司 一种缓存失效率的预测方法、装置、可读介质和设备
CN107273308A (zh) * 2017-06-12 2017-10-20 上海优刻得信息科技有限公司 一种基于cat的共享缓存分配方法、装置、介质以及设备
CN111143242A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 一种缓存预取方法和装置
CN112540935A (zh) * 2019-09-20 2021-03-23 三星电子株式会社 调整预取操作的方法和用于管理预取操作的系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957304B2 (en) * 2000-12-20 2005-10-18 Intel Corporation Runahead allocation protection (RAP)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561766A (zh) * 2009-05-26 2009-10-21 北京理工大学 一种支持多核帮助线程的低开销的块同步方法
CN102662638A (zh) * 2012-03-31 2012-09-12 北京理工大学 一种支持帮助线程预取距离参数的阈值边界选取方法
CN106776047A (zh) * 2017-01-19 2017-05-31 郑州轻工业学院 面向非规则数据密集应用的群组式线程预取方法
CN107145453A (zh) * 2017-06-12 2017-09-08 上海优刻得信息科技有限公司 一种缓存失效率的预测方法、装置、可读介质和设备
CN107273308A (zh) * 2017-06-12 2017-10-20 上海优刻得信息科技有限公司 一种基于cat的共享缓存分配方法、装置、介质以及设备
CN111143242A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 一种缓存预取方法和装置
CN112540935A (zh) * 2019-09-20 2021-03-23 三星电子株式会社 调整预取操作的方法和用于管理预取操作的系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Helper thread prefetching for loosely-coupled multiprocessor systems;Changhee Jung等;《IEEE》;20060626;1-10 *
基于缓存行为特征的线程数据预取距离控制策略;黄艳 等;《电子与信息学报》;20150715;1633-1638 *
异构多核处理器数据Cache预取算法研究;张俊格;《中国优秀硕士论文电子期刊网 信息科技辑》;20180415;I137-149 *

Also Published As

Publication number Publication date
CN114817087A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
Li et al. Utility-based hybrid memory management
US6983356B2 (en) High performance memory device-state aware chipset prefetcher
US8285941B2 (en) Enhancing timeliness of cache prefetching
Nesbit et al. AC/DC: An adaptive data cache prefetcher
US7487297B2 (en) Dynamically adjusting a pre-fetch distance to enable just-in-time prefetching within a processing system
TWI620123B (zh) 用以管理來自指令快取之指令快取預取的處理器、電腦系統、電腦程式產品及方法
US20120317364A1 (en) Cache prefetching from non-uniform memories
WO2013044829A1 (zh) 用于非一致性内存访问的数据预取方法和装置
Byna et al. A taxonomy of data prefetching mechanisms
US7228387B2 (en) Apparatus and method for an adaptive multiple line prefetcher
KR20210090442A (ko) L1 데이터 캐시의 바이패스 방법 및 장치
CN113407119A (zh) 数据预取方法、数据预取装置、处理器
CN114817087B (zh) 基于缓存失效行为的预取距离自适应调整方法及装置
Lee et al. Memory access pattern analysis and stream cache design for multimedia applications
TW201324341A (zh) 用於動態地管理多核心處理器中記憶體存取頻寬之設備與方法
US20200065247A1 (en) Method, apparatus, and system for memory bandwidth aware data prefetching
US11474946B2 (en) Calculator and calculation method
Moon et al. The compact memory scheduling maximizing row buffer locality
CN105930209B (zh) 一种自适应的帮助线程预取质量控制方法
CN106776047A (zh) 面向非规则数据密集应用的群组式线程预取方法
Chai et al. Implementation and optimization of data prefetching algorithm based on LLVM compilation system
Zhang et al. Locality protected dynamic cache allocation scheme on GPUs
US8458407B2 (en) Device and method for generating cache user initiated pre-fetch requests
Lee et al. CLAP: clustered look-ahead prefetching for energy-efficient DRAM system
Huan et al. Processor directed dynamic page policy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant