CN114816737A - 高性能杂凑运算方法、装置、计算机设备及存储介质 - Google Patents

高性能杂凑运算方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN114816737A
CN114816737A CN202210372755.9A CN202210372755A CN114816737A CN 114816737 A CN114816737 A CN 114816737A CN 202210372755 A CN202210372755 A CN 202210372755A CN 114816737 A CN114816737 A CN 114816737A
Authority
CN
China
Prior art keywords
data
fpga
frame
api
hash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210372755.9A
Other languages
English (en)
Other versions
CN114816737B (zh
Inventor
周悟强
韩炼冰
杨敏旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 30 Research Institute
Original Assignee
CETC 30 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 30 Research Institute filed Critical CETC 30 Research Institute
Priority to CN202210372755.9A priority Critical patent/CN114816737B/zh
Publication of CN114816737A publication Critical patent/CN114816737A/zh
Application granted granted Critical
Publication of CN114816737B publication Critical patent/CN114816737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration

Abstract

本发明公开了一种高性能杂凑运算方法、装置、计算机设备及存储介质，其中方法包括：客户端侧的API通过USB接口连接杂凑运算设备，杂凑运算设备包括MCU以及用于杂凑运算的FPGA，API通过MCU调用FPGA进行大数据运算；在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据，仅对单次小包或最后一包数据不进行填充；API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果。本发明设计了多发一收交互协议，运算数据以算法分组对齐，可提高杂凑运算性能。

Description

高性能杂凑运算方法、装置、计算机设备及存储介质
技术领域
本发明涉及计算机数字数据处理技术领域，尤其涉及一种高性能杂凑运算方法、装置、计算机设备及存储介质。
背景技术
在通过USB接口提供杂凑运算的嵌入式设备中，使用MCU结合FPGA实现大数据杂凑运算时，一般为API数据包分片，按FPGA一次处理能力，分段调用循环反复发送、接收处理。在这一过程中API→MCU→FPGA之间存在多次交互。由于FPGA实现的杂凑运算性能高，API调用杂凑运算的性能瓶颈主要体现在数据通信交互上。如果提高通信处理能力需选用更高成本的高性能通信器件。
发明内容
为了解决上述问题，本发明提出一种高性能杂凑运算方法、装置、计算机设备及存储介质，通过研究杂凑运算特点，设计了一种多发一收的交互协议来减少数据交互，从而提高杂凑运算性能。同时通过设计API数据包格式，确保FPGA处理运算数据以算法分组对齐，线路中USB传输数据以USB端BUFFER对齐，最大化利用MCU、DMA和FIFO功能减少数据流转损耗，在利于硬件实现的同时，进一步提高数据处理效率。
本发明采用的技术方案如下：
一种高性能杂凑运算方法，包括：
客户端侧的API通过USB接口连接杂凑运算设备，所述杂凑运算设备包括MCU以及用于杂凑运算的FPGA，API通过MCU调用FPGA进行大数据运算；
在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据，仅对单次小包或最后一包数据不进行填充；
API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果。
进一步地，所述FPGA包括接口模块、数据解析封装模块和杂凑核，所述接口模块与MCU总线连接以进行数据交互，所述数据解析封装模块与所述接口模块总线连接以进行数据解析封装，所述杂凑核与所述数据解析封装模块总线连接以对解析封装后的数据进行杂凑运算。
进一步地，所述接口模块对传输的每帧数据都进行CRC校验，且采用帧应答的机制保证每帧数据可靠的传输。
进一步地，所述数据解析封装模块的输入数据帧格式包括帧头、中间结果字段和载荷，其中帧头包括帧起始标志sop、帧长度len、标志T和标志B，标志T为1时表示此帧包含中间结果字段，标志T为0时表示此帧不包含中间结果字段，标志B为1时表示此帧计算完成后需要返回结果，标志B为0时表示此帧计算完成后不需要返回结果；中间结果字段包括初始化信息和三段式中间过程信息。
进一步地，所述数据解析封装模块的输出数据帧格式包括帧头和杂凑结果字段，其中帧头除帧长度len之外的字段按输入数据帧头原样返回。
一种高性能杂凑运算设备，包括MCU以及用于杂凑运算的FPGA，MCU能够通过USB接口连接客户端侧的API，API能够通过MCU调用FPGA进行大数据运算；在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据，仅对单次小包或最后一包数据不进行填充；API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述高性能杂凑运算方法的步骤。
一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述高性能杂凑运算方法的步骤。
本发明的有益效果在于：
通过对API、MCU、FPGA之间交互数据的设计，利用硬件资源有效提高数据在线路中的吞吐率；通过设计多发一收的数据帧格式，减少数据交互，充分发挥杂凑核性能，提高了设备整体运算能力。本发明可以扩展到同类嵌入式设计中在大数据输入运算只需要返回少量数据结果的场景。具体地，本发明的创新之处在于：
(1)为提高数据在USB端点传送的性能和效率，在大数据运算时多个数据分段之间直接填充无效数据，持续性传送USB端点对齐数据，有效利用USB，MCU的FIFO，DMA等硬件资源，提高数据吞吐率。
(2)通过设计API传输命令的格式，结合杂凑运算的特点，设计了一种多发一收的数据交互协议，在大数据运算时持续向杂凑核送数据，仅在最后一包时指示其返回结果，极大提高了杂凑核的利用率，实现了高性能。
附图说明
图1本发明的高性能杂凑运算方法原理框图。
图2数据在API、MCU、FPGA间流转示意图。
图3本发明的FPGA实现框图。
图4本发明的数据解析封装模块的数据帧格式示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本实施例提供了一种高性能杂凑运算方法，如图1所示，客户端侧的API通过USB接口连接杂凑运算设备，其中杂凑运算设备包括MCU以及用于杂凑运算的FPGA，API通过MCU调用FPGA进行大数据运算。
当数据在USB之间传送时，如果数据非端点对齐，则认为一次数据交互结束。由于FPGA接收的有效数据长度需满足分组对齐，当有大批量数据需要运算时，包含了命令头且分组对齐的MCU到FPGA的数据是不能保证USB端点数据对齐，如果数据不能保证USB端点数据包对齐，则零散传输无法充分发挥USB通信的性能。
因此，本实施例在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据(例如USB2.0高速批量端点数据包为512整数倍)，仅对单次小包或最后一包数据不进行填充，这样可充分利用USB,MCU的FIFO,DMA等硬件资源，减少中断，有效提高数据在线路的吞吐率，从而提高运算性能。数据在API、MCU、FPGA间流转如图2所示。
API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果，可极大提高杂凑核的利用率，实现高性能。
优选地，为了配合多发一收的数据交互方式，FPGA实现框图如图3所示，包括接口模块、数据解析封装模块和杂凑核，接口模块与MCU总线连接以进行数据交互，数据解析封装模块与接口模块总线连接以进行数据解析封装，杂凑核与数据解析封装模块总线连接以对解析封装后的数据进行杂凑运算。
优选地，接口模块对传输的每帧数据都进行CRC校验，且采用帧应答的机制保证每帧数据可靠的传输。
数据解析封装模块的数据帧格式如图4所示，其中输入数据帧格式包括帧头、中间结果字段和载荷，其中帧头包括帧起始标志sop、帧长度len、标志T和标志B，标志T为1时表示此帧包含中间结果字段，标志T为0时表示此帧不包含中间结果字段，标志B为1时表示此帧计算完成后需要返回结果，标志B为0时表示此帧计算完成后不需要返回结果；中间结果字段包括初始化信息和三段式中间过程信息；载荷的末尾为帧结束标志sop。数据解析封装模块的输出数据帧格式包括帧头和杂凑结果字段，其中帧头除帧长度len之外的字段按输入数据帧头原样返回；杂凑结果字段的末尾为帧结束标志sop。
杂凑核的运算性能需要远远超过MCU与FPGA间的接口传输性能，不能使杂凑运算成为性能瓶颈。
实施例2
本实施例提供了一种高性能杂凑运算设备，包括MCU以及用于杂凑运算的FPGA，MCU能够通过USB接口连接客户端侧的API，API能够通过MCU调用FPGA进行大数据运算。在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据(例如USB2.0时数据包为512整数倍)，仅对单次小包或最后一包数据不进行填充，这样可充分利用USB,MCU的FIFO,DMA等硬件资源，减少中断，有效提高数据在线路的吞吐率，从而提高运算性能。API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果，可极大提高杂凑核的利用率，实现高性能。
如图3所示，FPGA包括接口模块、数据解析封装模块和杂凑核，接口模块与MCU电连接以进行数据交互，数据解析封装模块与接口模块电连接以进行数据解析封装，杂凑核与数据解析封装模块电连接以对解析封装后的数据进行杂凑运算。
优选地，接口模块对传输的每帧数据都进行CRC校验，且采用帧应答的机制保证每帧数据可靠的传输。
数据解析封装模块的数据帧格式如图4所示，其中输入数据帧格式包括帧头、中间结果字段和载荷，其中帧头包括帧起始标志sop、帧长度len、标志T和标志B，标志T为1时表示此帧包含中间结果字段，标志T为0时表示此帧不包含中间结果字段，标志B为1时表示此帧计算完成后需要返回结果，标志B为0时表示此帧计算完成后不需要返回结果。中间结果字段包括初始化信息和三段式中间过程信息。数据解析封装模块的输出数据帧格式包括帧头和杂凑结果字段，其中帧头除帧长度len之外的字段按输入数据帧头原样返回。
杂凑核的运算性能需要远远超过MCU与FPGA间的接口传输性能，不能使杂凑运算成为性能瓶颈。
实施例3
本实施例在实施例1的基础上：
本实施例提供了一种计算机设备，包括存储器和处理器，该存储器存储有计算机程序，该处理器执行该计算机程序时实现实施例1的高性能杂凑运算方法的步骤。其中，计算机程序可以为源代码形式、对象代码形式、可执行文件或者某些中间形式等。
实施例4
本实施例在实施例1的基础上：
本实施例提供了一种计算机可读存储介质，存储有计算机程序，该计算机程序被处理器执行时实现实施例1的高性能杂凑运算方法的步骤。其中，计算机程序可以为源代码形式、对象代码形式、可执行文件或者某些中间形式等。存储介质包括：能够携带计算机程序代码的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM)、随机存取存储器(RAM)、电载波信号、电信信号以及软件分发介质等。需要说明的是，存储介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，存储介质不包括电载波信号和电信信号。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种高性能杂凑运算方法，其特征在于，包括：
客户端侧的API通过USB接口连接杂凑运算设备，所述杂凑运算设备包括MCU以及用于杂凑运算的FPGA，API通过MCU调用FPGA进行大数据运算；
在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据，仅对单次小包或最后一包数据不进行填充；
API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果。
2.根据权利要求1所述的高性能杂凑运算方法，其特征在于，所述FPGA包括接口模块、数据解析封装模块和杂凑核，所述接口模块与MCU总线连接以进行数据交互，所述数据解析封装模块与所述接口模块总线连接以进行数据解析封装，所述杂凑核与所述数据解析封装模块总线连接以对解析封装后的数据进行杂凑运算。
3.根据权利要求2所述的高性能杂凑运算方法，其特征在于，所述接口模块对传输的每帧数据都进行CRC校验，且采用帧应答的机制保证每帧数据可靠的传输。
4.根据权利要求2所述的高性能杂凑运算方法，其特征在于，所述数据解析封装模块的输入数据帧格式包括帧头、中间结果字段和载荷，其中帧头包括帧起始标志sop、帧长度len、标志T和标志B，标志T为1时表示此帧包含中间结果字段，标志T为0时表示此帧不包含中间结果字段，标志B为1时表示此帧计算完成后需要返回结果，标志B为0时表示此帧计算完成后不需要返回结果；中间结果字段包括初始化信息和三段式中间过程信息。
5.根据权利要求4所述的高性能杂凑运算方法，其特征在于，所述数据解析封装模块的输出数据帧格式包括帧头和杂凑结果字段，其中帧头除帧长度len之外的字段按输入数据帧头原样返回。
6.一种高性能杂凑运算设备，其特征在于，包括MCU以及用于杂凑运算的FPGA，MCU能够通过USB接口连接客户端侧的API，API能够通过MCU调用FPGA进行大数据运算；在大数据运算时，对每个送往FPGA的数据在API层进行切割，多个数据分段之间填充无效数据形成USB端点对齐数据，仅对单次小包或最后一包数据不进行填充；API与FPGA之间的数据交互协议设置为多发一收，即在大数据运算时API持续性发送USB端点对齐数据至FPGA，仅在发送最后一包数据时指示FPGA返回结果。
7.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-5任一项所述的高性能杂凑运算方法的步骤。
8.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-5任一项所述的高性能杂凑运算方法的步骤。
CN202210372755.9A 2022-04-11 2022-04-11 高性能杂凑运算方法、装置、计算机设备及存储介质 Active CN114816737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210372755.9A CN114816737B (zh) 2022-04-11 2022-04-11 高性能杂凑运算方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210372755.9A CN114816737B (zh) 2022-04-11 2022-04-11 高性能杂凑运算方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN114816737A true CN114816737A (zh) 2022-07-29
CN114816737B CN114816737B (zh) 2024-03-22

Family

ID=82534303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210372755.9A Active CN114816737B (zh) 2022-04-11 2022-04-11 高性能杂凑运算方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN114816737B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807237A (zh) * 2010-03-01 2010-08-18 北京飞天诚信科技有限公司 签名方法及装置
CN105100023A (zh) * 2014-05-21 2015-11-25 腾讯科技（深圳）有限公司 数据包特征提取方法及装置
CN108632017A (zh) * 2018-04-26 2018-10-09 浪潮(北京)电子信息产业有限公司 一种sm3算法ip核及其信息处理方法、设备、介质
US20190205169A1 (en) * 2015-11-06 2019-07-04 Samsung Electronics Co., Ltd. Device and method for controlling data request
US20200104278A1 (en) * 2006-10-24 2020-04-02 Slacker,Inc. Methods and systems for personalized rendering of digital media content
CN111046397A (zh) * 2019-08-22 2020-04-21 杭州法信云科技有限公司 一种电子数据加密保管公证平台
CN112003698A (zh) * 2020-09-07 2020-11-27 北京三未信安科技发展有限公司 一种sm9协同数字签名方法和系统
CN113411187A (zh) * 2020-03-17 2021-09-17 阿里巴巴集团控股有限公司 身份认证方法和系统、存储介质及处理器
CN114205145A (zh) * 2021-12-10 2022-03-18 贵州数安汇大数据产业发展有限公司 一种基于大数据安全的身份认证框架系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200104278A1 (en) * 2006-10-24 2020-04-02 Slacker,Inc. Methods and systems for personalized rendering of digital media content
CN101807237A (zh) * 2010-03-01 2010-08-18 北京飞天诚信科技有限公司 签名方法及装置
CN105100023A (zh) * 2014-05-21 2015-11-25 腾讯科技（深圳）有限公司 数据包特征提取方法及装置
US20190205169A1 (en) * 2015-11-06 2019-07-04 Samsung Electronics Co., Ltd. Device and method for controlling data request
CN108632017A (zh) * 2018-04-26 2018-10-09 浪潮(北京)电子信息产业有限公司 一种sm3算法ip核及其信息处理方法、设备、介质
CN111046397A (zh) * 2019-08-22 2020-04-21 杭州法信云科技有限公司 一种电子数据加密保管公证平台
CN113411187A (zh) * 2020-03-17 2021-09-17 阿里巴巴集团控股有限公司 身份认证方法和系统、存储介质及处理器
CN112003698A (zh) * 2020-09-07 2020-11-27 北京三未信安科技发展有限公司 一种sm9协同数字签名方法和系统
CN114205145A (zh) * 2021-12-10 2022-03-18 贵州数安汇大数据产业发展有限公司 一种基于大数据安全的身份认证框架系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MIECZYSLAW JESSA: ""On the Quality of Random Sequences Produced with a Combined Random Bit Generator"", 《IEEE TRANSACTIONS ON COMPUTERS》, vol. 64, no. 3, 31 March 2015 (2015-03-31), pages 791 - 804 *
于广路: ""命名数据网络路由高性能改进"", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 2020, 15 January 2020 (2020-01-15), pages 136 - 541 *
壹诺思维: ""SHA-256算法在FPGA上的实现"", Retrieved from the Internet <URL:《https://www.jianshu.com/p/8fd840d2e79f》> *

Also Published As

Publication number Publication date
CN114816737B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US11023412B2 (en) RDMA data sending and receiving methods, electronic device, and readable storage medium
WO2021208092A1 (zh) 一种有状态业务的处理方法及装置
CN111147184B (zh) 支持多业务抢占续传的以太网发送、接收设备及传输装置
KR20220006606A (ko) 메시지 처리 방법 및 관련 장치
CN113938431B (zh) 突发数据包传输方法、装置和电子设备
CN116991609B (zh) 队列公平处理方法、设备以及可读存储介质
CN114816737A (zh) 高性能杂凑运算方法、装置、计算机设备及存储介质
CN110830386B (zh) 报文保序的方法、装置和系统
CN109347758B (zh) 一种报文压缩的方法、设备、系统和介质
CN105727556A (zh) 一种图像绘制的方法、相关设备及系统
CN116155893A (zh) 一种基于chiplet架构的网络处理器
CN116017564A (zh) 一种卫星反向链路高效传输方法、系统、设备及存储介质
CN114422617B (zh) 一种报文处理方法、系统及计算机可读存储介质
CN112887093B (zh) 用于实现密码算法的硬件加速系统和方法
CN108012289B (zh) Pdu的发送方法及装置，和pdu的接收方法及装置
CN111722940B (zh) 基于异步串口的消息传输方法、终端设备及传输系统
EP4131880A1 (en) Stateful service processing method and apparatus
CN109617853B (zh) 一种基于fpga的千兆网口自协商装置及方法
CN117692417A (zh) 数据传输方法及装置、设备、存储介质、芯片
WO2024041065A1 (zh) 一种数据传输方法及装置
CN113098663B (zh) 基于gsp的asdu分帧传输方法、接收方法及系统
CN114301485B (zh) 接口组件和数据传输方法
CN109831395B (zh) 一种嵌入式设备与主机间底层网络数据传输系统及方法
WO2024067365A1 (zh) 数据传输方法及装置
WO2023231264A1 (zh) 一种高效传输的以太网设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant