CN114815046A - 光子芯片的后段工艺堆叠中的边缘耦合器 - Google Patents

Abstract

本发明涉及光子芯片的后段工艺堆叠中的边缘耦合器，揭示一种包括边缘耦合器的结构和形成包括边缘耦合器的结构的方法。该结构包括位于介电层上面的波导芯以及位于介电层和波导芯上面的后段工艺堆叠。后段工艺堆叠包括侧边和与波导芯的锥形区段重叠的截断层。截断层具有与侧边相邻的第一端面和位于波导芯的锥形区段上方的第二端面。截断层从第一端面到第二端面逐渐变细。

Description

光子芯片的后段工艺堆叠中的边缘耦合器

技术领域

本发明涉及光子芯片(photonics chip)，更具体地，涉及包括边缘耦合器(edgecoupler)的结构以及形成包括边缘耦合器的结构的方法。

背景技术

光子芯片用于许多应用，如数据通信系统和数据计算系统。光子芯片将光学组件(如波导、光开关、耦合器和调制器)和电子组件(如场效应晶体管)集成到一个统一的平台中。除其他因素外，两种类型组件的芯片级集成可减少布局面积、成本和操作开销。

光子芯片可包括在光学组件和电子组件上面的由后段工艺(back-end-of-line)处理形成的多层堆叠。该多层堆叠具有以不同阶层(level)排列的层间介电层和放置在层间介电层中的金属线。该层间介电层提供电性隔离，且该金属线通过通孔垂直互连。传统的光子芯片不在多层堆叠中放置光学组件，例如光栅耦合器或波导(waveguide)。相反，光学组件是在中段工艺(middle-of-line)处理和前段工艺(front-end-of-line)处理期间形成的，然后是后段工艺处理以形成多层堆叠。

边缘耦合器通常用于在光子芯片上的光纤和光学组件之间耦合激光。边缘耦合器可包括波导芯(waveguide core)的狭窄区段，其具有比从光纤接收的激光小得多的模式尺寸。边缘耦合器与光子芯片的其他光学组件一起，在中段工艺和前段工艺处理期间制造。由于大模式尺寸失配，光纤和边缘耦合器之间的直接对接耦合会导致显著的功率损耗。

需要包括边缘耦合器的改进结构和形成包括边缘耦合器的结构的方法。

发明内容

在本发明的一个实施例中，提供了一种用于边缘耦合器的结构。该结构包括位于介电层上面的波导芯以及位于该介电层和该波导芯上面的后段工艺堆叠。该后段工艺堆叠包括侧边和与该波导芯的锥形区段(tapered section)重叠的截断层(truncated layer)。该截断层具有邻接侧边的第一端面和位于该波导芯的该锥形区段上方的第二端面。该截断层从该第一端面到该第二端面逐渐变细。

在本发明的一个实施例中，提供了一种形成边缘耦合器的结构的方法。该方法包括在介电层上面形成波导芯以及在该介电层和该波导芯上面形成后段工艺堆叠。该后段工艺堆叠包括侧边和与该波导芯的该锥形区段重叠的截断层，该截断层具有邻接侧边的第一端面和位于该波导芯的该锥形区段上方的第二端面，且该截断层从该第一端面到该第二端面逐渐变细。

附图说明

并入本说明书并构成本说明书一部分的附图说明了本发明的各种实施例，并与上面给出的本发明的一般说明和下面给出的实施例的详细说明一起，用于解释本发明的实施例。在附图中，相似的附图标记在各种视图中表示相似的特征。

图1是根据本发明实施例的处理方法的初始制造阶段的结构的俯视图。

图2是沿图1中的线2-2撷取的结构的横截面图。

图3是图1的后续制造阶段的结构的俯视图。

图4是沿图3中的线4-4撷取的结构的横截面图。

图5是图3的后续制造阶段的结构的俯视图。

图6是沿图5中的线6-6撷取的结构的横截面图。

图7是图5的后续制造阶段的结构的俯视图。

图8是沿图7中的线8-8撷取的结构的横截面图。

图9是图7的后续制造阶段的结构的俯视图。

图10是沿图9中的线10-10撷取的结构的横截面图。

图11是根据本发明替代实施例的结构的横截面图。

图12是根据本发明替代实施例的结构的俯视图。

附图标记说明

10 结构

12 波导芯

14 锥形区段

16 端面

18 纵轴

19 侧边

20 介电层

22 衬底

24、26、28 介电层

30 截断层

31 纵轴

32、33 端面

34、35 侧面

38 介电层

40 截断层

41 纵轴

42、43 端面

44、45 侧面

46 介电层

48 后段工艺堆叠

49 侧边

50 截断层

51 纵轴

52、53 端面

56 介电层

57 边缘

58 槽

59 边缘

60 截断层

61 纵轴

62、63 端面

64、65 侧面

68 附加介电层

70 下部

72 上部

d1至d4 距离

w3 宽度。

具体实施方式

参考图1、图2，根据本发明的实施例，用于多层边缘耦合器的结构10包括波导芯12，其具有终止于端面16的给定长度的锥形区段14。波导芯12的锥形区段14可沿纵轴18纵向延伸。波导芯12的锥形区段14的宽度尺寸可随沿纵轴18的位置而变化，并且在端面16处具有最小宽度，使得锥形区段14在朝向端面16的方向上呈锥形。在一实施例中，锥形区段14的宽度尺寸随着与端面16的距离的增加而增加。在一实施例中，锥形区段14的宽度尺寸可以基于线性函数在其长度上变化。在替代实施例中，锥形区段14的宽度尺寸可基于非线性函数(例如二次、抛物线或指数函数)在其长度上变化。

波导芯12可由单晶半导体材料组成，例如单晶硅。在一实施例中，单晶半导体材料可源自绝缘体上硅(silicon-on-insulator；SOI)衬底(substrate)的装置(device)层，该装置层还包括由埋置氧化物层提供的介电层20和由单晶半导体材料(例如单晶硅)组成的衬底22。波导芯12可以在前段工艺处理期间通过光刻和蚀刻工艺从装置层进行图案化。波导芯12及其锥形区段14位于介电层20和衬底22上面的给定层(layer)或阶层(level)中，并且可以与介电层20直接接触。

锥形区段14的端面16邻接介电层20和衬底22的侧边19。端面16也邻接随后在工艺流程中形成的后段工艺堆叠48的侧边49(图9)。然而，端面16与侧边19、49横向间隔的距离大于常规间隔，这是因为结构10的部分形成在后段工艺堆叠48的不同阶层中，此有助于结构10作为边缘耦合器的功能。

在替代实施例中，波导芯12可由不同于单晶硅的材料组成。在替代实施例中，波导芯12可由沉积和图案化的氮化硅组成。在替代实施例中，波导芯12可包括通过在图案化期间部分蚀刻而产生的连接板层。

参考图3、图4，其中相似的附图标记表示图1、图2中的相似特征。在随后的制造阶段，在波导芯12和介电层20上面形成介电层24、26、28。介电层24、28可由二氧化硅组成，且介电层26可由氮化硅组成。包含介电层24、28的二氧化硅可通过使用臭氧和正硅酸四乙酯(tetraethylorthosilicate；TEOS)作为反应物的等离子体增强化学气相沉积来形成。或者，包含一个或多个介电层24、28的二氧化硅可通过在等离子体增强化学气相沉积期间添加氟作为附加反应物来氟化。或者，包含介电层24、28的二氧化硅可包括包含正硅酸四乙酯二氧化硅和氟化正硅酸四乙酯二氧化硅(fluorinated-tetraethylorthosilicatesilicon dioxide)的堆叠子层。介电层26的折射率可以大于介电层24、28各自的折射率，并且介电层24、26、28各自的折射率可以小于波导芯12的折射率。

截断层30位于介电层28上。截断层30具有有限长度，并通过端面32、33在其相对端终止。截断层30沿纵轴31延伸，并具有从端面32纵向延伸至端面33的侧面34、35。在一实施例中，截断层30的纵轴31可平行于波导芯12的纵轴18对齐。

截断层30可以从端面32到端面33逐渐变细，使得侧面34、35之间的宽度尺寸随着与端面32和后段工艺堆叠48的侧边49(图9)的距离的增加而减小。截断层30可以在与波导芯12的锥形区段14的锥形相反的方向上锥形化。在一实施例中，截断层30可以在其整个长度上锥形化，宽度尺寸随纵轴31的位置而变化，并且在端面33处具有最小宽度。在一实施例中，截断层30的宽度尺寸可等于结构10从光纤接收的光波长(例如1310纳米或1550纳米)的约0.05倍至约1倍。在一实施例中，截断层30的厚度可等于结构10从光纤接收的光波长的约0.03倍至约0.2倍。在一实施例中，截断层30的宽度尺寸可基于线性函数变化以提供梯形形状。在替代实施例中，截断层30的宽度尺寸可基于非线性函数(例如二次、抛物线或指数函数)而变化。

介电层24、26、28可通过中段工艺处理形成，其可包括耦合至电子组件(例如场效应晶体管)和有源(active)光学组件(例如马赫-曾德尔调制器(Mach-Zehndermodulator))的触点。截断层30可由在后段工艺堆叠48中通过后段工艺处理形成的层进行图案化。

截断层30由具有与介电层24、26、28的材料不同的成分的材料组成，并且在后段工艺处理期间可用。在一实施例中，截断层30可以由使用提供硅、碳和氮的反应物通过化学气相沉积或等离子体增强化学气相沉积法沉积的硅碳氮化物(例如，掺氮碳化硅(SiCN))组成。在一实施例中，截断层30可由使用提供硅、碳、氮和氢的反应物通过化学气相沉积或等离子体增强化学气相沉积法沉积的氢化硅碳氮化物(例如，氢化掺氮碳化硅(SiCNH))组成。在替代实施例中，截断层30可由具有折射率大于或等于1.65的介电材料组成。

截断层30位于衬底22上的介电层20上面的后段工艺堆叠48的给定层或阶层中。截断层30的阶层(level)在介电层20上方的标高(elevation)不同于波导芯12及其锥形区段14的阶层。截断层30与波导芯12的锥形区段14的一部分重叠一段距离d1，距离d1是截断层30的总长度的一小部分。在一个实施例中，截断层30可以在波导芯12的锥形区段14上面居中。截断层30的较窄端面33位于波导芯12的锥形区段14上面。截断层30的较宽端面32邻接后段工艺堆叠48的侧边49(图9)以及介电层20和衬底22的侧边19。

参考图5、图6，其中相似的附图标记表示图3、图4中的相似特征。在随后的制造阶段，在截断层30和介电层28上面形成介电层38。介电层38可由二氧化硅(例如，正硅酸四乙酯二氧化硅和/或氟化正硅酸四乙酯二氧化硅)组成，其通过化学机械抛光沉积并平坦化。

截断层40位于介电层38上。截断层40具有有限长度，并通过端面42、43在其相对端终止。截断层40沿纵轴41延伸，并具有从端面42纵向延伸至端面43的侧面44、45。在一个实施例中，纵轴41可平行于纵轴18、31对齐。

截断层40可以从端面42到端面43逐渐变细，使得侧面44、45之间的宽度尺寸随着与端面42和后段工艺堆叠48的侧边49(图9)的距离的增加而减小。截断层40可以在与波导芯12的锥形区段14的锥形相反的方向上锥形化，并且在与截断层30的锥形相同的方向上锥形化。在一实施例中，截断层40可在其整个长度上逐渐变细，宽度尺寸随沿纵轴41的位置而变化，且在端面43处具有最小宽度。在一实施例中，截断层40的宽度尺寸可等于结构10从光纤接收的光波长(例如1310纳米或1550纳米)的约0.05倍至约0.3倍。在一实施例中，截断层40的厚度可等于结构10从光纤接收的光波长的约0.03倍至约0.2倍。在一实施例中，截断层40的宽度尺寸可基于线性函数变化以提供梯形形状。在替代实施例中，截断层40的宽度尺寸可基于非线性函数(例如二次、抛物线或指数函数)而变化。

截断层40可由具有与截断层30的介电材料相同成分的介电材料组成。在一实施例中，截断层40可由掺氮碳化硅或氢化掺氮碳化硅组成。在替代实施例中，截断层30可由具有折射率大于或等于1.65的介电材料组成。截断层40可由从后段工艺堆叠48中通过后段工艺处理形成的层进行图案化。

截断层40位于衬底22上的介电层20上面的后段工艺堆叠48的给定层或阶层中。截断层40的阶层在介电层20上方的标高不同于波导芯12及其锥形区段14的阶层，且在介电层20上方的标高不同于截断层30的阶层。截断层40的较窄端面43位于截断层30的锥形区段14上面，并且也位于截断层30的上面。截断层40的较宽端面42邻接后段工艺堆叠48的侧边49(图9)以及介电层20和衬底22的侧边19。

截断层40与波导芯12的锥形区段14的一部分重叠一段距离d2。在一个实施例中，距离d2可以小于截断层30和锥形区段14之间的重叠距离d1。在一实施例中，截断层40可在波导芯12的锥形区段14上面居中。在一实施例中，截断层40可在截断层30上面居中。在一实施例中，截断层40可在截断层30和波导芯12的锥形区段14上面居中。

参考图7、图8，其中相似的附图标记表示图5、图6中的相似特征。在随后的制造阶段，在截断层40和介电层38上面形成介电层46。介电层46可由二氧化硅(例如，正硅酸四乙酯二氧化硅和/或氟化正硅酸四乙酯二氧化硅)组成，其通过化学机械抛光沉积并平坦化。

截断层50位于介电层46上。截断层50具有有限长度，并通过端面52、43在其相对端终止。截断层50沿纵轴51延伸，并具有从端面52纵向延伸至端面53的侧面54、55。在一实施例中，纵轴51可平行于纵轴18、31、41对齐。

截断层50可以从端面52到端面53逐渐变细，使得侧面54、55之间的宽度尺寸随着与端面52和后段工艺堆叠48的侧边49(图9)的距离的增加而减小。截断层50可以在与波导芯12的锥形区段14的锥形相反的方向上锥形化，并且在与截断层30、40的锥形相同的方向上锥形化。在一实施例中，截断层50可在其整个长度上逐渐变细，宽度尺寸随沿纵轴51的位置而变化，且在端面53处具有最小宽度w3。在一实施例中，截断层50的宽度尺寸可基于线性函数变化以提供梯形形状。在替代实施例中，截断层50的宽度尺寸可基于非线性函数(例如二次、抛物线或指数函数)而变化。

截断层50可由具有与截断层30、40的介电材料相同成分的介电材料组成。在一实施例中，截断层50可由掺氮碳化硅或氢化掺氮碳化硅组成。在替代实施例中，截断层50可由具有折射率大于或等于1.65的介电材料组成。截断层50可由从后段工艺堆叠48中通过后段工艺处理形成的层进行图案化。

截断层50可包括平行于纵轴51延伸的槽(slot)58。在一个实施例中，槽58可以沿截断层50的整个长度延伸，使得截断层50被划分为不同的区段。在一个实施例中，槽58可以贯穿截断层50的整个厚度。在一个实施例中，截断层50可以被槽58平分。位于截断层50下方的截断层40可与槽50对齐。在一个实施例中，截断层40的宽度可小于或等于槽58的宽度。在一个实施例中，截断层40的宽度可以大于槽58的宽度，以提供与截断层50的条带(strip)重叠的布置，该条带与槽58的边缘57、59接界。同样位于截断层50下方的截断层30可与槽58对齐。在一个实施例中，截断层30的宽度可以大于槽58的宽度，以提供与截断层50的条带重叠的布置，该条带与槽58的边缘57、59接界。在一个实施例中，槽58的宽度尺寸可等于结构10从光纤接收的光波长(例如1310纳米或1550纳米)的约0.5倍至约0.3倍。在一个实施例中，槽58的宽度尺寸在其长度上保持不变。在替代实施例中，槽58的宽度尺寸可以是锥形的。在一个实施例中，截断层50的每个区段的宽度尺寸可以大于结构10从光纤接收的光波长的0.6倍。在一个实施例中，截断层50的厚度可等于结构10从光纤接收的光波长的约0.03倍至约0.2倍。

截断层50在衬底22上的介电层20上面的后段工艺堆叠48的给定层或阶层中。截断层50的阶层在介电层20上方的标高不同于波导芯12及其锥形区段14的阶层，且在介电层20上方的标高不同于截断层30、40的相应阶层。截断层50的较窄端面53位于截断层30的锥形区段14上面，并且也位于截断层30、40上面。截断层50的较宽端面52邻接后段工艺堆叠48的侧边49(图9)以及介电层20和衬底22的侧边19。

截断层50与波导芯12的锥形区段14的一部分重叠一段距离d3。在一个实施例中，距离d3可以小于截断层40和锥形区段14之间的重叠距离d2并且小于截断层30和锥形区段14之间的重叠距离d1。在一个实施例中，截断层50可以在波导芯12的锥形区段14上面居中。在一个实施例中，截断层50可以在一个或两个截断层30、40上面居中。在一个实施例中，截断层50可以在两个截断层30、40上面居中。在一个实施例中，截断层50可以在截断层30、40和波导芯12的锥形区段14上面居中。在一个实施例中，截断层50中的槽58可以在截断层30、截断层40和/或波导芯12的锥形区段14上面居中。

参考图9、图10，其中相似的附图标记表示图7、图8中的相似特征。在随后的制造阶段，在截断层50和介电层46上面形成介电层56。介电层56可以由通过化学机械抛光沉积和平坦化的二氧化硅(例如，正硅酸四乙酯二氧化硅和/或氟化正硅酸四乙酯二氧化硅)组成。

截断层60位于介电层56上。截断层60具有有限长度，并通过端面62、63在其相对端终止。截断层60沿纵轴61延伸，并具有从端面62纵向延伸至端面63的侧面64、65。在一个实施例中，纵轴61可平行于纵轴18、31、41、51对齐。

截断层60可以从端面62到端面63逐渐变细，使得侧面64、65之间的宽度尺寸随着与端面62和后段工艺堆叠48的侧边49的距离的增加而减小。截断层60可以在与波导芯12的锥形区段14的锥形相反的方向上锥形化，并且在与截断层30、40、50的锥形相同的方向上锥形化。在一个实施例中，截断层60可在其整个长度上逐渐变细，宽度尺寸随沿纵轴61的位置而变化，且在端面63处具有最小宽度。在一个实施例中，截断层60的宽度尺寸可等于结构10从光纤接收的光波长(例如1310纳米或1550纳米)的约0.05倍至约0.3倍。在一个实施例中，截断层60的厚度可等于结构10从光纤接收的光波长的约0.03倍至约0.2倍。在一实施例中，截断层60的宽度尺寸可基于线性函数变化以提供梯形形状。在替代实施例中，截断层60的宽度尺寸可基于非线性函数(例如二次、抛物线或指数函数)而变化。

截断层60可由具有与截断层30、40、50的介电材料相同成分的介电材料组成。在一个实施例中，截断层60可由掺氮碳化硅或氢化掺氮碳化硅组成。在替代实施例中，截断层60可由具有折射率大于或等于1.65的介电材料组成。截断层60可由从后段工艺堆叠48中通过后段工艺处理形成的层进行图案化。

截断层60位于衬底22上的介电层20上面的后段工艺堆叠48的给定层或阶层中。截断层60的阶层在介电层20上方的标高不同于波导芯12及其锥形区段14的阶层，且在介电层20上方的标高不同于截断层30、40、50的相应阶层。截断层60的较窄端面63位于波导芯12的锥形区段14上面，并且也位于截断层30、40、50上面。截断层60的较宽端面62邻接后段工艺堆叠48的侧边49(图9)以及介电层20和衬底22的侧边19。

截断层60与波导芯12的锥形区段14重叠一段距离d4。在一个实施例中，距离d4可以小于截断层50和锥形区段14之间的重叠距离d3，小于截断层40和锥形区段14之间的重叠距离d2，并且小于截断层30和锥形区段14之间的重叠距离d1。在一个实施例中，截断层60可以在波导芯12的锥形区段14上面居中。在一个实施例中，截断层60可以在一个或多个截断层30、40、50上面居中。在一个实施例中，截断层60可在所有截断层30、40、50上面居中。在一个实施例中，截断层60可以在截断层30、40、50和波导芯12的锥形区段14上面居中。

处理继续进行，在截断层60和介电层56上面形成后段工艺堆叠48的附加介电层68。在组装阶段，光纤(例如，单模光纤)可邻接后段工艺堆叠48，并与结构10对齐。

在使用中，光纤邻接后段工艺堆叠48，并与结构10对齐。由于位于后段工艺堆叠48中的结构10的截断层30、40、50、60，光纤不必放置在后段工艺堆叠48和衬底22中形成的凹槽中。取而代之的是，光纤可以与邻接结构10的后段工艺堆叠48的侧边49对接放置，而不形成用于放置光纤的凹槽。

波导芯12的端面16可相对于截断层30、40、50、60的较宽端面32、42、52、62从侧边49向内偏移。截断层30、40、50、60的较宽端面32、42、52、62比波导芯12的端面16更靠近后段工艺堆叠48的侧边49。在代表性实施例中，截断层30、40、50、60的较窄端面33、43、53、63也相对彼此偏移以提供交错布置。在代表性实施例中，截断层30、40、50、60的较宽端面32、42、52、62在定义后段工艺堆叠48的侧边49并提供与结构10的光纤接口的小平面处共面或实质上共面。在替代实施例中，截断层30、40、50、60的一个或多个端面32、42、52、62可相对于截断层30、40、50、60的其他端面32、42、52、62偏移。

在一个实施例中，截断层30、40、60的宽度可以小于截断层50的宽度。在一个实施例中，截断层30的宽度可以大于截断层30、40的宽度。在一个实施例中，截断层30的宽度可以大于截断层30、40的宽度且小于截断层50的宽度。在替代实施例中，截断层30、40、50、60的相对宽度可以不同。

截断层30、40、50、60的截断和重叠布置可促进光信号从光纤到波导芯12的锥形区段14的有效层间传输。例如，截断层30、40、50、60的截断可用于抑制传输激光中的高阶模式。截断层30、40、50、60的交错排列还可以促进光信号从光纤到波导芯12的锥形区段14的有效层间传输。波导芯12及其锥形区段14的阶层位于截断层30、40、50、60下方，其布置在介电层20和截断层30、40、50、60的阶层之间。

参考图11，根据本发明的替代实施例，截断层60可以由通过后段工艺处理形成的多种介电材料组成。在一个实施例中，截断层60可以包括包含具有给定成分的介电材料的下部70和包含具有不同成分的介电材料的上部72。在一个实施例中，截断层60的下部70可由掺氮碳化硅或氢化掺氮碳化硅组成。在一个实施例中，截断层60的上部72可以由氮化硅组成。在一个实施例中，截断层60的下部70可由掺氮碳化硅或氢化掺氮碳化硅组成，且截断层60的上部72可由氮化硅组成。

参考图12，根据本发明的替代实施例，截断层30、40、50、60的锥形的方向性可以相反，使得截断层30、40、50、60在与波导芯12的锥形区段14相同的方向上逐渐变细。作为示例，截断层50、60的反向逐渐变细在图11中被描绘，并且位于截断层50、60下方的其他截断层30、40可以具有类似的反向逐渐变细。

上述方法用于制造集成电路芯片。由此产生的集成电路芯片可由制造商以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、裸芯片或封装形式分布。芯片可以与其他芯片、分立电路元件和/或其他信号处理装置集成，作为中间产品或最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，例如具有中央处理器的计算机产品或智能手机。

本文中引用的经近似语言修改的术语，如“约”、“大约”和“实质上”，不限于规定的精确值。近似语言可能对应于用于测量值的仪器的精度，除非另有依赖于仪器的精度，否则可能表示规定值的+/-10％。

本文中对“垂直”、“水平”等术语的引用是通过示例而非限制来建立参考框架的。本文中使用的术语“水平”被定义为平行于半导体衬底的常规平面的平面，而不管其实际三维空间取向如何。术语“垂直”和“法线”指的是刚刚定义的垂直于水平的方向。术语“横向”指水平面内的方向。

与另一个特征“连接”或“耦合”的一个特征可以直接连接或耦合到另一个特征或与另一个特征耦合，或者可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可以“直接连接”或“直接耦合”到另一特征或与另一特征一起。如果存在至少一个中间特征，则一个特征可以与另一特征“间接连接”或“间接耦合”。一个特征在另一个特征上或接触另一特征可以直接在另一特征上或与另一特征直接接触，或者相反，可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可以直接在另一个特征上或与另一特征直接接触。如果存在至少一个中间特征，则一个特征可间接在另一个特征上或与另一特征间接接触。如果一个特征延伸至另一个特征上并覆盖另一个特征的一部分，则不同的特征会重叠。

本发明的各种实施例的描述是为了说明的目的而提供的，但并不打算详尽或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文中使用的术语是为了最好地解释实施例的原理、相对于市场中发现的技术的实际应用或技术改进，或者使本领域的普通技术人员能够理解本文中公开的实施例。

Claims (20)

1.一种用于边缘耦合器的结构，该结构包括：

介电层；

波导芯，位于该介电层上面，该波导芯包括锥形区段；以及

后段工艺堆叠，位于该介电层和该波导芯上面，该后段工艺堆叠包括侧边和与该波导芯的该锥形区段重叠的第一截断层，该第一截断层具有与该侧边相邻的第一端面和位于该波导芯的该锥形区段上方的第二端面，且该第一截断层从该第一端面到该第二端面逐渐变细。

2.根据权利要求1所述的结构，其中，该第一截断层包括掺氮碳化硅或氢化掺氮碳化硅。

3.根据权利要求1所述的结构，其中，该第一截断层包含具有折射率大于或等于1.65的介电材料。

4.根据权利要求1所述的结构，其中，该第一截断层居中在该波导芯的该锥形区段上面。

5.根据权利要求1所述的结构，其中，该波导芯的该锥形区段包括端面，该端面与该后段工艺堆叠的该侧边隔开，且该波导芯的该锥形区段的该端面位于该第一截断层下方。

6.根据权利要求5所述的结构，其中，该第一截断层的该第一端面比该波导芯的该锥形区段的该端面更靠近该后段工艺堆叠的该侧边。

7.根据权利要求1所述的结构，其中，该第一截断层包括从该第一端面延伸至该第二端面的槽，且该槽将该第一截断层分为第一区段和第二区段。

8.根据权利要求7所述的结构，其中，该槽居中在该波导芯的该锥形区段上面。

9.根据权利要求1所述的结构，其中，该第一截断层位于该后段工艺堆叠中的第一阶层，该后段工艺堆叠包括位于与该第一阶层不同的该后段工艺堆叠的第二阶层中的第二截断层，该第二截断层具有与该侧边相邻的第一端面和位于该波导芯的该锥形区段上方的第二端面，且该第二截断层从该第一端面到该第二端面逐渐变细。

10.根据权利要求9所述的结构，其中，该后段工艺堆叠包括位于不同于该第一阶层和不同于该第二阶层的该后段工艺堆叠中的第三阶层中的第三截断层，该第三截断层具有与该侧边相邻的第一端面和位于该波导芯的该锥形区段上方的第二端面，且该第三截断层从该第一端面到该第二端面逐渐变细。

11.根据权利要求10所述的结构，其中，该第一截断层、该第二截断层和该第三截断层包含掺氮碳化硅或氢化掺氮碳化硅。

12.根据权利要求9所述的结构，其中，该第二截断层位于该第一截断层上方，该第二截断层包括从该第二截断层的该第一端面延伸至该第二截断层的该第二端面的槽，且该槽将该第二截断层分为第一区段和第二区段。

13.根据权利要求12所述的结构，其中，该槽居中在该第一截断层上面。

14.根据权利要求9所述的结构，其中，该第二截断层位于该第一截断层上方，该第一截断层与该波导芯的该锥形区段的部分重叠，且该第二截断层与该第一截断层的部分重叠。

15.根据权利要求9所述的结构，其中，该第二截断层位于该第一截断层上方，且该第一截断层和该第二截断层居中在该波导芯的该锥形区段上面。

16.根据权利要求1所述的结构，其中，该第一截断层包括包含掺氮碳化硅或氢化掺氮碳化硅的第一部分和包含氮化硅的第二部分。

17.一种形成边缘耦合器的结构的方法，该方法包括：

在介电层上面形成波导芯；以及

在该介电层和该波导芯上面形成后段工艺堆叠，

其中，该后段工艺堆叠包括侧边和与该波导芯的锥形区段重叠的第一截断层，该第一截断层具有邻接该侧边的第一端面和位于该波导芯的该锥形区段上方的第二端面，且该第一截断层从该第一端面到该第二端面逐渐变细。

18.根据权利要求17所述的方法，其中，该第一截断层包括掺氮碳化硅或氢化掺氮碳化硅。

19.根据权利要求17所述的方法，其中，该第一截断层位于该后段工艺堆叠的第一阶层中，且进一步包括：

形成位于与该第一阶层不同的该后段工艺堆叠的第二阶层中的该第一截断层上方的第二截断层，

其中，该第二截断层具有与该侧边相邻的第一端面和位于该波导芯的该锥形区段上方的第二端面。

20.根据权利要求19所述的方法，其中，该第二截断层位于该第一截断层上方，该第二截断层包括从该第二截断层的该第一端面延伸至该第二截断层的该第二端面的槽，且该槽将该第二截断层分为第一区段和第二区段。

Images