CN114792136B - 超导量子计算控制器及具有其的集群电路 - Google Patents

超导量子计算控制器及具有其的集群电路 Download PDF

Info

Publication number
CN114792136B
CN114792136B CN202210485861.8A CN202210485861A CN114792136B CN 114792136 B CN114792136 B CN 114792136B CN 202210485861 A CN202210485861 A CN 202210485861A CN 114792136 B CN114792136 B CN 114792136B
Authority
CN
China
Prior art keywords
module
superconducting quantum
electrically connected
control
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210485861.8A
Other languages
English (en)
Other versions
CN114792136A (zh
Inventor
顾中建
张子墨
于海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202210485861.8A priority Critical patent/CN114792136B/zh
Publication of CN114792136A publication Critical patent/CN114792136A/zh
Application granted granted Critical
Publication of CN114792136B publication Critical patent/CN114792136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17312—Routing techniques specific to parallel machines, e.g. wormhole, store and forward, shortest path problem congestion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17362—Indirect interconnection networks hierarchical topologies

Abstract

本申请涉及一种超导量子计算控制器及具有其的集群电路，包括：控制模块、一级网络交换机、数据缓存模块、CPU子系统模块和数模转换模块。一级网络交换机与控制模块电连接，一级网络交换机适用于连接上位机对控制模块进行读写。数据缓存模块与控制模块电连接，数据缓存模块适用于存储控制波形数据。CPU子系统模块与控制模块电连接。数模转换模块的输入端与控制单元电连接，数模转换模块的输出端与超导量子芯片电连接，数模转换模块适用于将数据缓存模块中的数字信号转换为控制超导量子芯片的模拟信号。通过设置配置有控制波形生成程序的CPU子系统模块，相当于提供了一套与传统使用模式下相同的用户主控计算机，减少了控制数据的准备时间。

Description

超导量子计算控制器及具有其的集群电路
技术领域
本申请涉及超导量子计算领域，尤其涉及一种超导量子计算控制器及具有其的集群电路。
背景技术
目前在超导量子计算领域，超导量子计算控制设备一般采用通用或者专用任意函数发生器设备输出自定义射频信号波形序列的方式对超导量子芯片进行操控。无论是通用型任意函数发生设备还是专用任意函数发生设备，一般均采用网络接口、USB接口进行波形数据写入，用户利用计算机运行C/C++/Python等程序，编写控制波形生成程序，生成控制波形数据后通过网络写入任意函数发生设备，完成控制波形准备工作。实际工作过程中，任意函数发生设备根据用户计算机写入的控制序列播放提前写入的控制波形数据控制超导量子计算芯片。一般情况下，专用超导量子计算控制设备为了追求集成度，1U设备支持4～12个控制波形输出通道，每个通道带有最多500ms 控制波形存储器，通过实际测试，写满一个1U控制设备所需要的准备时间约为6000秒。
未来随着超导量子计算量子比特的增多，如何减少超导量子计算控制设备的控制数据准备时间，成为本领域技术人员亟待解决的问题。
发明内容
有鉴于此，本申请提出了一种超导量子计算控制器及具有其的集群电路，以减少超导量子计算机的准备时间。
根据本申请的一方面，提供了一种超导量子计算控制器，包括：
控制模块、一级网络交换机、数据缓存模块、CPU子系统模块和数模转换模块；
所述一级网络交换机与所述控制模块电连接，所述一级网络交换机适用于连接上位机对所述控制模块进行读写；
所述数据缓存模块与所述控制模块电连接，所述数据缓存模块适用于存储控制波形数据；
所述CPU子系统模块与所述控制模块电连接；
所述数模转换模块的输入端与所述控制单元电连接，所述数模转换模块的输出端与超导量子芯片电连接，所述数模转换模块适用于将所述数据缓存模块中的数字信号转换为控制所述超导量子芯片的模拟信号。
在一种可能的实现方式中，所述CPU子系统模块设有外设接口；
所述外设接口适用于连接输入设备和输出设备。
在一种可能的实现方式中，所述外设接口为多个。
在一种可能的实现方式中，所述CPU子系统模块与所述控制模块通过 PCIE接口电连接。
在一种可能的实现方式中，还包括带通滤波器；
所述带通滤波器的输入端与所述数模转换模块的输出端电连接，所述带通滤波器的输出端适用于与所述超导量子芯片电连接。
在一种可能的实现方式中，所述一级网络交换机与所述CPU子系统模块电连接。
根据本申请的另一方面，提供一种集群电路，包括：
上述任一所述的超导量子计算控制器；
所述超导量子计算控制器为两个以上，两个以上的所述超导量子计算控制器均与所述超导量子芯片电连接。
在一种可能的实现方式中，两个以上的所述超导量子计算控制器并联至所述超导量子芯片。
在一种可能的实现方式中，还包括二级网络交换机；
两个以上的所述超导量子计算控制器的所述一级网络交换机均与所述二级网络交换机电连接。
本申请适用于超导量子计算机中的超导量子芯片进行控制，通过设置一级网络交换机，使本申请具备传统的工作模式，即通过一级网络交换机与上位机电连接，用户利用上位机运行C、C++、Python等程序，编写控制波形生成程序，生成控制波形数据后通过一级网络交换机和控制模块写入数据缓存模块，完成控制波形准备工作。通过设置配置有控制波形生成程序的CPU子系统模块，相当于提供了一套与传统使用模式下相同的用户主控计算机。单机使用情况下，用户不再需要额外准备主控计算机(工作站)，直接通过CPU 子模块运行控制波形生成程序，进而提高工作效率。控制波形数据直接写入控制模块外挂的数据缓存模块，可以极大的提高超导量子计算控制器使用效率，控制数据的准备时间。数据缓存模块中的数字信号控制波形数据经过数模转换模块转换为控制超导量子芯片的模拟信号实现对超导量子芯片的控制。相较于传统的控制波形准备方法，本申请通过设置预设有控制波形生成程序的CPU子系统，减少了控制数据的准备时间。
根据下面参考附图对示例性实施例的详细说明，本申请的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本申请的示例性实施例、特征和方面，并且用于解释本申请的原理。
图1示出本申请实施例的超导量子计算控制器的原理框图；
图2示出本申请实施例的集群电路的原理框图。
具体实施方式
以下将参考附图详细说明本申请的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
其中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明或简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本申请，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。
图1示出根据本申请一实施例的超导量子计算控制器的原理框图。图2示出根据本申请一实施例的集群电路的原理框图。如图1所示，该超导量子计算控制器100，包括：控制模块110、一级网络交换机160、数据缓存模块120、 CPU子系统模块130和数模转换模块140。一级网络交换机160与控制模块110 电连接，一级网络交换机160适用于连接上位机对控制模块110进行读写。数据缓存模块120与控制模块110电连接，数据缓存模块120适用于存储控制波形数据。CPU子系统模块130与控制模块110电连接。数模转换模块140的输入端与控制单元电连接，数模转换模块140的输出端与超导量子芯片300电连接，数模转换模块140适用于将数据缓存模块120中的数字信号转换为控制超导量子芯片300的模拟信号。
本申请适用于超导量子计算机中的超导量子芯片300进行控制，通过设置一级网络交换机160，使本申请具备传统的工作模式，即通过一级网络交换机160与上位机电连接，用户利用上位机运行C、C++、Python等程序，编写控制波形生成程序，生成控制波形数据后通过一级网络交换机160和控制模块110写入数据缓存模块120，完成控制波形准备工作。通过设置配置有控制波形生成程序的CPU子系统模块130，相当于提供了一套与传统使用模式下相同的用户主控计算机。单机使用情况下，用户不再需要额外准备主控计算机(工作站)，直接通过CPU子模块运行控制波形生成程序，进而提高工作效率。控制波形数据直接写入控制模块110外挂的数据缓存模块120，可以极大的提高超导量子计算控制器100使用效率，控制数据的准备时间。数据缓存模块120中的数字信号控制波形数据经过数模转换模块140转换为控制超导量子芯片300的模拟信号实现对超导量子芯片300的控制。相较于传统的控制波形准备方法，本申请通过设置预设有控制波形生成程序的CPU子系统，减少了控制数据的准备时间。
其中，CPU子模块所配置的控制波形生成程序为本领域常用软件，此处不再赘述。
此处，需要进行说明的是，控制模块110为FPGA芯片，通过FPGA逻辑电路排序选择数据缓存模块120中的输出控制波形数据。
在一种可能的实现方式中，CPU子系统模块130设有外设接口131。外设接口131适用于连接输入设备和输出设备。通过设置外设接口131，使CPU子系统可以连接鼠标、键盘和显示器等设备，使用户可以对CPU子系统模块130 进行二次开发，相当于直接将用户控制计算机嵌入到超导量子计算控制器 100当中，极大的提高超导量子计算控制器100的数据准备效率。
此处，需要进行说明的是，CPU子系统模块130配置有操作程序。使用进口AMD、Intel厂家X86处理器方案实现量子计算控制器中CPU子系系统模块是首选方案，这种方案可以直接安装Windows、Linux系统，直接运行用户现有控制程序，替代API接口程序即可直接使用。优选的，使用国产ARM(飞腾等)、国产X86(兆芯)等处理器，在国际环境日益复杂化的未来，是应对技术限制的优先国产化解决方案，仅需要改写部分底层接口程序即可在Linux操作系统下顺利使用，此处采用本领域常用技术手段即可实现，不再赘述。
在一种可能的实现方式中，外设接口131为多个。多个外设接口131包括 USB接口和VGA接口，USB接口和VGA接口的数量不做限制，只需使可以连接足够的输入设备和输出设备用于对CPU子系统模块130进行控制即可。
在一种可能的实现方式中，CPU子系统模块130与控制模块110通过PCIE 接口电连接。CPU子系统模块130通过PCIE接口将控制波形数据经PCIE接口传输至控制模块110，再由控制模块110传输至数据缓存模块120。PCIE接口是不需要额外进行一次数据读取校验的，同时PCIE接口实际DMA数据读写带宽远远高于10G以太网的性能数倍，单机使用便可以极大的提高超导量子计算控制器100使用效率。
在一种可能的实现方式中，还包括带通滤波器150。带通滤波器150的输入端与数模转换模块140的输出端电连接，带通滤波器150的输出端适用于与超导量子芯片300电连接。数据缓存模块120中存储有4至12路控制波形数据，控制模块110将数据缓存模块120中的4至12路控制波形数据发送至数模转换模块140，4至12路控制波形数据由数模转换模块140处理为4至12路射频信号后发送至带通滤波器150，带通滤波器150根据超导量子芯片300使用需要，衰减4至12路控制波形数据中不需要的频率，将衰减后的1至4路控制射频信号发送至超导量子芯片300，对超导量子芯片300进行控制。
在一种可能的实现方式中，一级网络交换机160与CPU子系统模块130电连接，使本申请在传统的工作模式下，即通过一级网络交换机160与上位机电连接时，可通过上位机对CPU子系统进行控制，扩大了本申请的适用范围。
根据本申请的另一方面，提供一种集群电路200，如图2所示，该集群电路200包括：上述任一超导量子计算控制器100。超导量子计算控制器100为两个以上，两个以上的超导量子计算控制器100均与超导量子芯片300电连接。该集群电路200适用于数十、数百甚至数千量子比特控制系统的工作模式，两个以上的超导控制电路采用分布式控制模式，每个超导量子计算控制器100均可以完成所属控制通道的数据生成计算，系统准备所占用的时间相当于使用单台超导量子计算控制器100所使用的时间，通过分布式并行工作，从而极大的提高系统效率。
在一种可能的实现方式中，两个以上的超导量子计算控制器100并联至超导量子芯片300，整体结构较为简单，有效的降低了生产成本。
在一种可能的实现方式中，还包括二级网络交换机210。两个以上的超导量子计算控制器100的一级网络交换机160均与二级网络交换机210电连接。所有需要参与工作的超导量子计算控制器100的CPU子系统模块130运行控制波形生成服务程序，并通过一级网络交换机160、二级网络交换机210甚至多级网络交换机连接到控制计算机的系统主控单元上。系统主控单元运行系统控制终端程序。系统控制终端程序自动获取系统内所有超导量子计算控制器100相关运行参数，包括但不限于MAC地址、IP地址、控制波形通道速率精度与波形存储深度等信息。随后用户仅需要在控制终端上按照相同的使用习惯编写控制波形生成程序并指定对应的控制波形通道，系统将自动的启动分布式运算能力，各个超导量子计算控制器100根据所包含控制波形通道的编号在本地直接运行用户编写的波形生成程序。此时网络仅用来传输分布式程序，数据量将比传递控制波形数据降低两到四个数量级，几乎可以忽略网络交换数据所占用的时间。
现有方案12通道超导量子计算控制器100大数据量准备时间为6000秒，采用本申请后相同的12通道超导量子计算控制器100大数据量准备时间缩短为600秒。本申请采用分布式工作模式下，使用单个超导量子计算控制器100 和使用多个超导量子计算控制器100所需要的准备时间不会成倍增加。例如使用一个主控计算机控制十六个量子计算控制器，需要的准备时间为单个设备的十六倍。而采用分布式工作模式后，准备时间与使用单个超导量子计算控制器100几乎相等，非常利于后续大规模量子计算系统的构建。
以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (7)

1.一种超导量子计算控制器，其特征在于，包括：
控制模块、一级网络交换机、数据缓存模块、CPU子系统模块和数模转换模块；
所述一级网络交换机与所述控制模块电连接，所述一级网络交换机适用于连接上位机对所述控制模块进行读写，所述一级网络交换机与所述CPU子系统模块电连接；
所述数据缓存模块与所述控制模块电连接，所述数据缓存模块适用于存储控制波形数据；
所述CPU子系统模块与所述控制模块电连接，所述CPU子系统模块配置有控制波形生成程序，所述CPU子系统模块设有外设接口，所述外设接口适用于连接输入设备和输出设备；
所述数模转换模块的输入端与控制单元电连接，所述数模转换模块的输出端与超导量子芯片电连接，所述数模转换模块适用于将所述数据缓存模块中的数字信号转换为控制所述超导量子芯片的模拟信号。
2.根据权利要求1所述的超导量子计算控制器，其特征在于，所述外设接口为多个。
3.根据权利要求1所述的超导量子计算控制器，其特征在于，所述CPU子系统模块与所述控制模块通过PCIE接口电连接。
4.根据权利要求1所述的超导量子计算控制器，其特征在于，还包括带通滤波器；
所述带通滤波器的输入端与所述数模转换模块的输出端电连接，所述带通滤波器的输出端适用于与所述超导量子芯片电连接。
5.一种集群电路，其特征在于，包括：
权利要求1至4任一所述的超导量子计算控制器；
所述超导量子计算控制器为两个以上，两个以上的所述超导量子计算控制器均与所述超导量子芯片电连接。
6.根据权利要求5所述的集群电路，其特征在于，两个以上的所述超导量子计算控制器并联至所述超导量子芯片。
7.根据权利要求5所述的集群电路，其特征在于，还包括二级网络交换机；
两个以上的所述超导量子计算控制器的所述一级网络交换机均与所述二级网络交换机电连接。
CN202210485861.8A 2022-05-06 2022-05-06 超导量子计算控制器及具有其的集群电路 Active CN114792136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210485861.8A CN114792136B (zh) 2022-05-06 2022-05-06 超导量子计算控制器及具有其的集群电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210485861.8A CN114792136B (zh) 2022-05-06 2022-05-06 超导量子计算控制器及具有其的集群电路

Publications (2)

Publication Number Publication Date
CN114792136A CN114792136A (zh) 2022-07-26
CN114792136B true CN114792136B (zh) 2023-06-20

Family

ID=82462620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210485861.8A Active CN114792136B (zh) 2022-05-06 2022-05-06 超导量子计算控制器及具有其的集群电路

Country Status (1)

Country Link
CN (1) CN114792136B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205105232U (zh) * 2015-11-19 2016-03-23 中国科学院武汉物理与数学研究所 冷离子量子信息处理器的时序控制信号产生装置
CN110942152A (zh) * 2019-10-29 2020-03-31 合肥本源量子计算科技有限责任公司 量子芯片系统、量子计算处理系统及电子设备
CN111555934A (zh) * 2020-04-26 2020-08-18 北京航天科颐技术有限公司 1553b总线控制设备、控制系统及控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10552756B2 (en) * 2015-11-12 2020-02-04 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing
CN109240961A (zh) * 2018-11-30 2019-01-18 济南浪潮高新科技投资发展有限公司 一种用于量子计算测控的装置、系统和方法
CN109685216B (zh) * 2019-01-11 2020-12-29 清华大学 一种量子计算机
CN211123712U (zh) * 2020-01-14 2020-07-28 济南浪潮高新科技投资发展有限公司 一种适用于量子计算机监控领域的专用芯片
CN113961374A (zh) * 2021-10-29 2022-01-21 中国人民解放军战略支援部队信息工程大学 数据收发方法及系统、存储介质及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205105232U (zh) * 2015-11-19 2016-03-23 中国科学院武汉物理与数学研究所 冷离子量子信息处理器的时序控制信号产生装置
CN110942152A (zh) * 2019-10-29 2020-03-31 合肥本源量子计算科技有限责任公司 量子芯片系统、量子计算处理系统及电子设备
CN111555934A (zh) * 2020-04-26 2020-08-18 北京航天科颐技术有限公司 1553b总线控制设备、控制系统及控制方法

Also Published As

Publication number Publication date
CN114792136A (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US9135190B1 (en) Multi-profile memory controller for computing devices
US7543129B2 (en) Storage system and storage area allocation method configuring pool areas each including logical volumes having identical allocation unit size
US11809360B2 (en) Network-on-chip data processing method and device
US20120166724A1 (en) High availability raid using low-cost direct attached raid controllers
CN109857702B (zh) 一种基于机器人的激光雷达数据读写控制系统及芯片
JP2011243142A (ja) 通信制御装置、データ通信方法及びプログラム
CN111352582A (zh) 存储设备和存储系统
CN112817899B (zh) 基于pcie的数据传输方法、装置、存储介质和电子设备
CN114792136B (zh) 超导量子计算控制器及具有其的集群电路
CN109446130B (zh) 一种i/o设备状态信息的获取方法及系统
US20060026328A1 (en) Apparatus And Related Method For Calculating Parity of Redundant Array Of Disks
CN109710555A (zh) 用于执行地址解析协议的从设备及其操作方法
CN105190576A (zh) 共享的存储器系统
CN116737624B (zh) 一种高性能数据存取装置
CN116032746B (zh) 资源池的信息处理方法及装置、存储介质及电子装置
CN110737618B (zh) 内嵌处理器进行快速数据通信的方法、装置及存储介质
US20030200374A1 (en) Microcomputer system having upper bus and lower bus and controlling data access in network
US10956061B2 (en) Computing system and operating method thereof
JP2008282345A (ja) ストレージシステム及びストレージ装置
CN110659242A (zh) 一种mil-std-1553b总线协议控制器
KR20010091900A (ko) 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리
CN113533941A (zh) 芯片接口的测试方法、装置、计算机设备和存储介质
KR100986131B1 (ko) 레이드 기능을 지원하는 솔리드 스테이트 디스크
CN113157602A (zh) 一种对内存进行分配的方法、设备及计算机可读存储介质
JP3305202B2 (ja) 二重化コントローラ用ネットワークシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant