CN114785097A - Mosfet功率回路寄生电感的确定方法 - Google Patents
Mosfet功率回路寄生电感的确定方法 Download PDFInfo
- Publication number
- CN114785097A CN114785097A CN202210538516.6A CN202210538516A CN114785097A CN 114785097 A CN114785097 A CN 114785097A CN 202210538516 A CN202210538516 A CN 202210538516A CN 114785097 A CN114785097 A CN 114785097A
- Authority
- CN
- China
- Prior art keywords
- mosfet
- parasitic inductance
- power loop
- driving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
本申请技术方案提供一种MOSFET功率回路寄生电感的确定方法,包括:提供桥臂MOSFET功率回路的等效功率电路,所述等效功率电路包括桥接的驱动MOSFET和续流MOSFET以及功率回路寄生电感,并获得所述驱动MOSFET的等效输出电容;对所述桥臂MOSFET功率回路进行双脉冲测试,获得所述驱动MOSFET的关断电压与时间的关系;根据所述驱动MOSFET的关断电压与时间的关系获得谐振频率;根据所述等效输出电容和所述谐振频率,获得功率回路寄生电感值。本申请技术方案在不对器件造成损害的情况下,解决了MOSFET功率回路寄生电感难以获取的问题。
Description
技术领域
本申请涉及MOSFET电路领域,尤其涉及一种MOSFET功率回路寄生电感的确定方法。
背景技术
功率半导体器件在电力电子技术中占有极为重要的地位。作为功率变换器中的核心部分,功率开关器件的发展水平在很大程度上决定了电力电子设备的发展水平。
以Si材料功率半导体为基础的MOSFET、IGBT等功率开关器件在行业里的应用最为广泛,但是由于Si材料自身的局限性,使其发展极为受限,其特性已接近理论极限,成为电力电子功率变换器进一步发展的瓶颈。Si材料半导体的在1200V和1700V典型应用电压等级下导通电阻较高,使得Si材料功率半导体器件的开关损耗较高;此外,Si器件的禁带宽度及导热率均较小,使得器件的最大功率和最大工作温度都受限。
在高电压和大功率的应用场合,SiC材料功率半导体具有明显的优势。SiC材料功率半导体具有击穿电压高、热导率高、开关频率高等良好特性,使得SiC材料功率半导体器件在近年来发展迅速,并广泛投入到商业化应用当中。采用SiC材料功率半导体器件作为电力电子功率变换器核心部件的设计、方案和产品越来越多。与Si功率器件相比,SiC功率器件具有更优异特性:SiC功率器件具有更高的开关速度,能够在更高的结温下工作,可以同时实现高频、高电压和大电流。这些特性能够显著提升半导体功率变换器的性能,获得更高的电能转换效率,实现更高的功率密度,降低系统成本等。
基于以往的设计Si材料功率半导体器件的应用经验,SiC材料功率半导体器件在实际应用中,仍然沿用传统Si材料功率半导体器件的驱动设计思路和方法。但是由于SiC材料功率半导体器件一般具有更快的开关速度和更高的电压承受能力,相比Si器件具有更高的电压变化率,驱动回路中各个参数的对电力电子功率变换器整体性能的影响更加突出。桥臂应用时,栅源电压干扰问题也更严重。
SiC MOSFET作为SiC材料功率半导体的典型器件,对其本身特性研究和应用设计具有十分重要的现实意义。目前对SiC MOSFET研究主要集中在器件本身模型的建立及其优良性能的测试方面,而对SiC MOSFET功率回路的模型和寄生参数影响的分析研究极为有限。
发明内容
本申请要解决的技术问题是确定MOSFET功率回路寄生电感。
为解决上述技术问题,本申请提供了一种MOSFET功率回路寄生电感的确定方法,包括:提供桥臂MOSFET功率回路的等效功率电路,所述等效功率电路包括桥接的驱动MOSFET和续流MOSFET以及功率回路寄生电感,并获得所述驱动MOSFET的等效输出电容;对所述桥臂MOSFET功率回路进行双脉冲测试,获得所述驱动MOSFET的关断电压与时间的关系;根据所述驱动MOSFET的关断电压与时间的关系获得谐振频率;根据所述等效输出电容和所述谐振频率,获得功率回路寄生电感值。
在本申请的一些实施例中,根据所述驱动MOSFET的电容电压特性曲线获得所述驱动MOSFET的等效输出电容。
在本申请的一些实施例中,所述等效功率回路还包括:负载电感,加载在所述续流MOSFET的源极和漏极上;母线电容,所述母线电容的第一端电连接所述驱动MOSFET的源极;其中所述功率回路寄生电感的第一端电连接所述母线电容的第二端,所述功率回路寄生电感的第二端电连接所述续流MOSFET的漏极。
在本申请的一些实施例中,所述功率回路寄生电感包括器件封装电感、PCB线路电感和母线电容等效串联电感。
在本申请的一些实施例中,获得所述谐振频率的方法包括:根据所述驱动MOSFET的关断电压与时间的关系,获得所述驱动MOSFET的关断电压的震荡周期;基于所述震荡周期,获得所述谐振频率。
在本申请的一些实施例中,获得所述功率回路寄生电感值的方法包括:基于所述驱动MOSFET关断时的电压过冲和振荡过程,获得所述等效功率电路的简化电路;基于所述电压过冲和振荡过程均发生在高频段,将所述简化电路转化为小信号电路;根据所述小信号电路获得所述功率回路寄生电感值。
在本申请的一些实施例中,所述简化电路包括:所述驱动MOSFET的等效电路,包括并联的电流源和等效输出电容;所述续流MOSFET的等效电路,包括串联的电压源和内阻;负载电感的等效电路,与所述续流MOSFET的等效电路并联,且包括恒定电流源;以及与所述驱动MOSFET的等效电路、所述续流MOSFET的等效电路串联的功率回路寄生电感和母线电压源。
在本申请的一些实施例中,所述小信号电路包括:所述电流源以及电连接在所述电流源两端的RLC并联谐振电路,其中所述RLC并联谐振电路包括:所述等效输出电容,以及串联的所述内阻和所述功率回路寄生电感。
在本申请的一些实施例中,根据所述小信号电路获得所述功率回路寄生电感值的方法包括:基于所述小信号电路获得如下公式(1):f0为谐振频率,LLOOP为功率回路寄生电感值,COSS为驱动MOSFET的等效输出电容;将所述公式(1)进行公式变换,获得所述功率回路寄生电感值的计算公式。
在本申请的一些实施例中,在所述桥臂MOSFET功率回路中,所述驱动MOSFET的驱动电阻阻值的确定方法包括:使所述驱动MOSFET的驱动电阻阻值为预设值;通过双脉冲测试获得所述驱动MOSFET的实际电压过冲峰值;根据所述驱动MOSFET的实际电压过冲峰值与电压过冲峰值的安全阈值,判断所述预设值是否合适。
在本申请的一些实施例中,所述预设值按由大到小的方式设定,使所述实际电压过冲峰值和所述安全阈值间的实际余量逐渐接近目标余量。
在本申请的一些实施例中,判断所述预设值是否合适的方法包括:确认所述实际电压过冲峰值低于所述安全阈值,且所述实际余量达到目标余量时,则所述预设值合适。
在本申请的一些实施例中,判断所述预设值是否合适的方法包括:确认所述实际电压过冲峰值低于所述安全阈值,但所述实际余量大于所述目标余量时,则所述预设值过大,需减小所述预设值。
在本申请的一些实施例中,所述驱动MOSFET和所述续流MOSFET均为SiC MOSFET。
本申请技术方案的MOSFET功率回路寄生电感的确定方法,基于小信号分析模型获取关断电压与时间的关系,再从关断电压与时间的关系中提取相关参数,能够在不对器件造成损害的情况下,解决MOSFET功率回路寄生电感难以获取的问题。
在确定MOSFET功率回路的驱动电阻阻值时,先使驱动电阻阻值为预设值,再通过双脉冲测试获得所述驱动MOSFET的电压过冲峰值,进而通过比较驱动MOSFET的实际电压过冲峰值与电压过冲峰值的安全阈值便可确定预设值是否合适。进一步地,所述预设值按由大到小的方式设定,使实际电压过冲峰值和安全阈值间的实际余量逐渐接近目标余量,可以避免在开始阶段就导致实际电压过冲峰值超过安全阈值而损坏器件的情况。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例,附图仅用于说明和描述的目的,并不旨在限制本申请的范围,其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解,附图未按比例绘制。其中:
图1为本申请实施例的MOSFET功率回路寄生电感的确定方法的流程示意图;
图2为本申请实施例的桥臂MOSFET功率回路的一种等效功率电路示意图;
图3为本申请实施例的桥臂MOSFET功率回路的另一种等效功率电路示意图;
图4为驱动MOSFET的关断电压与时间的波形图;
图5为本申请实施例的等效功率电路在关断过程的简化电路示意图;
图6为本申请实施例的小信号电路示意图。
具体实施方式
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其它类似情景。除非从语言环境中显而易见或另做说明,图中相同标号代表相同结构或操作。
应当理解,本文使用的“系统”和“设备”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种方法。然而,如果其他词语可实现相同的目的,则可通过其他表达来替换所述词语。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其它的步骤或元素。
本申请中使用的术语仅用于描述特定示例实施例的目的,而不是限制性的。比如,除非上下文另有明确说明,这里所使用的,单数形式“一”,“一个”和“该”也可以包括复数形式。当在本说明书中使用时,术语“包括”、“包含”和/或“含有”意思是指所关联的整数,步骤、操作、元素和/或组件存在,但不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或组的存在或在该系统/方法中可以添加其他特征、整数、步骤、操作、元素、组件和/或组。在本说明书中描述不同组件发生关联时,可以是直接的关系也可以是间接的关系。比如,“A和B连接”可以是A和B直接连接,也可以是A和B通过其他组件间接发生连接。
考虑到以下描述,本说明书公开的这些特征和其他特征、以及结构的相关元件的操作和功能、以及部件的组合和制造的经济性可以得到明显提高。参考附图,所有这些形成本说明书公开的一部分。然而,应该清楚地理解,附图仅用于说明和描述的目的,并不旨在限制本说明书公开的范围。本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或后面操作不一定按照顺序来精确地执行。相反,可以按照倒序或同时处理各个步骤。同时,也可以将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
以下描述提供了本申请的特定应用场景和要求,目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说,对所公开的实施例的各种局部修改是显而易见的,并且在不脱离本申请的精神和范围的情况下,可以将这里定义的一般原理应用于其他实施例和应用。因此,本申请不限于所示的实施例,而是与权利要求一致的最宽范围。
在传统的变换器设计流程中,常采用基于SiC MOSFET厂家给出的器件参数设计功率回路,再制作样品;对样机测试后,再改进设计的方式。大多数的情况,设计人员直接制作样机,测试后再进行优化设计。这种方式会花费较多时间,在多次迭代后才能得到最终的设计,同时样机电路板失效还会导致设计人员花费更多的时间进行排查和修正。
在对样机进行测试时,功率回路的寄生电感难以准确直接测量;由于不同样机的功率回路布设各不相同,故该寄生电感参数难以通过理论计算获取准确值。很多设计中往往基于经验预估寄生电感参数,再通过测试修正。但是功率回路寄生电感直接影响着SiCMOSFET关断过电压峰值的大小,如果该寄生电感值较大,且直接进行双脉冲测试,过大的电压尖峰可能导致器件的直接损坏,因此功率回路寄生电感对SiC MOSFET的应用可靠性极为重要。
在样机制作完成后,需要在不知功率回路寄生参数情况下,采取双脉冲测试,再基于波形判别功率回路参数设置合理性。此操作存在较大的风险,样机电路板布设不合理或功率回路参数设置不当,都可能造成SiC MOSFET器件本体失效,导致设计人员花费更多的时间进行排查原因和修正设计参数。
基于此,本申请技术方案提供一种MOSFET功率回路寄生电感的确定方法,使用不对器件造成损害的特殊回路参数和信号,经过波形分析,获取功率回路寄生电感,指导和优化样机设计和测试。
参考图1,本申请实施例的MOSFET功率回路寄生电感的确定方法,包括:
步骤S1:提供桥臂MOSFET功率回路的等效功率电路,所述等效功率电路包括桥接的驱动MOSFET和续流MOSFET以及功率回路寄生电感,并获得所述驱动MOSFET的等效输出电容;
步骤S2:对所述桥臂MOSFET功率回路进行双脉冲测试,获得所述驱动MOSFET的关断电压与时间的关系;
步骤S3:根据所述驱动MOSFET的关断电压与时间的关系获得谐振频率;
步骤S4:根据所述等效输出电容和所述谐振频率,获得功率回路寄生电感值。
参考图2,先建立桥臂MOSFET功率回路的等效功率电路。所述等效功率电路可以包括桥接的驱动MOSFET QL和续流MOSFET QH,驱动MOSFET QL和续流MOSFET QH可以是SiCMOSFET,也可以是其他材料的半导体开关管。所述续流MOSFET QH的源极和漏极加载有负载电感L,所述驱动MOSFET QL的源极和所述续流MOSFET QH的漏极之间还串联连接有器件封装电感LLEAK、母线电容CBUS、母线电容等效串联电感LCBUS以及PCB线路电感LPCB。其中器件封装电感LLEAK、母线电容等效串联电感LCBUS以及PCB线路电感LPCB可以等效为功率回路寄生电感LLoop,此时的等效功率电路请参见图3。所述母线电容CBUS的第一端电连接所述驱动MOSFET的源极,所述母线电容CBUS的第二端电连接所述功率回路寄生电感LLoop的第一端,所述功率回路寄生电感LLoop的第二端电连接所述续流MOSFET QH的漏极。
获取所述驱动MOSFET QL的等效输出电容Coss,可以通过所述驱动MOSFET QL的电容电压特性曲线(C-V曲线)获取。所述驱动MOSFET QL的C-V曲线可以通过规格书获取。
然后,对所述桥臂MOSFET功率回路进行双脉冲测试,获得所述驱动MOSFET QL的关断电压VDS与时间t的关系,该关系可以通过波形图表示。在本申请实施例中,所述驱动MOSFET QL的关断电压VDS与时间t的波形图如图4所示。
根据所述驱动MOSFET QL的关断电压VDS与时间t的波形图,获得所述关断电压VDS的谐振频率f0。所述谐振频率的确定方法可以包括:根据所述驱动MOSFET QL的关断电压VDS与时间t的关系,获得所述驱动MOSFET QL的关断电压VDS的震荡周期T0;基于所述震荡周期T0,获得所述谐振频率f0:f0=1/T0。
结合前述获得的等效输出电容Coss和谐振频率f0,获得功率回路寄生电感值。获得所述功率回路寄生电感值的方法可以包括:
步骤41:基于所述驱动MOSFET关断时的电压过冲和振荡过程,获得所述等效功率电路的简化电路;
步骤42:基于所述电压过冲和振荡过程均发生在高频段,将所述简化电路转化为小信号电路;
步骤43:根据所述小信号电路获得所述功率回路寄生电感值。
在所述驱动MOSFET QL关断的电压过冲和振荡过程中,电路中各器件的状态都是固定的,因此可以对前述的等效功率电路继续进行适当地简化。当所述驱动MOSFET QL关断,可以将其沟道等效为由负载电流IL下降至0的电流源IDS;所述续流MOSFET QH的体二极管进行续流,可将其看作电压源VF和内阻RF串联;关断电压VDS足够高时,所述驱动MOSFET QL的等效输出电容COSS为恒定值;在不考虑负载电感L的等效并联电容时,负载电感L的感量很大,可以近似认为其电流在整个过程中基本不变,将其看作一个恒定电流源IL,关断过程的简化电路如图5所示。
参考图5,所述简化电路包括:所述驱动MOSFET的等效电路、所述续流MOSFET的等效电路、负载电感的等效电路,以及与所述驱动MOSFET的等效电路、所述续流MOSFET的等效电路串联的功率回路寄生电感LLOOP和母线电压源VBUS。所述驱动MOSFET的等效电路包括并联的电流源IDS和等效输出电容COSS。所述续流MOSFET的等效电路包括串联的电压源VF和内阻RF。所述负载电感L的等效电路与所述续流MOSFET的等效电路并联,且包括恒定电流源IL。
由于关断电压VDS过冲和振荡都发生在高频段,故可将上述的简化电路中的恒定电流源IL作开路处理,母线电压源VBUS和电压源VF作短路处理,进一步获得关断过程的小信号电路,如图6所示。从电流源IDS看进去,即QL的漏-源端,属于RLC并联谐振电路。所述小信号电路包括:所述电流源IDS以及电连接在所述电流源IDS两端的RLC并联谐振电路,其中所述RLC并联谐振电路包括:所述等效输出电容COSS,以及串联的所述内阻RF和所述功率回路寄生电感LLOOP。
基于所述小信号电路获得如下公式(1):
公式(1)由谐振频率公式获得,式中的f0为谐振频率,LLOOP为功率回路寄生电感值,COSS为驱动MOSFET的等效输出电容;
将所述公式(1)进行公式变换,获得所述功率回路寄生电感值的计算公式(2):
其中,LLOOP为功率回路寄生电感值,COSS为驱动MOSFET的等效输出电容,f0为谐振频率。
在所述驱动MOSFET关断的过程中,所述驱动MOSFET的关断电流IDS迅速由负载电流IL下降至零,快速变化的电流会在功率回路寄生电感LLoop上产生压降,导致所述驱动MOSFET的关断电压VDS上出现明显的过冲和振荡。当关断电压VDS过冲且高于所述驱动MOSFET的耐压值时,就可能造成所述驱动MOSFET过电压失效,故需要探究电压过冲的机理并对其进行有效抑制,以确保所述驱动MOSFET运行在安全工作域。
电压过冲峰值VDS-P受功率回路寄生电感LLoop和电流下降速率dIDS(off)/dt的影响,遵循VDS-p=LLoop*dIDS(off)/dt的关系。故功率回路寄生电感LLoop或电流下降速率d[DS(off)/dt越大,电压过冲峰值VDS-P越高。所述驱动MOSFET在相同的外部的驱动电阻RG(EXT)下进行关断,电压过冲峰值VDS-P随着功率回路寄生电感LLoop的增大不断升高,漏源电压VDS振荡也更剧烈。所述驱动MOSFET在相同的功率回路寄生电感LLoop下进行关断,电压过冲峰值VDS-P随着驱动电阻RG(EXT)的减小,所述驱动MOSFET的关断速度加快、电流下降速率dIDS(off)/dt增大,电压过冲峰值VDS-P升高、关断电压VDS振荡也更剧烈。在功率回路寄生电感LLoop不变的情况下,关断速度越快,即电流下降速率dIDS(off)/dt越大,电压过冲峰值VDS-P越高、关断电压VDS振荡越剧烈。在功率回路确定的情况下,可以通过增加驱动电阻RG(EXT)的阻值,降低关断速度,达到限制关断电压尖峰的目的。
因此,本申请实施例还提供所述驱动MOSFET的驱动电阻阻值的确定方法,以防止在确定MOSFET功率回路寄生电感的过程中产生过大的电压尖峰导致器件损坏。
本申请实施例确定驱动电阻阻值的方法可以包括:使所述驱动MOSFET的驱动电阻阻值为预设值;通过双脉冲测试获得所述驱动MOSFET的实际电压过冲峰值;根据所述驱动MOSFET的实际电压过冲峰值与电压过冲峰值的安全阈值,判断所述预设值是否合适。
在实际确定驱动电阻阻值时,可以使所述预设值按由大到小的方式设定,尽量在开始时不使用小电阻作为驱动电阻,以避免在开始阶段就导致实际电压过冲峰值超过安全值而损坏器件的情况。因此,本申请实施例的预设值按由大到小的方式设定,使所述实际电压过冲峰值和所述安全阈值间的实际余量逐渐接近目标余量。判断所述预设值是否合适的方法包括:若确认所述实际电压过冲峰值低于所述安全阈值,且所述实际余量达到目标余量时,则所述预设值合适;若确认所述实际电压过冲峰值低于所述安全阈值,但所述实际余量大于所述目标余量时,则所述预设值过大,需减小所述预设值。其中所述目标余量是指期望的所述驱动MOSFET的电压过冲峰值与安全阈值间的差值,根据实际情况进行确定。
具体地,在开始时设置大阻值的驱动电阻,此时所述驱动MOSFET的实际电压过冲峰值将远低于安全阈值,也即实际电压过冲峰值和安全阈值间的实际余量较大,也即实际余量远远大于目标余量。开始设置大电阻的方式可以限制电流下降速率dIDS(off)/dt,防止电压过冲峰值VDS-P过高。然后再逐渐减小驱动电阻阻值,使实际余量逐渐接近目标余量,在确保电压过冲峰值VDS-P处于安全工作区范围内的情况下,放宽对电流下降速率dIDS(off)/dt的限制。
综上所述,在阅读本申请内容之后,本领域技术人员可以明白,前述申请内容可以仅以示例的方式呈现,并且可以不是限制性的。尽管这里没有明确说明,本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变,改进和修改。这些改变,改进和修改都在本申请的示例性实施例的精神和范围内。
Claims (15)
1.一种MOSFET功率回路寄生电感的确定方法,其特征在于,包括:
提供桥臂MOSFET功率回路的等效功率电路,所述等效功率电路包括桥接的驱动MOSFET和续流MOSFET以及功率回路寄生电感,并获得所述驱动MOSFET的等效输出电容;
对所述桥臂MOSFET功率回路进行双脉冲测试,获得所述驱动MOSFET的关断电压与时间的关系;
根据所述驱动MOSFET的关断电压与时间的关系获得谐振频率;
根据所述等效输出电容和所述谐振频率,获得功率回路寄生电感值。
2.根据所述权利要求1所述的MOSFET功率回路寄生电感的确定方法,其特征在于,根据所述驱动MOSFET的电容电压特性曲线获得所述驱动MOSFET的等效输出电容。
3.根据所述权利要求1所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述等效功率回路还包括:
负载电感,加载在所述续流MOSFET的源极和漏极上;
母线电容,所述母线电容的第一端电连接所述驱动MOSFET的源极;
其中所述功率回路寄生电感的第一端电连接所述母线电容的第二端,所述功率回路寄生电感的第二端电连接所述续流MOSFET的漏极。
4.根据所述权利要求3所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述功率回路寄生电感包括器件封装电感、PCB线路电感和母线电容等效串联电感。
5.根据所述权利要求1所述的MOSFET功率回路寄生电感的确定方法,其特征在于,获得所述谐振频率的方法包括:
根据所述驱动MOSFET的关断电压与时间的关系,获得所述驱动MOSFET的关断电压的震荡周期;
基于所述震荡周期,获得所述谐振频率。
7.根据所述权利要求1或6所述的MOSFET功率回路寄生电感的确定方法,其特征在于,获得所述功率回路寄生电感值的方法包括:
基于所述驱动MOSFET关断时的电压过冲和振荡过程,获得所述等效功率电路的简化电路;
基于所述电压过冲和振荡过程均发生在高频段,将所述简化电路转化为小信号电路;
根据所述小信号电路获得所述功率回路寄生电感值。
8.根据所述权利要求7所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述简化电路包括:
所述驱动MOSFET的等效电路,包括并联的电流源和等效输出电容;
所述续流MOSFET的等效电路,包括串联的电压源和内阻;
负载电感的等效电路,与所述续流MOSFET的等效电路并联,且包括恒定电流源;以及
与所述驱动MOSFET的等效电路、所述续流MOSFET的等效电路串联的功率回路寄生电感和母线电压源。
9.根据所述权利要求8所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述小信号电路包括:
所述电流源以及电连接在所述电流源两端的RLC并联谐振电路,其中所述RLC并联谐振电路包括:
所述等效输出电容,以及串联的所述内阻和所述功率回路寄生电感。
11.根据所述权利要求1所述的MOSFET功率回路寄生电感的确定方法,其特征在于,在所述桥臂MOSFET功率回路中,所述驱动MOSFET的驱动电阻阻值的确定方法包括:
使所述驱动MOSFET的驱动电阻阻值为预设值;
通过双脉冲测试获得所述驱动MOSFET的实际电压过冲峰值;
根据所述驱动MOSFET的实际电压过冲峰值与电压过冲峰值的安全阈值,判断所述预设值是否合适。
12.根据所述权利要求11所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述预设值按由大到小的方式设定,使所述实际电压过冲峰值和所述安全阈值间的实际余量逐渐接近目标余量。
13.根据所述权利要求12所述的MOSFET功率回路寄生电感的确定方法,其特征在于,判断所述预设值是否合适的方法包括:确认所述实际电压过冲峰值低于所述安全阈值,且所述实际余量达到目标余量时,则所述预设值合适。
14.根据所述权利要求12所述的MOSFET功率回路寄生电感的确定方法,其特征在于,判断所述预设值是否合适的方法包括:确认所述实际电压过冲峰值低于所述安全阈值,但所述实际余量大于所述目标余量时,则所述预设值过大,需减小所述预设值。
15.根据所述权利要求1所述的MOSFET功率回路寄生电感的确定方法,其特征在于,所述驱动MOSFET和所述续流MOSFET均为SiC MOSFET。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210538516.6A CN114785097A (zh) | 2022-05-18 | 2022-05-18 | Mosfet功率回路寄生电感的确定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210538516.6A CN114785097A (zh) | 2022-05-18 | 2022-05-18 | Mosfet功率回路寄生电感的确定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114785097A true CN114785097A (zh) | 2022-07-22 |
Family
ID=82436833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210538516.6A Pending CN114785097A (zh) | 2022-05-18 | 2022-05-18 | Mosfet功率回路寄生电感的确定方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114785097A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117330839A (zh) * | 2023-09-28 | 2024-01-02 | 浙江大学 | 一种基于tmr频率特性的寄生参数非接触提取方法 |
-
2022
- 2022-05-18 CN CN202210538516.6A patent/CN114785097A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117330839A (zh) * | 2023-09-28 | 2024-01-02 | 浙江大学 | 一种基于tmr频率特性的寄生参数非接触提取方法 |
CN117330839B (zh) * | 2023-09-28 | 2024-04-09 | 浙江大学 | 一种基于tmr频率特性的寄生参数非接触提取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hou et al. | Power loss characterization and modeling for GaN-based hard-switching half-bridges considering dynamic on-state resistance | |
Shu et al. | Active current source IGBT gate drive with closed-loop di/dt and dv/dt control | |
JP2016519921A (ja) | 整流セルおよびそのための補償回路 | |
CN113541461B (zh) | 抑制碳化硅mosfet电压过冲的栅极电感匹配方法 | |
CN112198411A (zh) | 一种基于栅电压变化的igbt健康监测方法 | |
CN109861679B (zh) | 注入电流型SiC MOSFET有源驱动电路 | |
CN114785097A (zh) | Mosfet功率回路寄生电感的确定方法 | |
CN112821730A (zh) | 一种新型驱动拓扑及其驱动方法与串扰抑制方法 | |
Kuring et al. | Impact of substrate termination on dynamic on-state characteristics of a normally-off monolithically integrated bidirectional GaN HEMT | |
Miao et al. | Detection of cross-turn-on and selection of off drive voltage for an SiC power module | |
CN115343588A (zh) | 功率晶体管测试系统和测试方法 | |
Raviola et al. | Experimental investigations on the tuning of active gate drivers under load current variations | |
Sochor et al. | Understanding the switching behavior of fast SiC MOSFETs | |
Baker et al. | GaN based High Frequency Power Electronic Interfaces: Challenges, Opportunities, and Research Roadmap | |
Skarolek et al. | Current limiting driver for GaN half-bridge | |
Zhao et al. | Study of Si IGBT and SiC MOSFET Performance Based on Double-Pulse Test | |
Awwad et al. | Investigation of 1.2 kV SiC MOSFETs for hard-and soft-switching converters | |
CN114910769B (zh) | Mosfet驱动回路寄生电感的确定方法 | |
Rąbkowski et al. | Experimental evaluation of GaN Gate Injection Transistors | |
Csizmadia et al. | Power Semiconductor Trends in Electric Drive Systems | |
JP2020113825A (ja) | スイッチング素子の制御装置 | |
Shamsi et al. | Performance evaluation of various semiconductor technologies for automotive applications | |
Tang et al. | Impact of the Threshold Dispersity Evolution on the Current Sharing of Parallel SiC MOSFETs | |
CN118013908B (zh) | 一种考虑多元调控参数的Si/SiC混合器件选型与性能评估方法 | |
Hu et al. | Short-circuit Failure Mechanism of SiC Double-trench MOSFET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |