CN114783861A - 一种改善mosfet器件hci效应的方法及mosfet器件 - Google Patents

一种改善mosfet器件hci效应的方法及mosfet器件 Download PDF

Info

Publication number
CN114783861A
CN114783861A CN202210235471.5A CN202210235471A CN114783861A CN 114783861 A CN114783861 A CN 114783861A CN 202210235471 A CN202210235471 A CN 202210235471A CN 114783861 A CN114783861 A CN 114783861A
Authority
CN
China
Prior art keywords
substrate
improving
mosfet
region
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210235471.5A
Other languages
English (en)
Inventor
陈沛煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202210235471.5A priority Critical patent/CN114783861A/zh
Publication of CN114783861A publication Critical patent/CN114783861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种改善MOSFET器件HCI效应的方法及MOSFET器件，方法包括提供衬底，衬底内形成有阱区和浅槽隔离结构；在阱区上形成栅极结构；以栅极结构为掩膜，在衬底中进行间隔多次的LDD离子注入；其中，LDD离子注入的方向第一次为垂直注入，其余次为向沟道方向延伸的倾斜方向。本发明通过改变LDD离子注入角度，让LDD注入向沟道方向的延伸，并分多次的进行LDD离子注入，可有效增加热载流子缓冲，降低峰值电场，从而达到改善HCI效应，提升器件性能的目的，并且，本发明不需要增加光罩而使成本增加，也不需要增加工艺步骤而产生复杂度。

Description

一种改善MOSFET器件HCI效应的方法及MOSFET器件
技术领域
本发明涉及半导体制造技术领域，具体涉及一种改善MOSFET器件HCI效应的方法及MOSFET器件。
背景技术
在目前的集成电路中，高压器件(如输入/输出(I/O)器件)是重要的组成部分。与低压器件(如核心器件)相比，高压器件具有高工作电压和高驱动能力的特点。但是在高工作电压下，高压器件沟道内存较强的横向电场，使得载流子在输运过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅氧化层，使得器件阈值电压上升，饱和电流和载流子迁移率下降等，这种现象称为热载流子注入(Hot Carrier Inject，HCI))效应。HCI效应是高压器件设计中经常遇到的问题，是影响器件特性和可靠性的主要因素，尤其是NMOS器件。
现行业界为了改善HCI效应，常用轻掺杂漏(Light Doped Drain,LDD)工艺技术来降低器件栅(Gate)端到漏(Drain)端附近峰值电场，轻掺杂的LDD结构作为衔接区使电场出现一个缓变的过程，削弱了峰值电场强度，以改善HCI效应。但是随着MOSFET器件尺寸不断缩小，28nm及以下的先进制程中，传统LDD结构对于HCI效应的改善能力有限，使得高压器件的寿命、可靠性问题变得十分严峻，亟需新的技术来进一步改善HCI效应。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种改善MOSFET器件HCI效应的方法及MOSFET器件，用以进一步改善HCI效应，提升器件性能。
本发明提供一种改善MOSFET器件HCI效应的方法，包括以下步骤：
步骤一、提供衬底，所述衬底内形成有阱区和浅槽隔离结构；
步骤二、在所述阱区上形成栅极结构；
步骤三、以所述栅极结构为掩膜，在所述衬底中进行间隔多次的LDD离子注入；其中，所述LDD离子注入的方向为第一次为垂直注入，其余次为向沟道方向延伸的倾斜方向。
优选地，步骤一中所述衬底为硅衬底。
优选地，步骤三中所述倾斜为大角度的倾斜。
优选地，步骤三中所述LDD离子注入之前或之后还包括：以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤。
优选地，所述方法还包括：在所述栅极结构两侧形成侧墙；以所述栅极结构及侧墙为掩膜，进行源/漏极离子注入形成源/漏区。
本发明还提供一种MOSFET器件，包括：
衬底；
形成于所述衬底内的阱区和浅槽隔离结构；
形成于所述阱区上方的栅极结构；
形成于所述栅极结构两侧的所述阱区中的LDD结构；
形成于所述栅极结构侧面的侧墙；以及
形成于所述侧墙的侧面的所述阱区中的源区、漏区；
其中，所述LDD结构的离子呈渐进梯度分布；所述LDD结构不只分布于所述侧墙下方区域，还延伸到沟道区域。
本发明通过改变LDD离子注入角度，让LDD注入向沟道方向的延伸，并分多次的进行LDD离子注入以形成渐进式LDD离子分布，可有效增加热载流子缓冲,降低峰值电场，从而进一步改善HCI效应，并且其能提升漏端的能带，兼顾短沟道效应,进一步提升器件性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为现有技术的MOSFET器件结构与器件沟道横向能带的示意图；
图2显示为本发明实施例的MOSFET器件结构与器件沟道横向能带的示意图；
图3显示为本发明实施例的改善MOSFET器件HCI效应的方法的流程图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
现有技术形成LDD的工艺流程为：在完成多晶栅极的定义之后，首先进行一次低剂量低能量的注入，形成轻掺杂区，然后CVD淀积一层SiO2，接下来用反应离子刻蚀(RIE)去除SiO2，由于反应离子刻蚀的特点，如果控制得当的话，正好能够把源漏区的SiO2刻蚀干净，而栅极两侧留下侧墙，最后再进行大剂量的源漏注入(或者是金属硅化物工艺)形成源漏端。
如图1所示，LDD注入位置是透过侧墙(Spacer)定义，在MOS隔离侧墙形成以前增加一道轻掺杂的离子注入工艺，隔离侧墙形成后依然进行源漏重掺杂离子注入工艺，漏端与沟道之间会形成一定宽度的轻掺杂区域，该区域使得电场向漏端延伸，削弱了峰值电场，从而降低漏端附近峰值电场，达到削弱HCI效应的目的。但目前随着工艺微缩的演进,现有LDD结构对于HCI效应的改善有限。尤其是I/O器件，在较高的操作电压下工作，对HCI效应的改善提出更高的要求。因此，本发明提出一种改善MOSFET器件HCI效应的方法及MOSFET器件，用于进一步降低栅(Gate)端到漏(Drain)端峰值电场，进一步改善HCI效应。
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
图2显示为本发明实施例的MOSFET器件结构与器件沟道横向能带的示意图；图3显示为本发明实施例的改善MOSFET器件HCI效应的方法的流程图。如图3所示，包括以下步骤：
步骤一、提供衬底，所述衬底内形成有阱区和浅槽隔离结构。
衬底可以是单晶硅、多晶硅或非晶硅；衬底也可以是硅、锗、砷化镓或硅锗化合物；衬底还可以具有外延层或绝缘体上的硅衬底(SOI衬底)；衬底还可以是其它半导体材料。本发明实施例中，衬底为硅衬底，浅沟槽隔离(图中未示出)结构用于隔离不同的晶体管，防止不同晶体管之间电学连接，浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。有源区位于浅沟槽隔离结构之间，在有源区内定义阱区域。阱区分为n型或p型，如图2所示，本发明实施例中为P型阱区(PW)。
步骤二、在阱区上形成栅极结构。
在衬底上采用化学气相沉积工艺及刻蚀工艺形成栅介质层和栅极，所述栅极形成于栅介质层上方，栅介质层和栅极构成栅极结构。栅介质层可以为氧化硅或氮氧化硅，在28nm技术节点以下，优选高介电常数(高K)材料，如氧化铝，氧化锆，氧化铪等。栅极一般为多晶硅。
步骤三、以栅极结构为掩膜，在衬底中进行间隔多次的LDD离子注入。
本发明实施例中，LDD离子注入分多次进行，LDD离子注入的方向为第一次为垂直注入，其余次为向沟道方向延伸的倾斜方向。倾斜为大角度的倾斜。也就是说让离子尽可能远的注入到沟道方向。并且，形成渐进式的LDD结构。具体如图2所示，本发明在现有垂直注入轻掺杂离子的基础上，再进行向沟道方向延伸的倾斜方向的离子注入，不仅使离子注入到沟道方向，而且利用前后注入离子的分布差异使形成的LDD结构呈渐进式分布，能带图上可有效的增加热载流子的缓冲，进一步降低峰值电场，从而达到进一步改善HCI效应的目的。
通常地，在所述LDD大角度倾斜离子注入之前或之后，还可进行以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤，以抑制HCI)效应和击穿效应，进一步提高器件性能。本注入技术为本领域内技术人员公知技术，不再详述。
此外，本发明实施例的方法还包括：步骤四、在所述栅极结构两侧形成侧墙；步骤五、以栅极结构及侧墙为掩膜，进行源/漏极离子注入形成源/漏区。如图2所示，侧墙位于栅极结构右侧，左侧侧墙图中未示出。以侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的衬底中形成漏区，源区图中未示出。
本发明实施例提供的MOSFET器件，包括衬底、阱区和浅槽隔离结构、栅极结构、侧墙以及源漏区。阱区和浅槽隔离结构形成于所述衬底内；栅极结构形成于所述阱区上方；LDD结构形成于所述栅极结构两侧的所述阱区中；侧墙形成于所述栅极结构侧面；源漏区形成于所述侧墙的侧面的所述阱区中；
其中，LDD结构不只分布于所述侧墙下方区域，还延伸到沟道区域。LDD结构的离子呈渐进梯度分布。
本发明实施例由原本固定位于侧墙下方的LDD结构，通过改变LDD注入角度让较淡的LDD注入向沟道方向的延伸,并分多次的LDD注入来变成渐进式注入结构，可有效的增加热载流子的缓冲，进一步降低峰值电场，进一步改善HCI效应。在改善HCI效应的同时，还能提升漏端的能带，兼顾短沟道效应。并且本发明实施例通过改变LDD注入角度并多次进行LDD注入，其不需要增加光罩而使成本增加，也不需要增加工艺步骤而产生复杂度。
应当理解，本发明实施例的MOSFET器件中许多其他层也可以存在，例如间隔元件和/或其他合适的部件，为了简化，图示中予以省略。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种改善MOSFET器件HCI效应的方法，其特征在于，包括以下步骤：
步骤一、提供衬底，所述衬底内形成有阱区和浅槽隔离结构；
步骤二、在所述阱区上形成栅极结构；
步骤三、以所述栅极结构为掩膜，在所述衬底中进行间隔多次的LDD离子注入；其中，所述LDD离子注入的方向为第一次为垂直注入，其余次为向沟道方向延伸的倾斜方向。
2.根据权利要求1所述的改善MOS器件HCI效应的方法，其特征在于，步骤一中所述衬底为硅衬底。
3.根据权利要求1所述的改善MOS器件HCI效应的方法，其特征在于，步骤三中所述倾斜为大角度的倾斜。
4.根据权利要求1所述的改善MOS器件HCI效应的方法，其特征在于，步骤三中所述LDD离子注入之前或之后还包括：以栅极结构为掩膜，在所述半导体衬底中进行晕环注入的步骤。
5.根据权利要求1所述的改善MOS器件HCI效应的方法，其特征在于，所述方法还包括：在所述栅极结构两侧形成侧墙；以所述栅极结构及侧墙为掩膜，进行源/漏极离子注入形成源/漏区。
6.一种采用权利要求1至5中任一项所述改善MOSFET器件HCI效应的方法形成的MOSFET器件，其特征在于，包括：
衬底；
形成于所述衬底内的阱区和浅槽隔离结构；
形成于所述阱区上方的栅极结构；
形成于所述栅极结构两侧的所述阱区中的轻掺杂漏区；
形成于所述栅极结构侧面的侧墙；以及
形成于所述侧墙的侧面的所述阱区中的源区、漏区；
其中，所述轻掺杂漏区的离子呈渐进梯度分布；所述轻掺杂漏区不只分布于所述侧墙下方区域，还延伸到沟道区域。
CN202210235471.5A 2022-03-11 2022-03-11 一种改善mosfet器件hci效应的方法及mosfet器件 Pending CN114783861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210235471.5A CN114783861A (zh) 2022-03-11 2022-03-11 一种改善mosfet器件hci效应的方法及mosfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210235471.5A CN114783861A (zh) 2022-03-11 2022-03-11 一种改善mosfet器件hci效应的方法及mosfet器件

Publications (1)

Publication Number Publication Date
CN114783861A true CN114783861A (zh) 2022-07-22

Family

ID=82423757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210235471.5A Pending CN114783861A (zh) 2022-03-11 2022-03-11 一种改善mosfet器件hci效应的方法及mosfet器件

Country Status (1)

Country Link
CN (1) CN114783861A (zh)

Similar Documents

Publication Publication Date Title
US9252280B2 (en) MOSFET and method for manufacturing the same
US7122876B2 (en) Isolation-region configuration for integrated-circuit transistor
US10777660B2 (en) Semiconductor structure
US20080121985A1 (en) Structure and method to improve short channel effects in metal oxide semiconductor field effect transistors
KR20140083964A (ko) 축적형 핀 전계 효과 트랜지스터, 회로 및 그 제조 방법
EP3249697A1 (en) An ldmos transistor, esd device, and fabrication method thereof
US20160155821A1 (en) Methods for Producing a Vertical Semiconductor and a Trench Gate Field Effect Semiconductor Device
US8048765B2 (en) Method for fabricating a MOS transistor with source/well heterojunction and related structure
US20150054071A1 (en) High voltage semiconductor device and method for fabricating the same
US6509613B1 (en) Self-aligned floating body control for SOI device through leakage enhanced buried oxide
EP2150981B1 (en) Mos transistor with a p-field implant overlying each end of a gate thereof
KR20120109981A (ko) 전계 효과 트랜지스터
US20210167175A1 (en) Transistor Device with a Field Electrode that Includes Two Layers
US20130237027A1 (en) High voltage device and method for fabricating the same
CN110854196B (zh) 晶体管元件及其制备方法
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
JP2022160371A (ja) リーク低減とラッチアップ防止のためにシリコン基板に局在絶縁を有する相補型ｍｏｓｆｅｔ構造
US11488871B2 (en) Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
CN114783861A (zh) 一种改善mosfet器件hci效应的方法及mosfet器件
US11799018B2 (en) Semiconductor structure and method for forming the same
US20210135006A1 (en) Lateral double-diffused metal-oxide-semiconductor (ldmos) fin field effect transistor with enhanced capabilities
CN109427887B (zh) 一种半导体器件的制造方法及半导体器件
KR20200079879A (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
CN114038758B (zh) 改善热载流子注入的nmos的形成方法
US20240014319A1 (en) Semiconductor structure and transistor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination