CN114781294B - 一种risc-v cpu验证中的签名比较方法及装置 - Google Patents

一种risc-v cpu验证中的签名比较方法及装置 Download PDF

Info

Publication number
CN114781294B
CN114781294B CN202210457142.5A CN202210457142A CN114781294B CN 114781294 B CN114781294 B CN 114781294B CN 202210457142 A CN202210457142 A CN 202210457142A CN 114781294 B CN114781294 B CN 114781294B
Authority
CN
China
Prior art keywords
register
signature
comparison
registers
test case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210457142.5A
Other languages
English (en)
Other versions
CN114781294A (zh
Inventor
岳长进
姜志颖
王飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Ruixin Integrated Circuit Technology Co ltd
Original Assignee
Suzhou Ruixin Integrated Circuit Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Ruixin Integrated Circuit Technology Co ltd filed Critical Suzhou Ruixin Integrated Circuit Technology Co ltd
Priority to CN202210457142.5A priority Critical patent/CN114781294B/zh
Publication of CN114781294A publication Critical patent/CN114781294A/zh
Application granted granted Critical
Publication of CN114781294B publication Critical patent/CN114781294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/10—Processors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种RISC‑V CPU验证中的签名比较方法及装置，该方法包括如下步骤：步骤S1：选定签名点，具体为选择一条不影响架构可见状态的指令；步骤S2：通过spike模拟器在签名点获取准确的的寄存器状态；步骤S3：CPU运行同样的测试用例。本发明具备简单、快速又具备动态验证技术的实时比较功能。刚开始验证时，signature开始是会较多，但是随着设计的稳定，出错的概率会越来越少，从而可以进一步的减少signature点，进一步的提升了验证速度。

Description

一种RISC-V CPU验证中的签名比较方法及装置
技术领域
本发明涉及与验证技术相关的即使领域，特别涉及一种RISC-V CPU验证中的签名比较方法及装置。
背景技术
RISC-V是由加州伯克利分校团队设计和开发的一款开源的指令集架构，与x86、ARM等主流指令集架构相比，RISC-V是开源、精简、免费的架构。加上日益完善的生态环境，成为国内发展自主CPU的一个重大的机遇。CPU作为集成电路产业设计最为复杂的芯片，其庞大的设计规模和复杂的结构，也对功能验证提出了更高的要求。更短的验证周期，更少的验证工作人员，才能降低研发成本，提高效率。
现有的验证技术有静态验证技术和动态验证技术。
静态验证其主要原理是生成可读的汇编指令，通过编译工具，将生成的汇编指令转变成模拟器和DUT(设计测试)所需要的二进制格式，通过加载到两种设计中执行后，将生成的测试结果保存后进行比较，判断DUT的行为是否符合参考模型，以验证设计的正确性。
动态验证技术主要原理为通过接口使指令生成器与DUT和参考模型直接通信，动态的运行指令，动态比较结果，根据是否出现错误选择停止仿真还是继续运行。
现有的验证技术存在以下问题：
静态验证技术强调的是一种事后验证，实现较为简单，但是无法实时发现错误；
而动态验证技术可实时比较发现问题，但是结构比较复杂，耗时较长。
因此，如何将上述问题加以解决，即问本领域技术人员的研究方向所在。
发明内容
发明所要解决的问题
本发明的主要目的是解决静态验证技术和动态验证技术的缺点而提供一种RISC-V CPU验证中的签名比较方法及装置。
用于解决问题的方案
为了达到上述目的，本发明提供一种RISC-V CPU验证中的签名比较方法，包括如下步骤：
步骤S1：选定签名点，具体为选择一条不影响架构可见状态的指令；
步骤S2：通过spike模拟器在签名点获取准确的的寄存器状态；
步骤S3：CPU运行同样的测试用例。
优选地，步骤S1包括：
在RISC-V架构下选用了一条汇编指令，该汇编指令为把寄存器zero的值0左移0位，空出的位置填入0。
优选地，步骤S2包括如下子步骤：
步骤S21：在spike模拟器中添加签名点时提取寄存器信息到输出文件的代码；
步骤S22：屏蔽掉测试用例中的对比宏，运行测试用例获取各个签名点寄存器的状态的正确结果数据文件。
优选地，所述步骤S3包括如下子步骤：
步骤S31：把正确结果数据文件放入特定内存区域A；
步骤S32：打开测试用例中的对比宏，运行测试用例；
步骤S33：每次进入签名点，根据一个包含处理器编号的寄存器找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较。
优选地，所述步骤S33包括如下子步骤：
步骤S331：用一个包含处理器编号的寄存器，一个暂存的寄存器暂存t0,t1,t2寄存器，并根据所述包含处理器编号的寄存器把t0,t1,t2寄存器值先写入一个内存区域B；
步骤S332：根据所述包含处理器编号的寄存器依次从内存区域A中取出整数寄存器，浮点寄存器进行比对，如果比对一致，则继续运行，否则退出执行；
步骤S333：恢复t0,t1,t2寄存器到初值；
步骤S334：继续执行。
为了达到上述目的，本发明还提供一种RISC-V CPU验证中的签名比较装置，包括：
签名选定单元，用于选定签名点，具体为选择一条不影响架构可见状态的指令；
寄存器状态获取单元，用于通过spike模拟器在签名点获取准确的的寄存器状态；
测试用例运行单元，CPU运行同样的测试用例。
优选地，所述寄存器状态获取单元包括：
提取寄存器信息子单元，在spike模拟器中添加签名点时提取寄存器信息到输出文件的代码；以及
正确结构数据文件获取子单元，屏蔽掉测试用例中的对比宏，运行测试用例获取各个签名点寄存器的状态的正确结果数据文件。
优选地，所述测试用例运行单元包括：
存放子单元，把正确结果数据文件放入特定内存区域A；
运行测试用例子单元，打开测试用例中的对比宏，运行测试用例；以及
内存地址获取子单元，每次进入签名点，根据一个包含处理器编号的寄存器找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较。
为了达到上述目的，本发明还提供一种电子设备，所述电子设备存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述任一项所述方法的步骤。
为了达到上述目的，本发明还提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述方法的步骤。
发明的效果
本发明具备简单、快速又具备动态验证技术的实时比较功能。刚开始验证时，signature开始是会较多，但是随着设计的稳定，出错的概率会越来越少，从而可以进一步的减少signature点，进一步的提升了验证速度。
附图说明
图1是一种RISC-V CPU验证中的签名比较方法的流程图；
图2是Spike执行case(测试用例)流程的流程图；
图3是CPU执行case流程；
图4是一种RISC-V CPU验证中的签名比较装置框图。
图5是本申请实施例提供的一种电子设备的结构示意图。
图6是本申请实施例提供的一种用于签名比较方法的程序产品的结构示意图。
具体实施方式
下面将结合本发明实施例中的图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，在此处需要进一步强调的是，以下的具体实施例提供的优选的技术方案，各方案(实施例)之间是可以相互配合或结合使用的。
如图1所示，为本发明一种RISC-V CPU验证中的签名比较方法的流程图，本发明的一种RISC-V CPU验证中的签名比较方法包括如下步骤：
步骤S1：选定签名(signature)点；
步骤S1包括如下子步骤：
步骤S11：可选择一条hint指令(hint为不影响架构可见状态的指令)；
步骤S12：在本文中RISC-V架构下选用了“slti zero,zero,0”。(“slti zero,zero,0”为一条汇编指令，意思把寄存器zero的值0左移0位，空出的位置填入0，结果写入寄存器zero，实际不影响寄存器zero的值，因为zero寄存器里面的值始终是0)。
步骤S2：通过spike(spike是一个模拟器的名称)在signature点获取golden(准确的)的寄存器状态，流程图见图2，该步骤S2包括如下子步骤：
步骤S21：在spike中添加signature点时提取寄存器信息到输出文件的code(代码)；
步骤S22：屏蔽掉case中的对比宏，运行case获取各个signature点寄存器的状态的golden_data.log(正确结果数据)文件；
步骤S3：CPU运行同样的case，流程图见图2
该步骤S3包括如下子步骤：
步骤S31：把golden_data.log(正确结果数据)文件放入特定内存区域A；
步骤S32：打开case中的对比宏，运行case；
步骤S33：每次进入signature点，根据mhartid(mhartid是一个包含处理器编号的寄存器)找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较；
该步骤S33包括如下子步骤：
步骤S331：用mscratch，sscratch(sscratch是一个暂存的寄存器)寄存器暂存t0,t1,t2(t0,t1,t2均是寄存器)，并根据mhartid把这些寄存器值先写入一个内存区域B；
步骤S332：根据mhartid依次从内存区域A中取出整数寄存器，浮点寄存器，mhartid，misa，mstatus,mtvec，mepc，sepc,mtval,stval,mcause,satp(上述均为寄存器)等进行比对，如果比对一致，则继续运行，否则退出执行；
步骤S333：恢复t0,t1,t2到初值；
步骤S334：继续执行。
综上所述，本发明的核心思想在于：
为通过设定signature点(可选择一条hint指令，在本文中RISC-V架构下选用了slti zero,zero,0)，先让golden Simulator(模拟器)(本文选用Spike)执行，当Spike执行到此hint指令时，在debug模式下，便可把整数寄存器，浮点寄存器，mhartid，misa，mstatus,mtvec，mepc，sepc,mtval,stval,mcause,satp等等各种欲比对的寄存器数值加以保存至golden_data.log文件，不同的mhartid分配不同的空间位置。这样对于此signature点，便有了golden的结果。
用rtl仿真时，将golden_data.log文件放入特定内存区域，所用case与goldenSimulator的除了在执行完hint指令，需要对数据进行检查外，其它并无差异，即可以通过宏开关来实现case一致。具体比较时，先根据mhartid找特定的内存位置，找到正确储存数据的内存地址，然后取出数据进行比较。csr寄存器等比较时，需要用到三个寄存器(比如t0，t1，t2)，一个用于表示内存的地址，一个用于表示从内存中读到的数据，一个用于浮点寄存器的转换(比如fmv.x.d t2,ft10)，然后和rtl(硬件设计语言)的对应寄存器进行比较，对于这三个寄存器，我们可先利用mscratch，sscratch寄存器暂存，把这些寄存器值先写入一个内存区域，再从内存中一个个读出来到t1,golden的结果得到t2，比较t1和t2的值，这样便实现的全部的比较。如果在比较过程中出现错误，直接跳转到case失败的label(标签)，结束case运行，如果成功，则根据自身的mhartid，计算出下次的比较地址，然后写入一个特定的内存位置，最后他三个寄存器恢复原来数值。等到下次比较时，又可根据mhartid在特定的内存位置来取到正确储存数据的内存地址，以此往复，直到failed(失败)，或者case结束。
图4是一种RISC-V CPU验证中的签名比较装置框图。本发明的一种RISC-V CPU验证中的签名比较装置1包括：签名选定单元11、寄存器状态获取单元12以及测试用例运行单元13。
签名选定单元11，其用于选定签名(signature)点；
签名选定单元11包括：
选择指令子单元，其可选择一条hint指令(hint为不影响架构可见状态的指令)；在本文中RISC-V架构下选用了“slti zero,zero,0”。(“slti zero,zero,0”为一条汇编指令，意思把寄存器zero的值0左移0位，空出的位置填入0，结果写入寄存器zero，实际不影响寄存器zero的值，因为zero寄存器里面的值始终是0)。
寄存器状态获取单元12：通过spike(spike是一个模拟器的名称)在signature点获取golden(准确的)的寄存器状态，寄存器状态获取单元12包括：
提取寄存器信息子单元：在spike中添加signature点时提取寄存器信息到输出文件的code(代码)；以及
正确结构数据文件获取子单元：屏蔽掉case中的对比宏，运行case获取各个signature点寄存器的状态的golden_data.log(正确结果数据)文件；
测试用例运行单元13，CPU运行同样的case(测试用例)，
测试用例运行单元13包括：
存放子单元：把golden_data.log(正确结果数据)文件放入特定内存区域A；
运行测试用例子单元：打开case中的对比宏，运行case；
内存地址获取子单元：每次进入signature点，根据mhartid(mhartid是一个包含处理器编号的寄存器)找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较；
内存地址获取子单元包括：
用mscratch，sscratch(sscratch是一个暂存的寄存器)寄存器暂存t0,t1,t2(t0,t1,t2均是寄存器)，并根据mhartid把这些寄存器值先写入一个内存区域B；
根据mhartid依次从内存区域A中取出整数寄存器，浮点寄存器，mhartid，misa，mstatus,mtvec，mepc，sepc,mtval,stval,mcause,satp(上述均为寄存器)等进行比对，如果比对一致，则继续运行，否则退出执行；
恢复t0,t1,t2到初值；
继续执行。
与现有技术相比，本发明的有益效果在于：
本发明可简单、快速的对RISC-V CPU进行动态验证。而且随着验证rtl的稳定，signature点越来越少，验证速度也会越来越快。
参见图5，本申请实施例还提供了一种电子设备200，电子设备200包括至少一个存储器210、至少一个处理器220以及连接不同平台系统的总线230。
存储器210可以包括易失性存储器形式的可读介质，例如随机存取存储器(RAM)211和/或高速缓存存储器212，还可以进一步包括只读存储器(ROM)213。
其中，存储器210还存储有计算机程序，计算机程序可以被处理器220执行，使得处理器220执行本申请实施例中签名比较方法的步骤，其具体实现方式与上述签名比较方法的实施例中记载的实施方式、所达到的技术效果一致，部分内容不再赘述。
存储器210还可以包括具有至少一个程序模块215的实用工具214，这样的程序模块215包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
相应的，处理器220可以执行上述计算机程序，以及可以执行实用工具214。
总线230可以为表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器、外围总线、图形加速端口、处理器或者使用多种总线结构中的任意总线结构的局域总线。
电子设备200也可以与一个或多个外部设备240例如键盘、指向设备、蓝牙设备等通信，还可与一个或者多个能够与该电子设备200交互的设备通信，和/或与使得该电子设备200能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等)通信。这种通信可以通过输入输出接口250进行。并且，电子设备200还可以通过网络适配器260与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。网络适配器260可以通过总线230与电子设备200的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备200使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理器、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储平台等。
本申请实施例还提供了一种计算机可读存储介质，该计算机可读存储介质用于存储计算机程序，所述计算机程序被执行时实现本申请实施例中签名比较方法的步骤，其具体实现方式与上述签名比较方法的实施例中记载的实施方式、所达到的技术效果一致，部分内容不再赘述。
图6示出了本实施例提供的用于实现上述签名比较方法的程序产品300，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品300不限于此，在本申请中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。程序产品300可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读存储介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读存储介质还可以是任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等，或者上述的任意合适的组合。可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，程序设计语言包括面向对象的程序设计语言诸如Java、C++等，还包括常规的过程式程序设计语言诸如C语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (7)

1.一种RISC-V CPU验证中的签名比较方法，其特征在于，包括如下步骤：
步骤S1：选定签名点，具体为选择一条不影响架构可见状态的指令；
步骤S2：通过spike模拟器在签名点获取准确的的寄存器状态；
步骤S3：CPU运行同样的测试用例，
其中，所述步骤S3包括如下子步骤：
步骤S31：把正确结果数据文件放入特定内存区域A；
步骤S32：打开测试用例中的对比宏，运行测试用例；
步骤S33：每次进入签名点，根据一个包含处理器编号的寄存器找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较，
该步骤S33包括如下子步骤：
步骤S331：用一个包含处理器编号的寄存器，一个暂存的寄存器暂存t0,t1,t2寄存器，并根据所述包含处理器编号的寄存器把t0,t1,t2寄存器值先写入一个内存区域B；
步骤S332：根据所述包含处理器编号的寄存器依次从内存区域A中取出整数寄存器，浮点寄存器进行比对，如果比对一致，则继续运行，否则退出执行；
步骤S333：恢复t0,t1,t2寄存器到初值；
步骤S334：继续执行。
2.根据权利要求1所述的RISC-V CPU验证中的签名比较方法，其特征在于，
所述步骤S1包括：
在RISC-V架构下选用了一条汇编指令，该汇编指令为把寄存器zero的值0左移0位，空出的位置填入0。
3.根据权利要求1所述的RISC-V CPU验证中的签名比较方法，其特征在于，
所述步骤S2包括如下子步骤：
步骤S21：在spike模拟器中添加签名点时提取寄存器信息到输出文件的代码；
步骤S22：屏蔽掉测试用例中的对比宏，运行测试用例获取各个签名点寄存器的状态的正确结果数据文件。
4.一种RISC-V CPU验证中的签名比较装置，其特征在于，包括：
签名选定单元，用于选定签名点，具体为选择一条不影响架构可见状态的指令；
寄存器状态获取单元，用于通过spike模拟器在签名点获取准确的的寄存器状态；
测试用例运行单元，CPU运行同样的测试用例，
其中，所述测试用例运行单元包括：
存放子单元，把正确结果数据文件放入特定内存区域A；
运行测试用例子单元，打开测试用例中的对比宏，运行测试用例；以及
内存地址获取子单元，每次进入签名点，根据一个包含处理器编号的寄存器找特定的内存位置，找到正确储存数据的内存地址，取出数据进行比较，
内存地址获取子单元工作过程如步骤S331～步骤S334：
步骤S331：用一个包含处理器编号的寄存器，一个暂存的寄存器暂存t0,t1,t2寄存器，并根据所述包含处理器编号的寄存器把t0,t1,t2寄存器值先写入一个内存区域B；
步骤S332：根据所述包含处理器编号的寄存器依次从内存区域A中取出整数寄存器，浮点寄存器进行比对，如果比对一致，则继续运行，否则退出执行；
步骤S333：恢复t0,t1,t2寄存器到初值；
步骤S334：继续执行。
5.根据权利要求4所述的RISC-V CPU验证中的签名比较装置，其特征在于，
所述寄存器状态获取单元包括：
提取寄存器信息子单元，在spike模拟器中添加签名点时提取寄存器信息到输出文件的代码；以及
正确结构数据文件获取子单元，屏蔽掉测试用例中的对比宏，运行测试用例获取各个签名点寄存器的状态的正确结果数据文件。
6.一种电子设备，其特征在于，所述电子设备存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现权利要求1-3任一项所述方法的步骤。
7.一种计算机可读存储介质，其特征在于，存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-3任一项所述方法的步骤。
CN202210457142.5A 2022-04-27 2022-04-27 一种risc-v cpu验证中的签名比较方法及装置 Active CN114781294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210457142.5A CN114781294B (zh) 2022-04-27 2022-04-27 一种risc-v cpu验证中的签名比较方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210457142.5A CN114781294B (zh) 2022-04-27 2022-04-27 一种risc-v cpu验证中的签名比较方法及装置

Publications (2)

Publication Number Publication Date
CN114781294A CN114781294A (zh) 2022-07-22
CN114781294B true CN114781294B (zh) 2023-08-29

Family

ID=82432169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210457142.5A Active CN114781294B (zh) 2022-04-27 2022-04-27 一种risc-v cpu验证中的签名比较方法及装置

Country Status (1)

Country Link
CN (1) CN114781294B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819519A (zh) * 2009-02-26 2010-09-01 航天信息股份有限公司 多功能数字签名电路
CN110955605A (zh) * 2019-12-10 2020-04-03 宁波轸谷科技有限公司 一种cpu验证单步动态执行的方法
CN113642007A (zh) * 2021-08-30 2021-11-12 京东方科技集团股份有限公司 代码验证方法、可联网的终端设备及可读存储介质

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819519A (zh) * 2009-02-26 2010-09-01 航天信息股份有限公司 多功能数字签名电路
CN110955605A (zh) * 2019-12-10 2020-04-03 宁波轸谷科技有限公司 一种cpu验证单步动态执行的方法
CN113642007A (zh) * 2021-08-30 2021-11-12 京东方科技集团股份有限公司 代码验证方法、可联网的终端设备及可读存储介质

Also Published As

Publication number Publication date
CN114781294A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US20100115496A1 (en) Filter generation for load testing managed environments
US9626267B2 (en) Test generation using expected mode of the target hardware device
EP2706459B1 (en) Apparatus and method for validating a compiler for a reconfigurable processor
US7447966B2 (en) Hardware verification scripting
US8117499B2 (en) Generation of a stimuli based on a test template
CN113835945A (zh) 芯片的测试方法、装置、设备及系统
CN116341428B (zh) 构建参考模型的方法、芯片验证方法及系统
US10380313B1 (en) Implementation and evaluation of designs for heterogeneous computing platforms with hardware acceleration
CN110727476A (zh) 一种授权配置文件的生成方法、装置、设备及存储介质
Yang et al. Memoise: a tool for memoized symbolic execution
US20070150866A1 (en) Displaying parameters associated with call statements
CN112988578A (zh) 一种自动化测试方法和装置
CN116228515B (zh) 硬件加速系统、方法及相关装置
US20210326243A1 (en) Dynamic reordering of test case execution
CN114781294B (zh) 一种risc-v cpu验证中的签名比较方法及装置
CN112416746A (zh) 一种测试用例生成方法、装置、设备及介质
GB2513348A (en) Translation validation
CN115374017A (zh) 一种仿真运行可执行文件时抓取现场的方法及计算设备
CN111258802A (zh) 捕获应用程序崩溃信息的方法及相关设备
CN116306392A (zh) 芯片仿真装置、方法、电子设备和存储介质
CN115185638A (zh) 一种仿真运行应用程序时获取调用栈的方法及计算设备
CN116775202A (zh) 模糊测试方法、装置、介质、电子设备及计算机程序产品
CN108334313A (zh) 用于大型soc研发的持续集成方法、装置及代码管理系统
CN110737431B (zh) 软件开发方法、开发平台、终端设备及存储介质
EP2782005A1 (en) Verifying state reachability in a statechart model having computer program code embedded therein

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant