CN114765362A - 用于过电流保护的装置以及用于操作功率晶体管的方法 - Google Patents

Abstract

公开了一种用于过电流保护的装置和用于操作功率晶体管的方法。该装置包括功率晶体管和过电流检测逻辑。过电流检测逻辑具有在状态输出端子上提供第一信号电平的第一稳定状态以及在状态输出端子上提供第二信号电平的第二稳定状态。响应于检测到通过功率晶体管的电流超过电流限制，过电流检测逻辑从第一稳定状态改变为第二稳定状态。在通过晶体管的电流在超过电流限制之后下降到该限制以下的情况下，过电流检测逻辑保持处于第二稳定状态。

Description

用于过电流保护的装置以及用于操作功率晶体管的方法

技术领域

本申请涉及包括功率晶体管和过电流检测逻辑的装置，并且涉及用于操作功率晶体管的相应方法。

背景技术

如今，功率晶体管在许多应用中被用于切换高电压或高电流，例如以用于选择性地向负载提供电力。除非另有说明，否则如本文中所使用的电力(power)指电力(electrical power)。这样的功率晶体管被设计成能够承载相对大的电流，从而能够切换高电压，或者上述两者。

在一些应用中，使用基于宽带隙材料例如碳化硅的晶体管代替基于硅的功率晶体管如金属氧化物硅场效应晶体管(MOSFET)。这样的基于宽带隙材料的功率晶体管展现出比基于硅的功率晶体管低的导通电阻。

当通过功率晶体管的电流超过针对该功率晶体管所设计的指定电流范围时，可能导致功率晶体管损坏或者甚至毁坏。这样的超过指定电流范围的电流也被称为过电流。当通过导通的功率晶体管仅向非常小的负载(例如仅导线)供电时，可能例如由于短路引起过电流。

这对于基于宽带隙材料的功率晶体管尤其重要，这是因为在短路的情况下，由于导通电阻较低，电流可能上升得非常快并且可能例如在5μs内超过所指定的电流范围。

通常，当检测到过电流时，将相应的功率晶体管关断以用于过电流保护。为了检测过电流连接，已经采用了各种常规方法。

一种常规方法被称为去饱和(DESAT)检测。这种方法需要特定的外部电路系统，该外部电路系统可能使栅极驱动器的实现和使用复杂化，并且可能使面积需求和成本增加。

在其他方法中，使用芯片上的感测结构，例如感测晶体管。在这些方法的一些方法中，一旦短路状况结束，保护就可以被释放，并且栅极驱动器将再次驱动功率晶体管。如果在这种情况下，用于过电流检测的检测阈值高于所指定的电流范围，则功率晶体管可能以过高的电流继续工作。这可能导致功率晶体管损坏或毁坏。

其他方法实现固态断路器或监测通过晶体管、例如晶体管的源极端子处的电流的斜率。这些方法还可能需要功率晶体管外部的附加电路系统并且可能使成本增加、可能需要模块上的附加引脚，或者对于基于宽带隙的功率晶体管来说可能太慢。

发明内容

根据实施方式，提供一种装置，包括：

功率晶体管；

过电流检测逻辑，其具有在状态输出端子上提供第一信号电平的第一稳定状态和在状态输出端子上提供第二信号电平的第二稳定状态，其中，过电流检测逻辑被配置成：

响应于检测到通过晶体管的电流超过电流限制，从第一稳定状态改变为第二稳定状态，以及

在通过功率晶体管的电流在超过电流限制之后下降至低于电流限制的情况下保持处于第二稳定状态。

根据另一实施方式，提供一种用于操作功率晶体管的方法，包括：

检测过电流状况，以及

响应于检测到过电流状况，将状态输出端子处的信号电平从第一稳定状态信号电平切换至第二稳定状态信号电平，其中，状态输出端子处的信号电平在经过过电流状况之后保持处于第二稳定状态信号电平。

以上发明内容仅旨在给出对一些实施方式的简要概述，并且不应被解释为以任何方式进行限制。

附图说明

图1是根据实施方式的装置的框图。

图2是示出根据一些实施方式的方法的流程图。

图3A至图3C是示出根据各种实施方式的装置的示意图。

图4是示出根据实施方式的装置的电路图。

图5示出了图4的实施方式的示例信号。

图6至图9是示出根据各种实施方式的装置的电路图。

具体实施方式

在下文中，将参照附图详细讨论各种实施方式。应当理解的是，这些实施方式仅通过示例的方式给出并且不应被解释为限制性的。

描述具有多个特征(例如部件、装置、元件、动作或事件)的实施方式不应被解释为指示所有这些特征对于实施方式的实现是必需的。而是，在其他实施方式中，这些特征中的一些特征可以被省略，或者可以由替选特征代替。此外，除了明确地示出和描述的特征之外，还可以提供另外的特征，例如在包括功率晶体管的常规装置中使用的特征。例如，尽管在本文中描述了根据各种实施方式的关于过电流保护逻辑的示例，但是在其他实施方式中，除了这样的过电流保护逻辑之外，还可以实施常规过电流保护方案以提供冗余。

除非另有说明，否则本文中描述的连接或耦接指电连接或电耦接。可以例如通过移除电路元件或通过增加电路元件对这样的连接或耦接进行修改，只要基本上维持连接或耦接的通用目的例如提供某一信号、提供某种控制、提供电压等即可。换言之，只要基本上保持连接或耦接的功能，就可以对其进行修改。

本文中描述的各种实施方式使用一个或更多个晶体管。一般地，晶体管被描述为包括两个负载端子和一个控制端子。通过向控制端子施加信号(电压和/或电流)，可以使晶体管在导通状态与关断状态之间切换。在导通状态下，晶体管在其负载端子之间提供低欧姆连接。负载端子之间的剩余电阻被称为导通电阻。在关断状态下，晶体管基本上提供电隔离(除了可能的小的泄漏电流之外，如果该小的泄露电流存在，则该小的泄露电流比在导通状态下流动的电流低若干数量级)。

虽然以下描述的实施方式使用场效应晶体管(FET)例如金属氧化物半导体场效应晶体管(MOSFET)，但是在其他实施方式中也可以使用其他类型的晶体管，例如双极结型晶体管(BJT)或绝缘栅双极晶体管(IGBT)。在场效应晶体管的情况下，以上提及的负载端子是场效应晶体管的源极端子和漏极端子，并且控制端子是场效应晶体管的栅极端子。在双极结型晶体管的情况下，负载端子是集电极端子和发射极端子，并且控制端子是基极端子。在绝缘栅双极晶体管的情况下，负载端子是集电极端子和发射极端子，并且控制端子是栅极端子。

晶体管可以基于各种材料例如硅、碳化硅(SiC)或III-V化合物如砷化镓或氮化镓。本文中讨论的实施方式可以特别地适用于基于宽带隙材料如碳化硅或氮化镓的晶体管，其在许多实现方式中如基于硅的对应晶体管那样具有较低的导通电阻。如本文中所使用的，宽带隙材料是指在300开尔文下基本带隙大于1.5eV(例如大于3eV)的材料。例如，在300K下，碳化硅的基本带隙为3.03eV，并且氮化镓的基本带隙为3.37eV。

实施方式涉及功率晶体管的过电流检测。如背景技术部分中提到的，功率晶体管是被设计用于切换高电流或高电压例如若干安培的电流和/或高达1000V的高电压的晶体管。特别地，如本文中所使用的，功率晶体管具有至少450V的阻断电压，该阻断电压例如在650V与1200V之间，例如高达3.3kV。阻断电压是在功率晶体管的关断状态下可以被施加在其负载端子之间而不会击穿(即保持负载端子之间的电隔离)的电压。

现在转至图1，图1是根据实施方式的装置的框图。

图1的装置包括功率晶体管10。可以在控制端子12处对功率晶体管10进行控制以选择性地将第一负载端子13电耦接至第二负载端子14。例如，在一些实现中，功率晶体管10可以在第一负载端子13处耦接至电源并且在第二负载端子14处耦接至负载，或者耦接至在第一负载端子13处与电源串联耦接并且在第二负载端子14处与地串联耦接的负载以选择性地向该负载提供电力。

在短路的情况下，例如，如果与第一负载端子13或第二负载端子14耦接的负载被短路，则可能发生如上说明的过电流状况。

为了检测这样的过电流状况，图1的装置包括双稳态过电流检测逻辑11。双稳态意指过电流检测逻辑11具有第一稳定状态和第二稳定状态。稳定状态是指在没有触发状态变化的特定条件下保持稳定的状态。在第一稳定状态下，过电流检测逻辑11在状态输出端子15处输出第一信号电平，并且在第二稳定状态下，过电流检测逻辑11在状态输出端子15处输出第二信号电平。第一信号电平可以对应于无过电流状况，而第二信号电平对应于过电流状况。相应地，在正常工作期间，双稳态过电流检测逻辑11处于第一状态。当双稳态过电流检测逻辑11检测到功率晶体管10的过电流状况时，过电流检测逻辑11转换至第二稳定状态，使得在状态输出端子15处输出第二信号电平。状态输出端子15处的信号电平的这种变化可以例如被驱动功率晶体管10的驱动器检测到，然后该驱动器可以响应于状态输出端子15处的第二信号电平而关断功率晶体管10。

由于第二状态是稳定状态，因此当过电流状况结束时，例如在通过功率晶体管10的电流下降至低于过电流阈值时，过电流检测逻辑11保持处于第二状态。在一些实施方式中，这避免了在一些常规方法中可能发生的问题，在常规方法中，当过电流状况结束时，驱动器可以再次自动接通，这可能导致高于阈值的电流水平被再次施加。

为了将过电流检测逻辑11重置回第一状态，必须向过电流检测逻辑11施加特定信号，或者必须采取特定动作。例如，可以向状态输出端子15施加信号，并且/或者可以暂时中断至过电流检测逻辑11的电力供应以停止向过电流检测逻辑11供应电力，例如通过切断电力供应或中断电力供应与过电流检测逻辑11之间的连接以将过电流检测逻辑11重置回第一状态。稍后将参照图4至图9讨论以这种方式操作的过电流检测逻辑11的示例实现。

图2是示出根据一些实施方式的方法的流程图。图2的方法可以在图1的装置或下面另外讨论的任何装置中实现，但不限于此。为了避免重复，将参照先前的说明讨论图2的方法。

该方法包括在图2的20处检测过电流状况，例如检测通过功率晶体管的电流超过预定义的过电流阈值。在21处，响应于在20处检测到过电流状况，将状态输出端子例如状态输出端子15处的信号电平从第一稳定状态信号电平(即与过电流检测的第一稳定状态相关联的信号电平)切换至第二稳定状态信号电平，基本上如上文针对过电流检测逻辑11所说明的。当过电流状况结束时，状态输出端子处的信号电平保持处于第二稳定状态信号电平直至提供特定信号以将信号电平设置为第一稳定状态信号电平或者采取特定动作，同样如上文参照图1所说明的。

图3A至图3C示出了根据实施方式的装置的各种配置。为了避免重复，在图3A至图3C中用相同的附图标记表示相似的元件，并且将不再描述。

图3A示出了根据实施方式的装置30A。图3A的装置30A包括模块或封装32A和驱动器31，驱动器31设置在模块件或封装32A的外部。

在下文中被简称为模块32A的封装或模块32A包括栅极电阻器37、功率晶体管35、感测晶体管36和感测电阻器38。图3A的示例中的这些部件35至38被实现在第一芯片管芯33A。在一些实现中，功率晶体管35和感测晶体管36可以是碳化硅(SiC)晶体管，并且第一芯片管芯33A可以是碳化硅芯片。此外，模块32A包括可以在第二芯片管芯上实现的过电流检测逻辑34A，该第二芯片管芯与第一芯片管芯33A以片上芯片(chip-on-chip)或逐芯片(chip-by-chip)构造的方式设置。实现过电流检测逻辑34A的第二芯片管芯可以是硅芯片管芯。在功率晶体管35是硅功率晶体管的情况下，可以提供单个芯片管芯代替第一芯片管芯和第二芯片管芯。然而，在功率晶体管35是宽带隙晶体管例如SiC晶体管的情况下，提供两个芯片管芯使得能够在硅中实现过电流检测逻辑34A，这可能比在碳化硅芯片管芯上实现过电流检测逻辑34A便宜。

感测晶体管36相对于功率晶体管35被缩放，即其尺寸按照缩放因子减小(例如，缩放因子为10、100或更大)。栅极驱动器31经由模块32A的端子G驱动功率晶体管35和感测晶体管36以将模块32A的漏极端子D选择性地耦接至模块32A的源极端子S，例如，将连接至源极端子S的负载选择性地耦接至与漏极端子D耦接的电源。为了选择性地导通和关断功率晶体管35，特别地，经由栅极电阻器37提供或吸收对应的栅极电流。针对感测晶体管36提供相同的控制，使得功率晶体管35和感测晶体管36同时被切换。利用如图3A所示的耦接，通过感测晶体管36的电流与通过功率晶体管35的电流成比例，其中，比例取决于缩放因子，这是通过设计所知的。因此，可以通过测量经过感测晶体管36的电流来测量通过功率晶体管的电流。

在图3A的实施方式中，电流被测量为在位于感测晶体管36和感测电阻器38之间的节点39与源极端子S之间的感测电阻器38两端的电压降。也可以采用其他测量电流的方法，例如使用磁场传感器来测量由电流产生的磁场。

过电流检测逻辑34A是如已经针对图1的双稳态过电流检测逻辑11描述的双稳态过电流检测逻辑，即，其具有在状态输出端子OC处输出第一信号电平的第一稳定状态以及在状态输出端子OC处输出第二信号电平的第二稳定状态。在正常工作中，过电流检测逻辑34A处于第一稳定状态，并且因此状态输出端子OC处的信号电平处于第一信号电平，这指示无过电流状况。在检测到过电流的情况下，例如当感测电阻器38两端的电压超过预定义阈值时，这对应于通过功率晶体管35的电流超过过电流阈值，过电流检测逻辑34A改变为第二稳定状态，并且相应地，状态输出端子OC处的信号电平改变为第二信号电平。驱动器31检测该第二信号电平，并且响应于此而关断功率晶体管35(和感测晶体管36)。如果电流并且因此感测电阻器38两端的电压随后下降，例如响应于功率晶体管35的关断，则过电流检测逻辑34A仍然保持处于第二稳定状态。为了将过电流检测逻辑34A再次设置为第一稳定状态，例如，必须通过驱动器31或另一实体向状态输出端子OC施加特定信号。也可以为此目的提供附加端子而不是使用状态输出端子OC来进行这种至第一稳定状态的重置，然而这会增加模块32A的引脚数。

图3B示出了装置30B，装置30B是图3A的装置30A的变型。因此，将仅描述与装置30A的区别，并且装置30B的其余部分和工作对应于装置30A的其余部分和工作。

装置30B包括模块32B，模块32B包括第一芯片管芯33B，第一芯片管芯33B类似于图3A的第一芯片管芯33A，可以是碳化硅芯片管芯，尽管也可以使用其他材料。相比于第一芯片管芯33A，第一芯片管芯33B仅包括栅极电阻器37、感测晶体管36和功率晶体管35。在装置30B中，感测电阻器38连同过电流检测逻辑34B被实现在第二芯片管芯上。除此以外，工作和配置对应于图3A的工作和配置。

图3C示出了又一变型。图3C的装置30C包括模块32C。在这种情况下，驱动器31被包括在模块32C中，经由端子310向驱动器31提供某种控制信号(例如脉冲宽度调制信号)对模块32C进行控制。响应于该控制信号，驱动器31控制功率晶体管35和感测晶体管36。

除此以外，如图3C中的虚线和第一管芯33A/B以及过电流检测逻辑34A/B示出的，可以如图3A或图3C中那样配置第一芯片管芯和第二芯片管芯，这指示可以针对第一芯片管芯和第二芯片管芯使用图3A的配置和图3B的配置两者。

接下来，将参照图4至图9给出具有两个稳定状态的过电流检测逻辑的实现示例。为了避免重复，在对图4至图9进行说明时将参考先前的说明。

图4的装置包括模块40，模块40包括第一芯片管芯41和第二芯片管芯42。第一芯片管芯41可以是但不限于基于碳化硅的芯片管芯或基于其他宽带隙半导体的芯片管芯，并且包括功率晶体管Q_MAIN和感测晶体管Q_SENSE。功率晶体管Q_MAIN和感测晶体管Q_SENSE在其功能上对应于图3A至图3C的功率晶体管35和感测晶体管36。功率晶体管Q_MAIN和感测晶体管Q_SENSE由以电压源V2表示的驱动器生成的驱动信号DRV经由栅极电阻器R_GATE驱动。虽然在图4的实施方式中，栅极电阻器R_GATE在模块40的外部，但是在其他实施方式中，类似于图3A至图3C，栅极电阻器R_GATE可以被设置在第一芯片管芯41上。

第二芯片管芯42包括感测电阻器R_SENSE，感测电阻器R_SENSE对应于图3A和图3C的感测电阻器38。在图4的示例中，感测电阻器R_SENSE被设置在第二芯片管芯42上。然而，如图3A所示，在其他实现中，感测电阻器R_SENSE可以被设置在第一芯片管芯41上。第二芯片管芯42可以是硅芯片管芯。

此外，第二芯片管芯42包括过电流检测逻辑，该过电流检测逻辑包括晶体管Q1至Q4，电阻器R2、R3、R4以及电容器C1。在这种情况下，电压源V1经由电阻器R1在状态输出端子OC处向过电流检测逻辑供电。给出一些非限制性示例，晶体管Q1至Q4可以是双极晶体管，电阻器R1可以具有500Ω的电阻，电阻器R2可以具有2KΩ的电阻，电阻器R3可以具有100KΩ的电阻，并且电阻器R4可以具有22KΩ的电阻。电容器C1可以具有22pF的电容。感测电阻器R_SENSE可以具有10Ω的电阻。在又一实施方式中，除了外部栅极电阻器R_GATE之外，还可以在第一芯片管芯41内设置另外的栅极电阻器。电压V1例如可以是5V的电源电压。

晶体管Q1、Q2、Q3、Q4，电容器C1以及电阻器R2、R3和R4形成锁存电流镜结构，在感测晶体管Q_SENSE与感测电阻器R_SENSE之间的节点处的电压TRIG超过预定值时，该锁存电流镜结构被触发，其中，预定值由所使用的电阻器的值确定。在该锁存结构的中心处，晶体管Q1和Q2形成有时也称为可控硅整流器(SCR)的晶闸管，其由于电压TRIG超过预定义阈值而被触发，电压TRIG超过预定义阈值对应于通过功率晶体管Q_MAIN的电流超过预定义电流阈值。在这种情况下，状态输出端子OC处的电压从第一电压电平改变为第二电压电平。为了将该电压重置为第一值，在图4的示例中，可以暂时断开电压源V1，从而停止向过电流检测逻辑供应电力。

此外，图4的实施方式包括由与功率晶体管Q_MAIN的漏极端子耦接并且通过电压VPRW供电的电感器L1和二极管D1表示的负载。在这种情况下，功率晶体管Q_MAIN耦接在该负载与地之间，并且如果功率晶体管Q_MAIN导通，则电流可以从电压源VPRW向负载流动从而到达地。

当负载非常低时，可能发生如上提及的过电流状况，例如如果L1仅是导线的电感，则这对应于短路。在这种情况下，过电流保护逻辑触发，并且由电压源V2表示的驱动器可以检测状态输出端子OC处的信号电平的变化并将功率开关Q_MAIN关断。

图5基于模拟示出了图4的实施方式的操作的示例。曲线50A至50D示出了针对不同过电流阈值的通过功率晶体管Q_MAIN的电流，曲线51A至51D示出了感测电阻器R_SENSE两端的电压，并且曲线52A至52D示出了针对不同连接的状态输出端子OC处的电压。属于相同过电流检测阈值的曲线具有相同的字母，即A、B、C或D。曲线“A”示出了没有阈值的情况，即过电流检测关闭。在这种情况下，如曲线50A所示，通过晶体管的电流持续升高，基本上直至晶体管无法承受该电流而被损坏或毁坏。相应地，在曲线51A中，感测电阻器R_SENSE两端的电压持续增加，与根据曲线50A的持续升高的电流相对应。另外相应地，根据曲线52A，状态输出端子处的电压电平保持处于与由电压源V1提供的电源电压相对应的高电压。

曲线B至D表示具有过电流阈值的情况，其中，针对曲线B的过电流阈值最低，针对曲线D的过电流阈值最高，并且针对曲线C的过电流阈值介于中间。如在曲线50B至50D中看出的，当达到过电流阈值时，驱动器将晶体管Q_MAIN关断，并且因此，电流下降至0A。以这种方式，可以防止损坏功率晶体管。同时，如曲线51B至51D所示，感测电阻器R_SENSE两端的电压下降至表示基本上为0的电流的值。此外，当达到过电流阈值时，如曲线52B至52D所示，当达到过电流阈值时，状态输出端子OC处的电压下降至0V(第二信号电平)(该下降实际上略早于曲线50B至50D中的下降，因为该下降使驱动器识别过电流状况并关断功率晶体管)。

应当注意的是，在这样的电阻器的典型实现中，电阻器R_SENSE的电阻值取决于温度并且特别地随着温度的升高而升高。这意味着电阻R_SENSE两端的电压降随着温度的升高而变高。对于相同的过电流阈值，这意味着过电流检测逻辑在较低的电流阈值处触发，换句话说，有效电流阈值是温度相关的。对于较高的温度，功率晶体管Q_MAIN可能更易于被过电流损坏，这可能是有益的效果，例如当模块被加热时，过电流阈值较低。

图6是示出过电流检测逻辑的又一实施方式的电路图。在图6和下面的图7至图9中，未再次明确描述的特征具有与关于图4所描述的功能相同的功能。特别地，图6至图9的所有实施方式包括功率晶体管Q_MAIN、感测晶体管Q_SENSE、感测电阻器R_SENSE、经由电阻器R1在状态输出端子OC处为过电流检测逻辑供电的电压源V1以及栅极电阻器R_GATE，其中，功能和用途与关于图4所描述的功能和用途相同。

在图6的实施方式中，功率晶体管Q_MAIN和感测晶体管Q_SENSE由栅极驱动器60驱动，栅极驱动器60受端子63处的某个控制器控制。过电流检测逻辑包括比较器61，比较器61将感测晶体管Q_SENSE与感测电阻器R_SENSE之间的节点64处的电压与参考电压VRef进行比较。参考电压VRef确定过电流阈值。当节点64处的电压超过电压VRef时，比较器61触发晶闸管62，然后晶闸管62将状态输出端子OC处的电压设置为接地(第二信号电平)。这可以通过驱动器60或以上提及的控制器检测，以使驱动器60关断功率晶体管Q_MAIN。晶闸管62保持处于传导状态，将状态输出端子OC与地耦接，直至状态输出端子OC处的电源电压V1断开。比较器61可以由状态输出端子OC处的电压源V1供电，或者也可以由功率晶体管Q_MAIN的栅极端子处的电压供电(当Q_MAIN关断时，这意指比较器61未被供电，但是相反地，当Q_MAIN关断时，不会出现过电流状况，使得过电流检测逻辑可以被关断。)

图7示出了又一实施方式。在图7中，与图4类似，驱动器由电压源V2表示。此外，在图7中，过电流检测逻辑被实现为具有交叉耦接的晶体管Q1和Q2以及如图所示耦接的电阻器R2、R3、R4和R5的锁存器。例如，R2的值可以为100Ω，R3的值可以为10 kΩ，并且R4和R5的值也可以为10 kΩ。R2和R3的值可以确定过电流阈值。

图8示出了又一实施方式。驱动器60和比较器61具有与参照图6所述的功能相同的功能。在这种情况下，比较器61的输出在置位/重置锁存器80的置位输入S处触发置位/重置锁存器80。如所示出的，锁存器80的重置输入经由反相器81耦接至驱动器60的输出。反向输出

提供反向状态输出端子

并且从电压源V1接收电压，该电压源先前已经描述过。这种结构的效果与关于图4所描述的效果相同。

图9示出了又一实施方式。在图9中，与图4类似，驱动器由电压源V2表示。在图9的实施方式中，晶体管Q3和Q4连同电阻器R6的电流镜用作触发包括交叉耦接的晶体管Q1至Q2以及电阻器R2、R3、R4和R5的锁存器的比较器。电阻器R2、R3、R4和R5的值可以与关于图7针对电阻器R2、R3、R4和R5所描述的值相同。电阻器R6的值可以例如为约20kΩ。

应当注意的是，上述描述中给出的例如针对电阻或电容的任何值仅用作说明性示例，并且在其他实现中可以使用其他值，例如以用于获得不同的阈值或使电路适应不同的电压。

一些实施方式由以下示例限定：

示例1.一种装置，包括：

功率晶体管，

过电流检测逻辑，其具有在状态输出端子上提供第一信号电平的第一稳定状态和在状态输出端子上提供第二信号电平的第二稳定状态，其中，过电流检测逻辑被配置成：

响应于检测到通过晶体管的电流超过电流限制，从第一稳定状态改变为第二稳定状态，以及

在通过功率晶体管的电流在超过电流限制之后下降至低于该电流限制的情况下，保持处于第二稳定状态。

示例2.根据示例1所述的装置，其中，装置以单个封装或模块的方式设置。

示例3.根据示例1或2中任一项所述的装置，其中，过电流检测逻辑被配置成经由装置的外部端子从第二状态被重置为第一状态。

示例4.根据示例3所述的装置，其中，外部端子是状态输出端子。

示例5.根据示例1至4中任一项所述的装置，其中，过电流检测逻辑被配置成通过停止向电流检测逻辑供应电力而从第二状态被重置为第一状态。

示例6.根据示例1至5中任一项所述的装置，其中，过电流检测逻辑被配置成经由状态输出端子被供电。

示例7.根据示例1至6中任一项所述的装置，其中，过电流检测逻辑包括被配置成锁存第二状态的锁存晶闸管。

示例8.根据示例1至7中任一项所述的装置，其中，过电流检测逻辑包括比较器和锁存器，其中，比较器的输出被配置成触发锁存器。

实例9.根据示例1至8中任一项所述的装置，其中，功率晶体管是基于宽带隙材料的功率晶体管。

示例10.根据示例1至9中任一项所述的装置，其中，功率晶体管被实现在第一芯片管芯上，并且过电流检测逻辑被实现在与第一芯片管芯成片上芯片或逐芯片布置的第二芯片管芯上。

示例11.根据示例1至10中任一项所述的装置，还包括耦接至输出端子的驱动电路，该驱动电路被配置成驱动功率晶体管以及在状态输出端子处于第二信号电平时关断功率晶体管。

示例12.根据示例1至11中任一项所述的装置，还包括与功率晶体管并联耦接并且相对于功率晶体管被缩放的感测晶体管，以及与感测晶体管串联耦接的感测电阻器，其中，过电流检测逻辑被配置成基于感测电阻器两端的电压降来检测通过晶体管的电流超过电流限制。

示例13.根据示例10和12所述的装置，其中，感测晶体管被实现在第一芯片管芯上，并且其中，感测电阻器被实现在第一芯片管芯或第二芯片管芯中的一者上。

示例14.一种用于操作功率晶体管的方法，包括：检测过电流状况；以及响应于检测到过电流状况，将状态输出端子处的信号电平从第一稳定状态信号电平切换至第二稳定状态信号电平，其中，在经过过电流状况之后，状态输出端子处的信号电平保持处于第二稳定状态信号电平。

示例15.根据示例14所述的方法，还包括将信号电平从第二稳定状态信号电平重置为第一稳定状态信号电平。

尽管在本文中已经说明和描述了特定实施方式，但是本领域的普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替选和/或等效实现方式来替代所示出并且描述的特定实施方式。本申请旨在涵盖本文讨论的特定实施方式的任何修改或变型。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (15)

1.一种用于过电流保护的装置(30A，30B，30C)，包括：

功率晶体管(10；35；Q_MAIN)，

过电流检测逻辑(11；34A，34B)，其具有在状态输出端子(15；OC)上提供第一信号电平的第一稳定状态和在所述状态输出端子(15；OC)上提供第二信号电平的第二稳定状态，其中，所述过电流检测逻辑(11；34A，34B)被配置成：

响应于检测到通过所述功率晶体管(10；35；Q_MAIN)的电流超过电流限制，从所述第一稳定状态改变为所述第二稳定状态，以及

在通过所述功率晶体管(10；35；Q_MAIN)的电流在超过所述电流限制之后下降到所述电流限制以下的情况下，保持处于所述第二稳定状态。

2.根据权利要求1所述的装置(30A，30B，30C)，其中，所述装置(30A，30B，30C)以单个封装或模块(32A，32B，32C；40)来被提供。

3.根据权利要求1或2中任一项所述的装置(30A，30B，30C)，其中，所述过电流检测逻辑(11；34A，34B)被配置成通过所述装置(30A，30B，30C)的外部端子从所述第二稳定状态被重置为所述第一稳定状态。

4.根据权利要求3所述的装置(30A，30B，30C)，其中，所述外部端子是所述状态输出端子(15；OC)。

5.根据权利要求1至4中任一项所述的装置(30A，30B，30C)，其中，所述过电流检测逻辑(11；34A，34B)被配置成通过停止向所述过电流检测逻辑(11；34A，34B)供应电力而从所述第二稳定状态被重置为所述第一稳定状态。

6.根据权利要求1至5中任一项所述的装置(30A，30B，30C)，其中，所述过电流检测逻辑(11；34A，34B)被配置成通过所述状态输出端子(15；OC)被供电。

7.根据权利要求1至6中任一项所述的装置(30A，30B，30C)，其中，所述过电流检测逻辑(11；34A，34B)包括被配置成锁存所述第二稳定状态的锁存晶闸管(Q1，Q2；62)。

8.根据权利要求1至7中任一项所述的装置(30A，30B，30C)，其中，所述过电流检测逻辑(11；34A，34B)包括比较器(61)和锁存器(80)，其中，所述比较器(61)的输出被配置成触发所述锁存器(80)。

9.根据权利要求1至8中任一项所述的装置(30A，30B，30C)，其中，所述功率晶体管(10；35；Q_MAIN)是基于宽带隙材料的功率晶体管(10；35；Q_MAIN)。

10.根据权利要求1至9中任一项所述的装置(30A，30B，30C)，其中，所述功率晶体管(10；35；Q_MAIN)被实现在第一芯片管芯(33A，33B，41)上，并且所述过电流检测逻辑(11；34A，34B)被实现在与所述第一芯片管芯以片上芯片或逐芯片布置的第二芯片管芯(42)上。

11.根据权利要求1至10中任一项所述的装置(30A，30B，30C)，还包括耦接至所述状态输出端子的驱动电路(31；60)，所述驱动电路(31；60)被配置成驱动所述功率晶体管(10；35；Q_MAIN)以及在所述状态输出端子(15；OC)处于所述第二信号电平的情况下关断所述功率晶体管(10；35；Q_MAIN)。

12.根据权利要求10所述的装置(30A，30B，30C)，还包括与所述功率晶体管(10；35；Q_MAIN)并联耦接并且相对于所述功率晶体管(10；35；Q_MAIN)被缩放的感测晶体管(36；Q_SENSE)，以及与所述感测晶体管(36；Q_SENSE)串联耦接的感测电阻器(38；R_SENSE)，其中，所述过电流检测逻辑(11；34A，34B)被配置成基于所述感测电阻器两端的电压降来检测通过所述功率晶体管的电流超过所述电流限制。

13.根据权利要求12所述的装置(30A，30B，30C)，其中，所述感测晶体管(36；Q_SENSE)被实现在所述第一芯片管芯上，并且其中，所述感测电阻器被实现在所述第一芯片管芯和所述第二芯片管芯中的一者上。

14.一种用于操作功率晶体管(10；35；Q_MAIN)的方法，包括：

检测过电流状况，以及

响应于检测到过所述过电流状况，将状态输出端子(15；OC)处的信号电平从第一稳定状态信号电平切换至第二稳定状态信号电平，其中，所述状态输出端子(15；OC)处的信号电平在经过所述过电流状况之后保持处于所述第二稳定状态信号电平。

15.根据权利要求14所述的方法，还包括将所述信号电平从所述第二稳定状态信号电平重置为所述第一稳定状态信号电平。

Images