CN114764552A - 仿真模型及仿真方法 - Google Patents

仿真模型及仿真方法 Download PDF

Info

Publication number
CN114764552A
CN114764552A CN202210017151.2A CN202210017151A CN114764552A CN 114764552 A CN114764552 A CN 114764552A CN 202210017151 A CN202210017151 A CN 202210017151A CN 114764552 A CN114764552 A CN 114764552A
Authority
CN
China
Prior art keywords
gate
cstbt
simulation model
mosfet
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210017151.2A
Other languages
English (en)
Inventor
只熊利弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114764552A publication Critical patent/CN114764552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/795Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Conversion In General (AREA)

Abstract

涉及仿真模型及仿真方法。本发明的目的在于准确地对CSTBT的动作进行仿真。CSTBT(12)的仿真模型(101)具有:MOSFET(21);二极管(22),其阴极与MOSFET(21)的漏极连接;电容(CGE),其连接于MOSFET(21)的源极和栅极之间;电容(CCG),其连接于MOSFET(21)的栅极和二极管的阳极之间;电容(CCE),其连接于MOSFET(21)的源极和二极管的阳极之间;电容(CDG),其连接于MOSFET(21)的漏极和栅极之间;行为电源(VDG),其在MOSFET(21)的漏极和栅极之间与电容(CDG)串联连接,如果CSTBT(12)的栅极‑发射极间电压(VGE)达到预先规定的阈值,则行为电源(VDG)进行切换动作。

Description

仿真模型及仿真方法
技术领域
本发明涉及CSTBT(Carrier Stored Trench Bipolar Transistor)的仿真。
背景技术
通常,在逆变器等功率电子装置的开发中,首先,对电路结构进行仿真解析,之后,通过试制评价进行验证。
在上述仿真解析中,利用电路仿真,该电路仿真例如使用SPICE(SimulationProgram with Integrated Circuit Emphasis)模型。
上述SPICE模型是模拟地对二极管、金属-氧化膜-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor即MOSFET)、或绝缘栅型双极晶体管(insulated gate bipolar transistor即IGBT)等功率半导体器件的电气特性进行计算的模型。
为了高精度地对电气特性进行模拟,需要提取器件模型的物理参数。因此,需要半导体物理的高级知识。
但是,通常,电路设计者大多不需要与半导体物理相关的知识,需要即使没有半导体物理的知识,也能够高精度地提取物理参数的方法。作为用于解决这样的课题的方法,例如已知专利文献1所记载的方法。
专利文献1:日本特开2020-88080号公报
专利文献1所示的IGBT的行为(behavior)模型没有反映出电荷蓄积(CarrierStore:CS)层,因此存在无法准确地表现具有CS层的CSTBT的动作这一问题。
发明内容
本发明就是为了解决上述问题而提出的,其目的在于准确地对CSTBT的动作进行仿真。
本发明的仿真模型是对CSTBT的特性进行评价的仿真所用的仿真模型,其具有:MOSFET;二极管,其阴极与MOSFET的漏极连接;电容CGE,其连接于MOSFET的源极和栅极之间,表示CSTBT的栅极-发射极间电容;电容CCG,其连接于MOSFET的栅极和二极管的阳极之间,表示CSTBT的栅极-集电极间电容;电容CCE,其连接于MOSFET的源极和二极管的阳极之间,表示CSTBT的集电极-发射极间电容;电容CDG,其连接于MOSFET的漏极和栅极之间,表示CSTBT的漏极-栅极间电容;以及行为电源VDG,其在MOSFET的漏极和栅极之间与电容CDG串联连接,表示CSTBT的漏极-栅极间电压,如果CSTBT的栅极-发射极间电压VGE达到预先规定的阈值,则行为电源VDG进行切换动作。
发明的效果
根据本发明的仿真模型,能够准确地对CSTBT的动作进行仿真。
附图说明
图1是表示CSTBT的纵向构造的剖视图。
图2是表示实施方式1中的CSTBT的仿真电路的图。
图3是表示CSTBT的驱动电路的仿真电路的图。
图4是表示CSTBT的试验电路的高频下的仿真电路的图。
图5是表示CSTBT的导通动作中的VCE和IC的实际波形的图。
图6是表示CSTBT的导通动作中的VGE和IG的实际波形的图。
图7是表示使用了图2的仿真电路时的CSTBT的导通动作中的VCE和IC的仿真波形的图。
图8是表示使用了图2的仿真电路时的CSTBT的导通动作中的VGE和IG的仿真波形的图。
图9是表示实施方式2中的CSTBT的仿真电路的图。
图10是表示CCG的VCG依赖性的图。
图11是表示CCG的拟合的图。
图12是表示使用了图9的仿真电路时的CSTBT的导通动作中的VCE和IC的仿真波形的图。
图13是表示使用了图9的仿真电路时的CSTBT的导通动作中的VGE和IG的仿真波形的图。
图14是表示实施方式3中的CSTBT的仿真电路的图。
图15是表示用于对图14的仿真电路中的行为电流源的电流进行计算的电路的图。
图16是表示实施方式4中的CSTBT的仿真电路的图。
图17是表示具有CSTBT的6合1模块的仿真电路的图。
图18是表示使用了图17的6合1模块的仿真电路时的传导噪音评价系统的仿真电路的图。
图19是表示通过图18的仿真电路得到的传导噪声的解析结果的图。
具体实施方式
<A.实施方式1>
<A-1.结构>
图1是表示CSTBT 12的纵向构造的剖视图。如图1所示,CSTBT 12具有发射极电极1、集电极(collector)电极(electrode)2、栅极电极3、P+层4、N+发射极层5、沟道掺杂层6、电荷积蓄层(CS层)7、N-漂移层8、N+缓冲层9、P+集电极层10及栅极氧化膜11。在N-漂移层8的第1主面之上依次层叠CS层7、沟道掺杂层6、N+发射极层5及P+层4。形成将N+发射极层5、沟道掺杂层6、CS层7贯穿而达到N-漂移层8的沟槽,在该沟槽的内部形成栅极电极3和覆盖栅极电极3的栅极氧化膜11。在P+层4及N+发射极层5之上形成发射极电极1。在N-漂移层8的与第1主面相反侧的第2主面之上依次形成N+缓冲层9、P+集电极层10及集电极电极2。
图2示出本实施方式的CSTBT 12的仿真模型101。仿真模型101是CSTBT 12的等效电路,用于CSTBT 12的仿真。仿真模型例如被输入至计算机,进而在仿真器中进行显示等。
CSTBT 12的仿真模型101以MOSFET 21和二极管22为主要元件。MOSFET 21由CSTBT12的N+发射极层5、沟道掺杂层6、CS层7、栅极氧化膜11及栅极电极3构成。二极管22由CSTBT12的N-漂移层8、N+缓冲层9及P+集电极层10构成。
MOSFET 21的栅极相当于CSTBT 12的栅极,MOSFET 21的发射极相当于CSTBT 12的发射极。二极管22的阴极连接于MOSFET 21的漏极。二极管22的阳极相当于CSTBT 12的集电极。
CSTBT 12的栅极-发射极间电容CGE连接于MOSFET 21的栅极-发射极间。
在MOSFET 21的漏极-栅极间,行为电源VDG与CSTBT 12的漏极-栅极间电容CDG串联连接。行为电源VDG是具有以任意电压作为阈值而进行切换的功能的行为电源。例如,如果栅极-发射极间电压VGE达到CSTBT 12的阈值电压Vth,则行为电源VDG进行切换。或者,如果栅极-发射极间电压VGE低于CSTBT 12的阈值电压Vth,则行为电源VDG进行切换。此外,行为电源VDG也可以不进行切换。行为电源VDG能够以栅极电位为基准而取正、负或0的值。
漏极-栅极间电容CDG由CSTBT 12的CS层7形成。对漏极-栅极间电容CDG可以输入任意值,例如应用设计值。
CSTBT 12的栅极-集电极间电容CCG连接于MOSFET 21的栅极和二极管22的阳极之间。
CSTBT 12的集电极-发射极间电容CCE连接于MOSFET 21的源极和二极管22的阳极之间。
图3是表示CSTBT 12的驱动电路30的仿真模型的图。驱动电路30是对CSTBT 12,换言之对MOSFET 21的栅极端子施加栅极电压的栅极驱动电路。图3所示的驱动电路30的仿真模型是驱动电路30的等效电路,构成为具有光电耦合器31、PNP晶体管32a、32b、NPN晶体管33a、33b、MOSFET 34、二极管35a、35b、电阻36a、36b、36c及电源37。
光电耦合器31对输入信号进行接收。光电耦合器31的输出被输入至PNP晶体管32a及NPN晶体管33a的基极。PNP晶体管32a的发射极及NPN晶体管33a的发射极连接于MOSFET34的栅极。NPN晶体管33a的集电极连接于由电源37产生的电源电位。MOSFET 34的漏极经由电阻36c连接于电源电位,并且连接于PNP晶体管32b及NPN晶体管33b的基极。MOSFET 34的源极连接于基准电位。
NPN晶体管33b的集电极连接于电源电位,PNP晶体管32b的集电极连接于基准电位。PNP晶体管32b及NPN晶体管33b的发射极连接于二极管35a的阳极及二极管35b的阴极。电阻36a连接于二极管35a的阴极。电阻36b连接于二极管35a的阳极。电阻36a、36b的与二极管35a、35b相反侧连接于输出端子。
图4示出CSTBT 12的试验电路的仿真模型80。仿真模型80是CSTBT 12的试验电路的高频下的等效电路。仿真模型80构成为具有对CSTBT 12及续流二极管57进行芯片焊接的基板50、驱动电路30、感应负载60、电源电路70。基板50由续流二极管57、与续流二极管57的阴极及阳极各自连接的电感51及电感52、与电感52连接的电感53、集电极与电感53连接的CSTBT 12、与CSTBT 12的栅极及发射极各自连接的电感55及电感54表示。电感54连接于CSTBT 12的发射极和基准电位之间。
驱动电路30的一个输出端子经由电感41连接于电感55,另一个输出端子经由电感42连接于基准电位。在图4中,对CSTBT 12应用图2所示的仿真模型101。
电感51连接于基板50的第1端子T1和续流二极管57之间。电感52连接于基板50的第2端子T2和续流二极管57之间。基板50的第3端子T3连接于基准电位。
感应负载60连接于基板50的第1端子T1和第2端子T2之间,电源电路70连接于第1端子T1和第3端子T3之间。感应负载60由电阻64、电感62及电容66的串联连接体与电感61、电阻63、电容65的并联连接表示。电源电路70由电感71、电场电容器72及电阻73表示。
<A-2.动作>
在图5及图6中示出双脉冲试验结果的代表例。图5示出CSTBT 12中的VCE及IC的测定值。图6示出CSTBT 12中的VGE及IG的测定值。在图5及图6中,横轴为时间[μs]。在图5中,纵轴为IC[A]及VCE[V],在图6中,纵轴为IG[A]及VGE[V]。如图5所示,在施加了300[V]的VCE时流过15[A]的IC。如图6所示,在VGE达到任意电压时,VGE由于VDG的切换而急剧地增加,由此MOSFET的沟道立刻变宽,电流急剧地开始流动。
图7及图8示出由图4的仿真模型80得到的双脉冲试验的仿真结果。图7的横轴及纵轴与图5的横轴及纵轴相同,图8的横轴及纵轴与图6的横轴及纵轴相同。在图7及图8中,虚线示出仿真结果,实线示出图5及图6所示的测定值。根据图7及图8可知,图2的仿真模型101高精度地对CSTBT 12中的VCE、IC、VGE、IG的动作进行了模拟。
<A-3.效果>
本实施方式的CSTBT 12的仿真模型101具有:MOSFET 21;二极管22,其阴极与MOSFET 21的漏极连接;电容CGE,其连接于MOSFET 21的源极和栅极之间,表示CSTBT 12的栅极-发射极间电容;电容CCG,其连接于MOSFET 21的栅极和二极管22的阳极之间,表示CSTBT12的栅极-集电极间电容;电容CCE,其连接于MOSFET 21的源极和二极管22的阳极之间,表示CSTBT 12的集电极-发射极间电容;电容CDG,其连接于MOSFET 21的漏极和栅极之间,表示CSTBT 12的漏极-栅极间电容;以及行为电源VDG,其在MOSFET 21的漏极和栅极之间与电容CDG串联连接,表示CSTBT 12的漏极-栅极间电压。
而且,如果CSTBT 12的栅极-发射极间电压VGE达到预先规定的阈值,则行为电源VDG进行切换动作。因此,根据仿真模型101,能够高精度地模拟CSTBT 12的动作,即,通过行为电源VDG的切换,CSTBT 12的栅极-发射极间电压VGE急剧地增加,由此MOSFET的沟道立刻变宽,电流急剧地开始流动。
另外,仿真模型101也可以具有对MOSFET 21的栅极施加电压的栅极驱动电路。由此,能够高精度地对CSTBT 12的栅极电压及栅极电流进行模拟。
<B.实施方式2>
<B-1.结构>
图9是表示本实施方式的CSTBT 12的仿真模型102的图。就CSTBT 12的仿真模型102而言,在实施方式1所说明过的仿真模型101中,将CSTBT 12的栅极-集电极间电容CCG设为依赖于栅极-集电极间电压VCG而变化的可变电容,其它方面与仿真模型101相同。
图10示出CSTBT 12的栅极-集电极间电容CCG的实测结果。图10的横轴表示栅极-集电极间电压VCG[V],纵轴表示栅极-集电极间电容CCG[F]。如图10所示,栅极-集电极间电容CCG依赖于栅极-集电极间电压VCG而变化。图9的仿真模型102为了反映该现象,由将栅极-集电极间电压VCG作为变量的以下数学式表示栅极-集电极间电容CCG。此外,Ca、Ct、Vt、Vc为任意固定值,y=arctan(x)是y=tan(x)的反函数,π为圆周率。
[数学式1]
CCG=Ca·(1-Ct*2/π)·arctan{(VCG-Vt)/Vc}
通过上式,如图11所示栅极-集电极间电容CCG被拟合为与实测值接近的值。
<B-2.动作>
图12及图13示出使用CSTBT 12的仿真模型102而得到的仿真结果。即,对图4的仿真模型80中的CSTBT 12应用仿真模型102,与实施方式1同样地对CSTBT 12的VCE、IC、VGE、IG的动作进行了仿真。在图12及图13中,横轴为时间[μs]。在图12中,纵轴为Ic[A]及VCE[V],在图13中,纵轴为IG[A]及VGE[V]。在图12及图13中,虚线示出仿真结果,实线示出实测值。根据图12及图13可知,仿真模型102高精度地对CSTBT 12中的VCE、IC、VGE、IG的动作进行了模拟。
<B-3.效果>
在本实施方式的CSTBT 12的仿真模型102中,CSTBT 12的栅极-集电极间电容CCG依赖于CSTBT 12的栅极-集电极间电压VCG而变化。因此,根据仿真模型102,能够准确地反映依赖于CSTBT 12的栅极-集电极间电压VCG而变化的栅极-集电极间电容CCG
另外,在仿真模型102中,使Ca、Ct、Vt、Vc为常数,使CSTBT 12的栅极-集电极间电压VCG为变量,CSTBT 12的栅极-集电极间电容CCG由Ca(1-Ct*2/π)arctan{(VCG-Vt)/Vc}表示。这样,根据仿真模型102,栅极-集电极间电容CCG由栅极-集电极间电压VCG的连续函数表示,因此能够高精度且稳定地对VCE、IC、VGE、IG的动作进行计算。
<C.实施方式3>
<C-1.结构>
图14是表示本实施方式的CSTBT 12的仿真模型103的图。就CSTBT 12的仿真模型103而言,在实施方式1所说明过的仿真模型101中,基于栅极-集电极间电压VCG由行为电流源I1和电阻R1的并联连接来表现CSTBT 12的栅极-集电极间电容CCG,其它方面与仿真模型101相同。将行为电流源I1也称为第1行为电流源。
仿真模型103中的行为电流源I1的电流是使用图15所示的电路计算的。图15所示的电路由参考电阻Rref及参考电容Cref的串联连接体与行为电压源VCG、行为电流源I2的并联连接构成的。将行为电流源I2也称为第2行为电流源。行为电流源I2的电流由栅极-集电极间电压VCG的时间微分、栅极-集电极间电容CCG及参考电容Cref表现。在图15所示的电路的行为电压源VCG流动的电流I=func(VCG)与CSTBT 12的仿真模型103中的行为电流源I1的电流相当。
<C-2.效果>
在本实施方式的CSTBT 12的仿真模型103中,CSTBT 12的栅极-集电极间电容CCG由第1行为电流源即行为电流源I1与电阻R1的并联连接表示,在由参考电阻Rref及参考电容Cref的串联连接体、与串联连接体的两端连接的第2行为电流源即行为电流源I2、表示与串联连接体的两端连接的CSTBT 12的栅极-集电极间电压的行为电压源VCG构成的电路中,在第2行为电流源I2流动的电流由CSTBT 12的栅极-集电极间电压VCG的时间微分、电容CCG及参考电容Cref表现,在行为电压源VCG流动的电流与行为电流源I1的电流相当。
根据仿真模型103,将CSTBT 12的栅极-集电极间电容CCG设为电压可变电容器,能够作为以栅极-集电极间电压VCG为变量的函数进行计算。另外,由于栅极-集电极间电压VCG施加于参考电阻Rref及参考电容Cref而没有施加于行为电流源I2,因此能够取得计算的稳定性。
<D.实施方式4>
<D-1.结构>
图16是表示本实施方式的CSTBT 12的仿真模型104的图。就CSTBT 12的仿真模型104而言,在实施方式2所说明过的仿真模型102中,将集电极-发射极间电容CCE及栅极-发射极间电容CGE表现为以施加于各个成分的电压为变量的可变电容。
使Ca、Ct、Vt、Vc为任意固定值,使VCE为变量,集电极-发射极间电容CCE由下式表示。
[数学式2]
CCE=Ca·(1-Ct*2/π)·arctan{(VCE-Vt)/Vc}
使Ca、Ct、Vt、Vc为任意固定值,使VGE为变量,栅极-发射极间电容CGE由下式表示。
[数学式3]
CGE=Ca·(1-Ct*2/π)·arctan{(VGE-Vt)/Vc}
此外,在图16中,将集电极-发射极间电容CCE及栅极-发射极间电容CGE这两者表现为可变电容,但也可以仅将某一者表现为可变电容。
<D-2.效果>
在本实施方式的CSTBT 12的仿真模型104中,也可以是CSTBT 12的集电极-发射极间电容CCE依赖于CSTBT 12的集电极-发射极间电压VCE而变化。另外,也可以是CSTBT 12的栅极-发射极间电容CGE依赖于CSTBT 12的栅极-发射极间电压VGE而变化。通过这样的结构,根据CSTBT 12的仿真模型104,能够稳定地表现CGE的VGE依赖性或CCE的VCE依赖性。
<E.实施方式5>
<E-1.结构>
图17示出本实施方式的半导体模块的仿真模型105。仿真模型105所表示的半导体模块是将CSTBT 12应用于6合1模块。即,该6合1模块具有6个由CSTBT 12、与CSTBT 12反并联连接的续流二极管57构成的组。对仿真模型105中的CSTBT 12应用实施方式1-4中任意一者中的CSTBT 12的仿真模型101-104。
<E-2.效果>
本实施方式的半导体模块的仿真模型105为具有CSTBT 12的6合1模块的仿真模型,对6合1模块所具有的CSTBT 12应用实施方式1-4中任意一者的仿真模型101-104。因此,根据仿真模型105,能够将CSTBT 12的动作表现为6合1模块。
<F.实施方式6>
<F-1.结构>
图18示出本实施方式的传导噪音评价系统的仿真模型106。如图18所示,仿真模型106具有电源电路模型82、LISN模型83、第1线缆模型84、整流器模型85、6合1模块的仿真模型105、第2线缆模型86及电动机模型87。
电源电路模型82例如是三相电源电路的仿真模型。LISN模型83是LISN的仿真模型,设置于电源电路模型82的下一级。第1线缆模型84例如是三相四线的线缆的仿真模型,设置于LISN模型83的下一级。整流器模型85是整流器及平滑电容器的仿真模型,设置于第1线缆模型84的下一级。仿真模型105是在实施方式5中说明过的6合1模块的仿真模型,设置于整流器模型85的下一级。第2线缆模型86例如是三相四线的线缆的仿真模型,设置于仿真模型105的下一级。电动机模型87是电动机的仿真模型,设置于第2线缆模型86的下一级。
使用图18所示的仿真模型106,通过瞬态分析(Transient)进行解析,由此能够通过LISN的输出端子对传导噪声进行检测。另外,通过对检测出的传导噪声的至少一部分进行离散傅里叶变换(Discrete Fourier Transform:DFT)、高速傅里叶变换(Fast FourierTransform:FFT)、或小波变换等频率变换,从而能够输出传导噪声的分布。
<F-2.动作>
根据仿真模型106,能够进行与6合1模块等DIPIPM(Dual-In-Line PackageIntelligent Power Module)中安装的CSTBT 12的特性对应的传导噪声(杂音端子电压)或共模电流等的解析。而且,根据仿真模型106,通过对以功率器件为信号源的共模或差模的电流进行解析,从而能够对判定为噪声的频域的支配性部位进行确定。
图19示出针对CSTBT 12的CS层7的浓度不同的多个情况,对仿真模型106中的传导噪声进行了仿真的结果。
<F-3.效果>
本实施方式的传导噪音评价系统的仿真模型106具有:电源电路模型82,其是电源电路的仿真模型;LISN模型83,其是在电源电路模型82的下一级设置的LISN的仿真模型;第1线缆模型84,其是在LISN模型83的下一级设置的线缆的仿真模型;整流器模型85,其是在第1线缆模型84的下一级设置的整流器及平滑电容器的仿真模型;实施方式5的仿真模型105,其设置于整流器模型85的下一级;第2线缆模型86,其是在仿真模型105的下一级设置的线缆的仿真模型;以及电动机模型87,其是在第2线缆模型86的下一级设置的电动机的仿真模型。因此,根据仿真模型106,能够进行与CSTBT12的特性对应的传导噪声的评价。
此外,可以将各实施方式自由地组合,对各实施方式适当进行变形、省略。
标号的说明
1发射极电极,2集电极电极,3栅极电极,4 P+层,5 N+发射极层,6沟道掺杂层,7电荷积蓄层(CS层),8 N-漂移层,9 N+缓冲层,10P+集电极层,11栅极氧化膜,12 CSTBT,21MOSFET,22二极管,30驱动电路,31光电耦合器,32a、32b PNP晶体管,33a、33b NPN晶体管,35a、35b二极管,36a、36b、36c电阻,37电源,41、42、51、52、53、54、55电感,50基板,57续流二极管,60感应负载,61、62电感,63、64电阻,65、66电容,70电源电路,71电感,72电场电容器,73电阻,80仿真模型,82电源电路模型,83LISN模型,84第1线缆模型,85整流器模型,86第2线缆模型,87电动机模型,101-106仿真模型。

Claims (10)

1.一种仿真模型,其用于对具有载流子积蓄层的沟槽栅型IGBT即CSTBT的特性进行评价的仿真,
该仿真模型具有:
MOSFET;
二极管,其阴极与所述MOSFET的漏极连接;
电容CGE,其连接于所述MOSFET的源极和栅极之间,表示所述CSTBT的栅极-发射极间电容;
电容CCG,其连接于所述MOSFET的栅极和所述二极管的阳极之间,表示所述CSTBT的栅极-集电极间电容;
电容CCE,其连接于所述MOSFET的源极和所述二极管的阳极之间,表示所述CSTBT的集电极-发射极间电容;
电容CDG,其连接于所述MOSFET的漏极和栅极之间,表示所述CSTBT的漏极-栅极间电容;以及
行为电源VDG,其在所述MOSFET的漏极和栅极之间,与所述电容CDG串联连接,表示所述CSTBT的漏极-栅极间电压,
如果所述CSTBT的栅极-发射极间电压VGE达到预先规定的阈值,则所述行为电源VDG进行切换动作。
2.根据权利要求1所述的仿真模型,其中,
所述电容CCG依赖于所述CSTBT的栅极-集电极间电压VCG而变化。
3.根据权利要求2所述的仿真模型,其中,
使Ca、Ct、Vt、Vc为常数,使所述CSTBT的栅极-集电极间电压VCG为变量,所述电容CCG由Ca(1-Ct*2/π)arctan{(VCG-Vt)/Vc}表示。
4.根据权利要求1所述的仿真模型,其中,
所述电容CCG由第1行为电流源和电阻的并联连接表示,
在由参考电阻及参考电容的串联连接体、与所述串联连接体的两端连接的第2行为电流源、表示与所述串联连接体的两端连接的所述CSTBT的栅极-集电极间电压VCG的行为电压源构成的电路中,
在所述第2行为电流源流动的电流由所述CSTBT的栅极-集电极间电压VCG的时间微分、所述电容CCG及所述参考电容表现,
在所述行为电压源流动的电流与所述第1行为电流源的电流相当。
5.根据权利要求1至4中任一项所述的仿真模型,其中,
所述电容CCE依赖于所述CSTBT的集电极-发射极间电压VCE而变化。
6.根据权利要求1至5中任一项所述的仿真模型,其中,
所述电容CGE依赖于所述CSTBT的栅极-发射极间电压VGE而变化。
7.一种仿真模型,其是具有所述CSTBT的6合1模块的仿真模型,
对所述6合1模块所具有的所述CSTBT应用权利要求1至6中任一项所述的仿真模型。
8.根据权利要求1至7中任一项所述的仿真模型,其中,
还具有对所述MOSFET的栅极施加电压的栅极驱动电路。
9.一种仿真模型,其具有:
电源电路模型,其是电源电路的仿真模型;
LISN模型,其是在所述电源电路模型的下一级设置的LISN的仿真模型;
第1线缆模型,其是在所述LISN模型的下一级设置的线缆的仿真模型;
整流器模型,其是在所述第1线缆模型的下一级设置的整流器及平滑电容器的仿真模型;
权利要求7所述的仿真模型,其设置于所述整流器模型的下一级;
第2线缆模型,其是在权利要求7所述的仿真模型的下一级设置的线缆的仿真模型;以及
电动机模型,其是在所述第2线缆模型的下一级设置的电动机的仿真模型。
10.一种仿真方法,其对具有载流子积蓄层的沟槽栅型IGBT即CSTBT的特性进行评价,
使用仿真模型对所述CSTBT的特性进行评价,
该仿真模型具有:
MOSFET;
二极管,其阴极与所述MOSFET的漏极连接;
电容CGE,其连接于所述MOSFET的源极和栅极之间,表示所述CSTBT的栅极-发射极间电容;
电容CCG,其连接于所述MOSFET的栅极和所述二极管的阳极之间,表示所述CSTBT的栅极-集电极间电容;
电容CCE,其连接于所述MOSFET的源极和所述二极管的阳极之间,表示所述CSTBT的集电极-发射极间电容;
电容CDG,其连接于所述MOSFET的漏极和栅极之间,表示所述CSTBT的漏极-栅极间电容;以及
行为电源VDG,其在所述MOSFET的漏极和栅极之间,与所述电容CDG串联连接,表示所述CSTBT的漏极-栅极间电压,
如果所述CSTBT的栅极-发射极间电压VGE达到预先规定的阈值,则所述行为电源VDG进行切换动作。
CN202210017151.2A 2021-01-14 2022-01-07 仿真模型及仿真方法 Pending CN114764552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021004182A JP7407749B2 (ja) 2021-01-14 2021-01-14 シミュレーションモデルおよびシミュレーション方法
JP2021-004182 2021-01-14

Publications (1)

Publication Number Publication Date
CN114764552A true CN114764552A (zh) 2022-07-19

Family

ID=82116177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210017151.2A Pending CN114764552A (zh) 2021-01-14 2022-01-07 仿真模型及仿真方法

Country Status (4)

Country Link
US (1) US20220222410A1 (zh)
JP (1) JP7407749B2 (zh)
CN (1) CN114764552A (zh)
DE (1) DE102021133237A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009251862A (ja) 2008-04-04 2009-10-29 Fuji Electric Device Technology Co Ltd Mosトランジスタの模擬回路
JP5216801B2 (ja) 2010-03-24 2013-06-19 株式会社東芝 半導体装置
JP2013182525A (ja) 2012-03-02 2013-09-12 Fuji Electric Co Ltd 回路シミュレーション用igbtモデル
JP6337577B2 (ja) 2014-04-04 2018-06-06 株式会社明電舎 伝導ノイズ解析方法及び伝導ノイズ解析装置
JP7068993B2 (ja) 2018-11-21 2022-05-17 三菱電機株式会社 シミュレーション回路、および、シミュレーション方法

Also Published As

Publication number Publication date
DE102021133237A1 (de) 2022-07-14
US20220222410A1 (en) 2022-07-14
JP2022108936A (ja) 2022-07-27
JP7407749B2 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
US12038468B2 (en) Method for measuring current-voltage characteristic
Hefner et al. An experimentally verified IGBT model implemented in the Saber circuit simulator
Kang et al. Parameter extraction for a physics-based circuit simulator IGBT model
Li et al. A simplified IGBT behavioral model with a tail current module for switching losses estimation
Hillenbrand et al. Sensitivity analysis of behavioral MOSFET models in transient EMC simulation
Hsu et al. A dynamic switching response improved SPICE model for SiC MOSFET with non-linear parasitic capacitance
Shen et al. Modeling and characterization of the insulated gate bipolar transistor (IGBT) for SPICE simulation
CN106202590B (zh) Igbt模块开关暂态模型参数获取方法及模型建立方法
Tominaga et al. Modeling of IGBTs with focus on voltage dependency of terminal capacitances
Denz et al. Behavioral modeling of power semiconductors in modelica
CN114764552A (zh) 仿真模型及仿真方法
Lee et al. 4H-SiC 15kV n-IGBT physics-based sub-circuit model implemented in Simulink/Matlab
Kim et al. Parameter extraction for the static and dynamic model of IGBT
CN111046529B (zh) 一种igbt的老化建模方法及老化注入器
Stark et al. Analysis of parameters determining nominal dynamic performance of 1.2 kV SiC power MOSFETs
Xu et al. Performance Degradation of automotive power MOSFETs under repetitive avalanche breakdown test
CN113678241A (zh) 器件参数的测量方法
Cao et al. Practical SPICE model for IGBT and PiN diode based on finite differential method
Fu Modeling of Sic Power Semiconductor Devices For Switching Converter Applications
Kimata et al. Smart IGBT model and its application for power converter design
Karlsson The concept of IGBT modeling and the evaluation of the PSPICE IGBT model
Uemura et al. An investigation of the IGBT gate driving conditions employing an equivalent circuit model of power semiconductor device
Chung LADISPICE-1.2: A nonplanar-drift lateral DMOS transistor model and its application to power IC TCAD
Yamamoto et al. Compact modeling of advanced Si-IGBT for circuit design
Xie et al. An Accurate and Effective Spice Model of 6.5 kV SiC MOSFET with Parasitic Parameters Analysis in Medium-Voltage Power Module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination