CN114764164A - 光子芯片的后段工艺堆叠中的光学组件 - Google Patents

Abstract

本发明涉及光子芯片的后段工艺堆叠中的光学组件，揭示了一种包括光栅耦合器的结构和制造包括光栅耦合器的结构的方法。该结构包括衬底上的介电层、位于该介电层上面的第一阶层中的第一波导芯，和位于该介电层上面的第二阶层中的第二波导芯的结构。该第二阶层在该介电层上方的标高不同于该第一阶层。该第一波导芯包括锥形区段。该结构还包括具有位于该第二阶层中并与该第二波导芯相邻的多个分段的光栅耦合器。该光栅耦合器的该分段和该第一波导芯的该锥形区段以重叠布置定位。

Description

光子芯片的后段工艺堆叠中的光学组件

技术领域

本发明涉及光子芯片(photonics chip)，更具体地，涉及包括光栅耦合器(grating coupler)的结构以及制造包括光栅耦合器的结构的方法。

背景技术

光子芯片用于许多应用，如数据通信系统和数据计算系统。光子芯片将光学组件(例如波导、光开关、耦合器和调制器)和电子组件(例如场效应晶体管)集成到一个统一的平台中。在其他因素中，通过在同一芯片上对两种类型的组件进行芯片级集成，可以减少布局面积、成本和操作开销。

一种光子芯片，包括通过后段工艺(back-end-of-line)处理形成于光学组件上面的多层堆叠。该多层堆叠包括以不同阶层(level)排列的层间介电层和以不同阶层放置在该层间介电层中的金属线。该层间介电层提供电性隔离，且该金属线通过通孔垂直互连。传统的光子芯片不把光学组件，如光栅耦合器或波导，放在多阶层堆叠中。取而代之的是，在中段工艺(middle-of-line)处理和前段工艺(front-end-of-line)处理期间形成光学组件，然后在后段工艺处理期间形成多层堆叠。

需要包括光栅耦合器的改进结构和制造包括光栅耦合器的结构的方法。

发明内容

在本发明的一个实施例中，一种结构包括：衬底(substrate)、该衬底上的介电层、位于该介电层上面的第一阶层的第一波导芯(waveguide core)、以及位于该介电层上面的第二阶层的第二波导芯。该第二阶层在该介电层上方的标高(elevation)不同于该第一阶层。该第一波导芯包括锥形区段(section)。该结构还包括具有位于该第二阶层中并与该第二波导芯相邻的多个分段(segment)的光栅耦合器。该光栅耦合器的该分段和该第一波导芯的该锥形区段以重叠布置定位。

在本发明的一个实施例中，一种结构包括：衬底、该衬底上的介电层、位于该介电层上面的第一阶层中的第一波导芯、位于该第一阶层中并与该第一波导芯相邻的第一光栅耦合器、位于该介电层上面的第二阶层中的第二波导芯、以及包括位于该第二阶层中并与该第二波导芯相邻的多个分段的第二光栅耦合器。该第二光栅耦合器的该分段和该第一光栅耦合器的该分段以重叠布置定位。

在本发明的一个实施例中，一种方法包括：在衬底上的介电层上面的第一阶层内形成第一波导芯，并形成第二波导芯和相邻于该第二波导芯的光栅耦合器。该第一波导芯包括锥形区段。该第二波导芯和该光栅耦合器位于该介电层上面的第二阶层中。该第二阶层在该介电层上方的标高不同于该第一阶层。该光栅耦合器包括与该第一波导芯的该锥形区段重叠布置的多个分段。

附图说明

并入本说明书并构成本说明书的一部分的附图说明了本发明的各种实施例，并与上面给出的本发明的一般描述和下面给出的实施例的详细描述一起，用于解释本发明的实施例。在附图中，相同的附图标记表示各种视图中的相同特征。

图1为根据本发明的实施例的处理方法的初始制造阶段的结构的俯视图。

图2为大致沿图1中的线2-2撷取的结构的横截面图。

图3为图1之后的制造阶段的结构的俯视图。

图4是大致沿图3中的线4-4撷取的结构的横截面图。

图5为图4之后的制造阶段的结构的横截面图。

图6为根据本发明的替代实施例的结构的俯视图。

图7为大致沿图6中的线7-7撷取的结构的横截面图。

图7A为大致沿图6中的线7A-7A撷取的结构的横截面图。

图8为根据本发明的替代实施例的结构的横截面图。

图9为大致沿图8中的线9-9撷取的结构的横截面图。

图10为根据本发明的替代实施例的结构的横截面图。

图11为根据本发明的替代实施例的结构的俯视图。

图12为大致沿图11中的线12-12撷取的结构的横截面图。图12A为大致沿图11中的线12A-12A撷取的结构的横截面图。

符号说明

10 结构

12 波导芯

14 锥形区段

16 端面

18 纵轴

20 介电层

22 衬底

24至27 介电层

28 波导芯

29 介电层

30 锥形区段

31 介电层

32 光栅耦合器

34 锥形分段

35 端面

36 凹槽

38 纵轴

39至45 介电层

48 后段工艺堆叠

50 光栅耦合器

52 分段

54 锥形区段

56 端面

64 锥形分段

66 凹槽

68 波导芯

70 锥形区段

72 光栅耦合器

78 纵轴

82 波导芯

84 光栅耦合器

86 锥形分段

94 光栅耦合器

95 凹槽

96 分段。

具体实施方式

参考图1和图2，根据本发明的实施例，一种用于多层耦合器的结构10包括波导芯12，其具有在端面16处终止的给定长度的锥形区段14。波导芯12的锥形区段14可沿纵轴18纵向延伸。锥形区段14在沿纵轴18的方向上随着与端面16的距离减小而逐渐变窄。波导芯12的锥形区段14的宽度尺寸随纵轴18的位置而变化，并且在端面16处具有最小宽度。在一个实施例中，锥形区段14的宽度尺寸可在端面16处最窄，并基于线性函数在其长度上变化以提供梯形形状。在替代实施例中，锥形区段14的宽度尺寸可在端面16处最窄，并基于非线性函数(例如二次函数、抛物线函数或指数函数)在其长度上变化。

波导芯12可由单晶半导体材料组成，例如单晶硅。在一个实施例中，单晶半导体材料可源自绝缘体上硅(silicon-on-insulator；SOI)衬底的装置层，该绝缘体上硅(SOI)衬底还包括由埋置氧化物层提供的介电层20和由单晶半导体材料(例如单晶硅)组成的衬底22。波导芯12可以在前段工艺处理处理期间通过光刻和蚀刻工艺从装置层图案化。波导芯12及其锥形区段14位于介电层20和衬底22上面的给定层或阶层中。

参考图3、图4，其中，类似的附图标记表示图1、图2中的类似特征。在随后的制造阶段，在波导芯12和介电层20上面形成介电层24、图案化介电层26和介电层25、27、29、31。介电层25、29、31可由二氧化硅组成，且介电层27可由氮化硅组成。包含介电层25、29、31的二氧化硅可通过使用臭氧和正硅酸乙酯(TEOS)作为反应物的等离子体增强化学气相沉积形成。或者，包含介电层25、29、31中的一个或多个的二氧化硅可通过在等离子体增强化学气相沉积期间添加氟作为附加反应物来氟化。或者，包含介电层25、29、31的二氧化硅可包括含有正硅酸乙酯二氧化硅和氟化正硅酸乙酯二氧化硅的堆叠子层。

介电层24和介电层25、27、29、31可以是固态的，并且在波导芯12上方未图案化(即，没有破损)。介电层24、介电层25、27、29、31和图案化介电层26可以具有小于波导芯12的折射率的折射率。介电层24和图案化介电层26可以具有大于介电层25、29、31的折射率的折射率。介电层27还可以具有大于介电层25、29、31的折射率的折射率。介电层27位于介电层25、29之间的垂直方向上，介电层24位于介电层29、31之间的垂直方向上，且介电层31位于介电层24和图案化介电层26之间的垂直方向上。介电层24位于波导芯12和图案化介电层26之间的垂直方向上。

介电层24和图案化介电层26由具有不同于介电层25、27、29、31的材料的组成的材料组成。在一个实施例中，介电层24和图案化介电层26可由使用供应硅、碳和氮的反应物通过化学气相沉积或等离子体增强化学气相沉积而沉积的氮化硅(例如，掺氮碳化硅(SiCN))组成。在一个实施例中，介电层24和图案化介电层26可由使用供应硅、碳、氮和氢的反应物通过化学气相沉积或等离子体增强化学气相沉积而沉积的氢化硅碳氮化物(例如，掺氮氢化碳化硅(SiCNH))组成。

介电层25、27、29可通过中段工艺处理形成，其可包括耦合到电子组件(例如场效应晶体管)和有源(active)光学组件(例如马赫-曾德尔调制器(Mach-Zehndermodulator))的触点。介电层24、图案化介电层26和中间介电层31可以通过作为后段工艺堆叠(stack)48中的阶层的后段工艺处理来形成。

图案化介电层26包括具有锥形区段30的波导芯28和具有锥形分段34的光栅耦合器32，其提供光栅耦合器32的光栅结构。波导芯28的锥形区段30位于光栅耦合器32的锥形分段34附近，且锥形区段30和锥形分段34沿纵轴38纵向布置。

每个锥形分段34可在沿着纵轴38的方向上随着离波导芯28的锥形区段30的最远的分段34的端面35的距离增加而逐渐变窄。在代表性实施例中，每个锥形分段34为脊状或条状，其宽度尺寸随着与波导芯28的锥形区段30的距离的减小而减小。在一个实施例中，锥形分段34的宽度尺寸可以在端面35处最窄，并且基于线性函数在光栅耦合器的长度上变化。在代表性实施例中，选择锥形分段34的宽度尺寸，使得光栅耦合器32呈反向锥形。在一个实施例中，锥形分段34和锥形区段30各自定义了反向锥形，该反向锥形相对于波导芯12的锥形区段14的锥形方向相反。如本文所使用的，反向锥形是波导芯的锥形区段，其宽度沿该反向锥形引导的光的传播方向逐渐增加。在一个实施例中，锥形分段34的宽度尺寸可以基于线性函数而变化，以提供梯形形状。在替代实施例中，锥形分段34的宽度尺寸可基于非线性函数(例如二次函数、抛物线函数或指数函数)而变化。

图案化介电层26可以通过光刻和蚀刻工艺形成。图案化介电层26可完全蚀刻或仅部分蚀刻以限定耦合至锥形分段34的下部和波导芯28的至少锥形区段30的薄板层。锥形分段34具有与凹槽36的交替布置，凹槽36将锥形分段34的相邻对分开，并且将光栅耦合器32的一端的锥形分段34与波导芯28的锥形区段30分开。如果图案化介电层26被完全蚀刻，则凹槽36可延伸至介电层31，使得介电层31的条带在锥形分段34之间露出。在一个实施例中，锥形分段34的节距(pitch)和占空比(duty cycle)可以是均匀的，以定义周期性布置。在替代实施例中，锥形分段34的节距和/或占空比可以变迹(即，非均匀)以定义非周期性布置。可以选择锥形分段34的占空比和节距以及锥形分段34的尺寸，以优化与波导芯12的锥形区段14的相位匹配。

波导芯28和光栅耦合器32位于衬底22上的介电层20上面的后段工艺堆叠48的给定层或阶层中。波导芯28和光栅耦合器32的阶层在介电层20上方的标高不同于波导芯12及其锥形区段14的阶层。介电层24也位于衬底22上的介电层20上面的后段工艺堆叠48中的给定层或阶层中，而介电层24的阶层在介电层20上方的标高不同于波导芯28和光栅耦合器32的阶层，且在介电层20上方的标高也不同于波导芯12及其锥形区段14的阶层。

光栅耦合器32的锥形分段34位于波导芯12的锥形区段14上面，并且与波导芯12的锥形区段14具有重叠关系。在一个实施例中，光栅耦合器32的锥形分段34可以在波导芯12的锥形区段14上面居中。在一个实施例中，光栅耦合器32的锥形分段34可以在沿纵轴18、38的任何位置比波导芯12的锥形区段14更宽。在一个实施例中，纵轴18可平行于纵轴38对齐。重叠定位可促进光信号从波导芯12向上到波导芯28的有效层间传输。

在代表性实施例中，介电层24位于光栅耦合器32和波导芯12之间，使得由与波导芯28和光栅耦合器32相同的材料组成的单个固态和非图案化层在垂直方向上位于波导芯12的锥形区段14和光栅耦合器32之间。在替代实施例中，介电层24可被图案化以形成波导芯28和光栅耦合器32，且介电层26可以是实心的且非图案化的，使得由与波导芯28和光栅耦合器32相同的材料组成的实心的且非图案化的层未位于波导芯12的锥形区段14和光栅耦合器32之间的垂直方向上。

参考图5，其中类似的附图标记表示图4中的类似特征，在随后的制造阶段，后段工艺堆叠48的附加介电层39、40、41、42、43、44、45通过后段工艺处理形成在图案化介电层26和介电层31上面。介电层39、41、44可由二氧化硅(例如，正硅酸四乙酯二氧化硅和/或氟化正硅酸四乙酯二氧化硅)组成，介电层43、45可由氮化硅组成，且介电层40、42可由硅碳氮化物或氢化硅碳氮化物组成。部分的介电层39可以填充光栅耦合器32的锥形分段34之间的凹槽36。

介电层40沿垂直方向排列在介电层39、41之间，介电层42沿垂直方向排列在介电层41、43之间，且介电层44沿垂直方向排列在介电层43、45之间。介电层43可直接位于介电层42上。介电层40、42可位于衬底22上的介电层20上面的给定层或阶层中，而介电层40、42的阶层在介电层20上方的标高不同于光栅耦合器32的阶层，且在介电层20上方的标高也不同于波导芯12及其锥形区段14的阶层。

在替代实施例中，介电层40可被图案化以形成波导芯28和光栅耦合器32，且介电层24、26可为固态且非图案化。在此实施例中，由与波导芯28和光栅耦合器32相同的材料组成的固态和非图案化的多个介电层24、26可以在波导芯12的锥形区段14和光栅耦合器32之间的垂直方向上定位。

在使用中，光信号由波导芯12引导到结构10。到达的光信号从波导芯12的锥形区段14向上传输到位于后段工艺堆叠48的光栅耦合器32。波导芯28也位于后段工艺堆叠48中，以引导光信号离开光栅耦合器32。

结构10包括设置在多级耦合器的不同阶层中的不同材料层。在本文描述的结构10的任何实施例中，结构10可以集成到除了结构10之外还可以包括电子组件和附加光学组件的光子芯片中。该电子组件可包括例如场效应晶体管，该场效应晶体管通过使用绝缘体上硅衬底的装置层的CMOS处理来制造。后段工艺堆叠48可以包括堆叠成不同阶层并且通过通孔与电子组件和有源光学组件垂直互连的金属线。后段工艺堆叠48的金属线可以不存在于结构10的附近，以便不干扰由结构10进行的光信号的多级传输。

参考图6、图7、图7A，根据本发明的替代实施例，可以修改结构10以引入光学耦合到波导芯12的光栅耦合器50，从而为波导芯28提供不分段的锥形区段54，以及从图案化介电层26中消除光栅耦合器32。光栅耦合器50包括提供光栅结构的分段52。分段52具有交替布置，其中凹槽将分段52的相邻对分开。在一个实施例中，分段52的节距和占空比可以是一致的以限定周期性布置。在替代实施例中，分段52的节距和/或占空比可以被变迹(即，非均匀)以限定非周期性布置。

光栅耦合器50的分段52可以由例如多晶硅(polycrystalline silicon)(即多晶硅,polysilicon)组成。光栅耦合器50的分段52可例如通过沉积多晶硅层并使用光刻和蚀刻工艺对沉积的多晶硅层进行图案化来形成。介电层27可以共形地延伸穿过分段52和波导芯12的未被分段52覆盖的部分。波导芯12可以是非锥形的直波导芯。分段52可被由具有不同于介电层27的材料的成分的材料(例如二氧化硅)组成的层(未示出)包围。

波导芯28及其锥形区段54位于衬底22上的介电层20上面的给定层或阶层中。锥形区段54的阶层在介电层20上方的标高不同于光栅耦合器50的阶层。波导芯28的锥形区段54位于光栅耦合器50的分段52上面，并与光栅耦合器50的分段52重叠。特别地，锥形区段54由位于光栅耦合器50的分段52上面的端面56终止。在一个实施例中，波导芯28的锥形区段54可以在光栅耦合器50的分段52上面居中。锥形区段54在光栅耦合器50上面的重叠定位可促进光信号从波导芯12向上到波导芯28的有效传输。在一个实施例中，分段52和波导芯12可以具有基本相等的宽度尺寸，并且锥形区段54的宽度尺寸可以大于重叠的分段52的宽度尺寸。

如结合图5所述，结构10的处理继续。

参考图8、图9，根据本发明的替代实施例，介电层42、43可被图案化以形成类似于波导芯28的波导芯68和类似于光栅耦合器32的光栅耦合器72，且介电层24、26、40可为固态且非图案化的。固态和非图案化的介电层24、26、40由与波导芯68和光栅耦合器72的下部相同的介电材料组成，且介电层24、26、40在垂直方向上位于波导芯12的锥形区段14和光栅耦合器72之间。光栅耦合器72包括类似于锥形分段34的锥形分段64、类似于相邻锥形分段64之间的凹槽36的凹槽66，以及类似于锥形区段30的锥形区段70。光栅耦合器72的锥形分段64由多种介电材料组成，在这种情况下，介电层42的材料作为下部，且介电层43的材料作为上部。锥形分段64和锥形区段70沿纵轴78定位。在一个实施例中，光栅耦合器72的锥形分段64可以在光栅耦合器32的锥形分段34和波导芯12的锥形区段14上面居中。

如结合图5所述，继续对结构10进行处理，以在波导芯68和光栅耦合器72上面形成介电层44、45。

参考图10，根据本发明的替代实施例，结构10可包括取代波导芯12和两个光栅耦合器32、72的波导芯82和光栅耦合器84。光信号从光栅耦合器84到两个光栅耦合器32、72，并在后段工艺堆叠48的多个阶层内分布到波导芯28、68。光栅耦合器84可以包括类似于锥形分段34的锥形分段86和类似于相邻锥形分段86之间的凹槽36的凹槽。在一个实施例中，光栅耦合器72的锥形分段64可以在光栅耦合器32的锥形分段34上面居中。

波导芯82和光栅耦合器84可通过在介电层25上沉积一层材料(例如氮化硅)并在中段工艺处理期间通过光刻和蚀刻工艺对沉积的层进行图案化来形成。在替代实施例中，波导芯82和光栅耦合器84可以由不同的材料(例如单晶硅)组成，其通过与结合波导芯12的形成所描述的类似的处理来形成。

参考图11、图12、图12A，根据本发明的替代实施例，结构10可包括定位在锥形区段54上面的光栅耦合器94。光栅耦合器94包括定位在相邻分段96之间的分段96和凹槽95。在一个实施例中，光栅耦合器94的分段96可以比重叠的锥形区段54更宽。光栅耦合器94可以通过光刻和蚀刻工艺对介电层40进行图案化而形成。光栅耦合器94可以用作反射器，以将波导芯28的锥形区段54未捕获的光信号向下反射到锥形区段54，这可以提供改进的光限制和减少的光泄漏。

如结合图5所述，结构10的处理继续以形成介电层41、42、43、44、45。

上述方法用于制造集成电路芯片。由此产生的集成电路芯片可由制造商以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片或以封装形式分布。芯片可以与其他芯片、分立电路元件和/或其他信号处理装置集成，作为中间产品或最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，例如具有中央处理器的计算机产品或智能手机。

本文中引用的由近似语言修改的术语，例如“关于”、“大约”和“实质上”，不限于指定的精确值。近似语言可对应于用于测量值的仪器的精度，除非另有取决于仪器的精度，否则可指示规定值的+/-10％。

本文中对诸如“垂直”、“水平”等术语的引用是作为示例而不是作为限制来建立参考框架的。本文中使用的术语“水平”被定义为与半导体衬底的常规平面平行的平面，而不管其实际三维空间取向如何。术语“垂直”和“法线”指的是与水平面垂直的方向，正如刚才定义的那样。术语“横向”是指水平面内的方向。

与另一个特征“连接”或“耦合”的一个特征可以直接连接或耦合到另一个特征或与另一个特征耦合，或者可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可以“直接连接”或“直接耦合”到另一特征或与另一特征一起。如果存在至少一个中间特征，则一个特征可以与另一特征“间接连接”或“间接耦合”。一个特征在另一个特征上或接触另一特征可以直接在另一特征上或与另一特征直接接触，或者相反，可以存在一个或多个中间特征。如果不存在中间特征，则一个特征可以直接在另一个特征上或与另一特征直接接触。如果存在至少一个中间特征，则一个特征可间接在另一个特征上或与另一特征间接接触。如果一个特征延伸到另一个特征上并覆盖另一个特征的一部分，则不同的特征会重叠。

本发明的各种实施例的描述是为了说明的目的而提供的，但并不打算详尽或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文中使用的术语是为了最好地解释实施例的原理、相对于市场中发现的技术的实际应用或技术改进，或者使本领域的普通技术人员能够理解本文中公开的实施例。

Claims (20)

1.一种结构，包括：

衬底；

介电层，位于该衬底上；

第一波导芯，包括锥形区段，该第一波导芯位于该介电层上面的第一阶层中；

第二波导芯，位于该介电层上面的第二阶层中，该第二阶层在该介电层上方的标高不同于该第一阶层；以及

第一光栅耦合器，包括位于该第二阶层中并相邻于该第二波导芯的多个分段，

其中，该第一光栅耦合器的该分段和该第一波导芯的该锥形区段以第一重叠布置定位。

2.根据权利要求1所述的结构，其中，该第二波导芯和该第一光栅耦合器的该分段包括掺氮碳化硅或掺氮氢化碳化硅。

3.根据权利要求2所述的结构，还包括：

后段工艺堆叠，位于该介电层上面，

其中，该后段工艺堆叠包括该第二波导芯和该第一光栅耦合器，且该第一光栅耦合器的该分段位于该第一波导芯的该锥形区段上面。

4.根据权利要求3所述的结构，其中，该第一光栅耦合器的各分段包括由掺氮碳化硅或掺氮氢化碳化硅组成的第一层和由氮化硅组成的第二层。

5.根据权利要求3所述的结构，其中，该第一光栅耦合器的该分段居中在该第一波导芯的该锥形区段上面。

6.根据权利要求2所述的结构，其中，该锥形区段在第一方向呈锥形，且该第一光栅耦合器的该分段在相反于该第一方向的第二方向呈反向锥形。

7.根据权利要求1所述的结构，其中，该第一波导芯包括掺氮碳化硅或掺氮氢化碳化硅。

8.根据权利要求7所述的结构，还包括：

后段工艺堆叠，位于该介电层上面，

其中，该后段工艺堆叠包括该第一波导芯，且该第一波导芯的该锥形区段位于该第一光栅耦合器的该分段上面。

9.根据权利要求8所述的结构，其中，该后段工艺堆叠包括具有由掺氮碳化硅或掺氮氢化碳化硅组成的多个分段的第二光栅耦合器，该第二光栅耦合器位于该介电层上面的第三阶层中，该第三阶层在该介电层上方的标高不同于该第一阶层和该第二阶层，且该第二光栅耦合器的该分段以第二重叠布置定位于该第一波导芯的该锥形区段上面。

10.根据权利要求9所述的结构，其中，该第一波导芯的该锥形区段位于该第一光栅耦合器的该分段和该第二光栅耦合器的该分段间的垂直方向。

11.根据权利要求7所述的结构，其中，该第一波导芯的该锥形区段居中在该第一光栅耦合器的该分段上面。

12.一种结构，包括：

衬底；

介电层，位于该衬底上；

第一波导芯，位于该介电层上面的第一阶层中；

第一光栅耦合器，位于该第一阶层中并相邻于该第一波导芯；

第二波导芯，位于该介电层上面的第二阶层中；以及

第二光栅耦合器，包括位于该第二阶层中并相邻于该第二波导芯的多个分段，

其中，该第二光栅耦合器的该分段和该第一光栅耦合器的该分段以重叠布置定位。

13.根据权利要求12所述的结构，其中，该第一光栅耦合器、该第一波导芯、该第二波导芯和该第二光栅耦合器包括掺氮碳化硅或掺氮氢化碳化硅。

14.根据权利要求13所述的结构，还包括：

后段工艺堆叠，位于该介电层上面，

其中，该后段工艺堆叠包括该第一波导芯、该第一光栅耦合器、该第二波导芯和该第二光栅耦合器，且该第二光栅耦合器的该分段位于该第一光栅耦合器的该分段上面。

15.根据权利要求14所述的结构，其中，该第二光栅耦合器的各分段包括由掺氮碳化硅或掺氮氢化碳化硅组成的第一层和由氮化硅组成的第二层。

16.一种方法，包括：

在位于衬底上的介电层上面的第一阶层内形成第一波导芯，其中，该第一波导芯包括锥形区段；以及

形成第二波导芯和相邻于该第二波导芯的光栅耦合器，其中，该第二波导芯和该光栅耦合器位于该介电层上面的第二阶层中，该第二阶层在该介电层上方的标高不同于该第一阶层，且该光栅耦合器包括与该第一波导芯的该锥形区段重叠布置的多个分段。

17.根据权利要求16所述的方法，其中，该第二波导芯和该光栅耦合器的该分段包括掺氮碳化硅或掺氮氢化碳化硅。

18.根据权利要求17所述的方法，还包括：

形成后段工艺堆叠于该介电层上面，

其中，该后段工艺堆叠包括该第二波导芯和该光栅耦合器，且该光栅耦合器的该分段位于该第一波导芯的该锥形区段上面。

19.根据权利要求16所述的方法，其中，该第一波导芯包括掺氮碳化硅或掺氮氢化碳化硅。

20.根据权利要求19所述的方法，还包括：

形成后段工艺堆叠于该介电层上面，

其中，该后段工艺堆叠包括该第一波导芯，且该第一波导芯的该锥形区段位于该光栅耦合器的该分段上面。

Images