CN114744898A - 基于Si和SiC器件的混合型多电平并网变换器及其控制方法 - Google Patents

Abstract

基于Si和SiC器件的混合型多电平并网变换器及其控制方法，该变换器包括三相的三电平电路单元和级联H桥整形电路单元，级联H桥整形电路单元中各相结构相同，均包括高频子模块和与其串联的低频子模块，高频子模块包括由串联的两个Si IGBT与串联的两个SiC MOSFET所构成的单相全桥变换器，低频子模块包括由四个Si IGBT所构成的单相全桥变换器。该变换器输出电压u_o为由级联H桥整形电路单元输出的整形电压u_chb将三电平电路单元输出的高压三电平电压u_npc整形而成的正弦波。本发明将少量SiC MOSFET器件和Si IGBT器件在拓扑中混合使用，既可以提高装置效率和功率密度，又能降低成本。

Description

基于Si和SiC器件的混合型多电平并网变换器及其控制方法

技术领域

本发明涉及电压变换器技术领域，尤其指一种基于Si和SiC器件的混合型多电平并网变换器及其控制方法。

背景技术

近年来，电力电子技术快速发展，多电平变换器凭借输出电平数多、谐波含量少和开关器件电压应力小等优势在电气传动、电力牵引和新能源发电等诸多工业场景中得到广泛应用。其中级联H桥(Cascaded H-bridge，CHB)多电平拓扑因结构简单、易于模块化、输出波形质量好、冗余度高等优点，广泛应用于静止无功补偿器、有源电力滤波器和动态电压恢复器等电能质量治理装置。但在高压大功率应用场景下，CHB型变换器设备模块数多、成本高、体积大、效率低的弊端逐渐凸显。因此，研究一种高效率、低成本、高功率密度的轻型化多电平并网变换器拓扑具有重要意义。

为提高装置效率及功率密度，现有研究提出采用两电平或三电平高压方波单元和CHB级联高频单元串联构成的混合拓扑结构。如图1所示，为两电平电路单元和CHB电路单元组合的混合拓扑结构，两电平电路单元由1个直流储能电容C_T和6个Si IGBT构成。其中两电平电路单元采用最近电平逼近调制输出高压两电平电压，CHB电路单元采用载波移相调制输出整形电压，最终叠加合成所需参考调制波。如图2所示，为三电平电路单元和CHB电路单元组合的混合拓扑结构，三电平电路单元由2个直流储能电容C_H、12个Si IGBT和6个钳位二极管构成。其中三电平电路单元采用最近电平逼近调制输出高压三电平电压，相较于两电平电路单元，输出三电平电压可进一步减少CHB级联数。其中CHB电路单元采用载波移相调制输出整形电压，和高压三电平电压叠加，最终合成输出调制电压。图1和图2中CHB电路单元结构相同，每相由n个相同的子模块SM串联组成，子模块SM是由一个直流储能电容C_H和4个Si基绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT。注：每个SiIGBT中包含一个反并联二极管)构成的单相全桥电路结构。L为变换器出口侧滤波电感，变换器通过滤波电感接入电网。

从上述可以看出，现有混合多电平并网变换器都是通过高压方波电路单元和CHB整形电路单元的组合方式以减小CHB级联模块数量，可在一定程度上降低成本，提高功率密度。但CHB电路模块通常由单一Si器件构成，混合拓扑高频模块开关损耗仍然较高，装置效率难以进一步提升。为进一步优化拓扑性能，基于全SiC器件的CHB拓扑被相继提出，但SiC器件成本高，并且在大电流工况下导通损耗较大。

发明内容

本发明所要解决的技术问题是提供一种基于既可以提高装置效率和功率密度，又能降低成本的Si和SiC器件的混合型多电平并网变换器及其控制方法。

为了解决上述技术问题，本发明采用如下技术方法：一种基于Si和SiC器件的混合型多电平并网变换器，包括三相的三电平电路单元以及与其串联的三相的级联H桥整形电路单元，所述级联H桥整形电路单元中各相结构相同，均包括高频子模块以及与其串联的低频子模块，所述高频子模块包括由串联的两个Si IGBT与串联的两个SiC MOSFET所构成的单相全桥变换器，所述低频子模块包括由四个Si IGBT所构成的单相全桥变换器。

进一步地，在所述级联H桥整形电路单元的每一相中，所述低频子模块的数量均为多个，所述高频子模块的第一个Si IGBT的发射极与第二个Si IGBT的集电极电连接在一起引出一个输出端口，第一个SiC MOSFET的发射极与第二个SiC MOSFET的集电极电连接在一起引出一个输入端口，所述低频子模块的第一个Si IGBT的发射极与第二个Si IGBT的集电极电连接在一起引出一个输出端口，第三个Si IGBT的发射极与第四个Si IGBT的集电极电连接在一起引出一个输入端口；所述高频子模块的输出端口串联电感L后接入并网点，所述高频子模块的输入端口电连接于第一个低频子模块的输出端口，第一个低频子模块的输入端口电连接于下一个低频子模块的输出端口，各低频子模块之间以此电连接方式依次串联，最后一个低频子模块的输入端口电连接于三电平电路单元的输出端口。

更进一步地，在所述级联H桥整形电路单元的每一相中，每一个高频子模块和低频子模块的直流侧均电连接有一个储能电容C_H，高频子模块中的储能电容C_H的正极与第一个Si IGBT以及第一个SiC MOSFET的集电极均电连接，该储能电容C_H的负极与第二个Si IGBT以及第二个SiC MOSFET的发射极均电连接，低频子模块中的储能电容C_H的正极与第一个SiIGBT以及第三个Si IGBT的集电极均电连接，该储能电容C_H的负极与第二个Si IGBT以及第四个Si IGBT的发射极均电连接。

再进一步地，所述三电平电路单元包括三相NPC变换器以及储能电容C_T1、C_T2；每相NPC变换器均包括四个Si IGBT和两个钳位二极管，该四个Si IGBT以上一个Si IGBT的发射极与下一个Si IGBT的集电极电连接的方式依次串联，该两个钳位二极管串联后负极连接于第一个Si IGBT与第二个Si IGBT之间，正极连接于第三个Si IGBT与第四个Si IGBT之间；每相NPC变换器的第二个Si IGBT和第三个Si IGBT之间作为该相的交流输出端口，分别与级联H桥整形电路单元中对应相的最后一个低频子模块的输入端口电连接；储能电容C_T1的正极与每相NPC变换器的第一个Si IGBT的集电极均电连接，储能电容C_T1的负极与每相NPC变换器的第一个钳位二极管的正极均电连接于O点，储能电容C_T2的正极电连接于O点，储能电容C_T2的负极与每相NPC变换器的第四个Si IGBT的发射极均电连接。

作为本发明的另一面，前述基于Si和SiC器件的混合型多电平并网变换器的控制方法为：将所述混合型多电平并网变换器的调制分为三电平电路单元调制和级联H桥整形电路单元调制，所述混合型多电平并网变换器输出电压u_o，该电压u_o为由级联H桥整形电路单元输出的整形电压u_chb将三电平电路单元输出的高压三电平电压u_npc整形而成的正弦波，计算公式如下。

uo＝u_npc+u_chb (1)

进一步地，所述三电平电路单元输出高压三电平电压u_npc时，设定混合型多电平并网变换器的输出参考电压为u^* _o，在u^* _o的正半周期内，当u^* _o大于三电平电路单元直流侧储能电容C_T1或C_T2的电压U_dc一半时，即u^* _o>U_dc/2，三电平电路单元输出的高压三电平电压u^* _npc为正电平电压U_dc，在u^* _o的负半周期内，当u^* _o<-U_dc/2时，三电平电路单元输出的高压三电平电压u^* _npc为负电平电压-U_dc，其他情况时，三电平电路单元输出的高压三电平电压u^* _npc为0；所述级联H桥整形电路单元输出整形电压u_chb时，采用混合脉宽调制方式，其每一相中，高频子模块输出的电压u_{chb_pwm}和所有低频子模块一起输出的电压u_step共同构成了该相的整形电压u_chb，计算公式如下。

u_chb＝u_{chb_pwm}+u_step (2)

再进一步地，所述级联H桥整形电路单元中所有低频子模块一起输出电压u_step时，先计算级联H桥整形电路单元的整形参考电压u^* _chb，其由混合型多电平并网变换器的输出参考电压为u^* _o和三电平电路单元输出的高压三电平电压u_npc计算得到，如下式：

各所述低频子模块均采用最近电平逼近调制，当级联H桥整形电路单元的整形参考电压u^* _chb>0时，计算每一时刻低频子模块所需投入输出+U_dc电平的模块数量n；当u^* _chb<0时，计算每一时刻低频子模块所需投入-U_dc电平数量n，u_step可由下式计算：

u_step＝U_c×n (5)

式中，fix(x)为向零取整函数，只有当计算投入低频子模块数量变化时，低频子模块的投切状态才会发生变化，U_c为低频子模块或高频子模块直流侧储能电容C_H的电压值。

更进一步地，所述级联H桥整形电路单元中高频子模块输出电压u_{chb_pwm}时，先计算高频子模块的输出参考电压

其由级联H桥整形电路单元的整形参考电压u^* _chb和低频子模块输出的电压u_step计算得到，如下式：

所述高频子模块采用单极性PWM调制，在一周期内输出电压u_{chb_pwm}有+U_c、0、-U_c三种电平，具体调制过程如下：

1)当u_r>0时：

T₁常通，T₂关断：当u_r>u_c时，T₄导通，T₃关断，u_{chb_pwm}＝U_c；当u_r<u_c时，T₄关断，T₃导通，u_{chb_pwm}＝0；

2)当u_r<0时：

T₁关断，T₂常通：当u_r<u_c时，T₃导通，T₄关断，u_{chb_pwm}＝-U_c；当u_r>u_c时，T₃关断，T₄导通，u_{chb_pwm}＝0；

其中，

的标幺值u_r作为高频子模块的调制波，u_c为高频子模块的三角载波。

与传统的混合型多电平并网变换器相比，本发明提出的基于Si和SiC器件的混合型多电平并网变换器及其控制方法，主要是利用三电平电路单元和级联H桥整形电路单元串联，并使用少量Si MOSFET器件和Si IGBT器件的配合，不仅减少了级联模块数量，提高了功率密度，且实现了将输出电压的高频分量固定于SiC MOSFET器件，低频分量固定于SiIGBT器件的效果，以充分发挥Si器件低通态损耗、SiC器件低开关损耗的优势，使装置效率接近于全SiC器件型拓扑，从而在保证输出电压波形质量的前提下，控制SiC MOSFET器件输出高频PWM波，减少Si IGBT器件开关动作次数，减小装置开关损耗，降低装置成本。

附图说明

图1为传统的两电平电路单元和CHB电路单元组合的混合拓扑结构图；

图2为传统的三电平电路单元和CHB电路单元组合的混合拓扑结构图；

图3为本发明所涉基于Si和SiC器件的混合型多电平并网变换器的拓扑结构图；

图4为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中三电平电路单元调制的调制原理图；

图5为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中级联H桥整形电路单元A相调制原理图；

图6为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中级联H桥整形电路单元A相高频子模块调制原理图；

图7为本发明所涉基于Si和SiC器件的混合型多电平并网变换器的调制原理图；

图8为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中三电平电路单元A相输出电压仿真波形图；

图9为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中级联H桥整形电路单元A相低频子模块SM_ai(i＝2～4)输出电压仿真波形图；

图10为本发明所涉基于Si和SiC器件的混合型多电平并网变换器中级联H桥整形电路单元A相高频子模块SM_a1输出电压仿真波形图；

图11为本发明所涉基于Si和SiC器件的混合型多电平并网变换器输出电压仿真波形图。

具体实施方式

为了便于本领域技术人员的理解，下面结合实施例与附图对本发明作进一步的说明，实施方式提及的内容并非对本发明的限定。

基于背景技术中所提及的问题，若能根据混合型多电平变换器自身结构特点，有针对性的使用不同特性的器件和设计特定的调制策略，对进一步提高多电平变换器效率，控制多电平变换器成本具有重要意义。考虑于此，在现有混合型多电平并网变换器拓扑基础上，本发明将少量SiC MOSFET器件和Si IGBT器件在拓扑中混合使用，提出一种基于Si和SiC器件的混合型多电平并网变换器(Hybrid Multilevel Grid-connected Converter，HMGC)及其调制方法，以提高装置效率、功率密度，以及降低成本。

如图3所示，一种基于Si和SiC器件的混合型多电平并网变换器，包括三相的采用二极管钳位型(Neutral Point Clamped，NPC)的三电平电路单元以及与其串联的三相的级联H桥(Cascaded H-bridge，CHB)整形电路单元。

三电平电路单元包括三相NPC变换器以及储能电容C_T1、C_T2，每相NPC变换器的结构均相同，均包括四个Si IGBT和两个钳位二极管。以A相为例介绍，如图3所示，T_a1、T_a2、T_a3、T_a4四个Si IGBT以上一个Si IGBT的发射极与下一个Si IGBT的集电极电连接的方式依次串联，钳位二极管D₁负极连接到T_a1发射极(T_a2集电极)，正极连接到D₂负极，D₂正极连接到T_a3发射极(T_a4集电极)，NPC变换器的交流输出端口从T_a2发射极和T_a3集电极连接节点处引出，并和级联H桥整形电路单元中A相最后一个低频子模块的输入端口电连接，两个储能电容C_T1、C_T2安装在NPC变换器的直流侧，储能电容C_T1的正极和每相NPC变换器的第一个Si IGBT(T_a1、T_b1、T_c1)的集电极均电连接。储能电容C_T1的负极与钳位二极管D₁、D₃、D₅的正极(即D₂、D₄、D₆负极)电连接于O点，储能电容C_T2的正极电连接于O点，储能电容C_T2的负极和每相NPC变换器的第四个Si IGBT(T_a4、T_b4、T_c4)的发射极均电连接。

级联H桥整形电路单元中各相结构相同，总体而言，如图3所示，级联H桥整形电路单元包括3个高频子模块SM_a1、SM_b1、SM_c1，以及3N-3个低频子模块SM_ai、SM_bi、SM_ci，i＝2～N，高频子模块和低频子模块都是由1个直流侧储能电容C_H和单相全桥变换器构成，各子模块之间通过端口串联形成三相CHB拓扑。如图3所示，以A相为例介绍，此相包含1个高频子模块SM_a1和N-1个低频子模块SM_ai(i＝2～N)。高频子模块SM_a1和低频子模块SM_ai均为由四个开关器件T₁、T₂、T₃、T₄所构成的单相全桥变换器，且各单相全桥变换器的直流侧均电连接有一个储能电容C_H，不同的是，高频子模块SM_a1的T₁、T₂为Si IGBT，T₃、T₄为SiC MOSFET(MetalOxide Semiconductor Field Effect Transistor，MOSFET，注：每个SiC MOSFET中包含一个反并联二极管)电力场效应晶体管，而低频子模块SM_ai的T₁、T₂、T₃、T₄均为Si IGBT。

具体而言，高频子模块SM_a1的T₁发射极和T₂集电极电连接到一起作为输出端口，串联电感L后接入并网点，此并网点电压为U_a，高频子模块SM_a1的T₃发射极与T₄集电极电连接在一起作为输入端口电连接于第一个低频子模块SM_a2，储能电容C_H的正极和T₁、T₃的集电极电连接，储能电容C_H的负极和T₂、T₄的发射极电连接。

每个低频子模块SM_ai的结构都相同，其T₁发射极与T₂集电极电连接在一起引出一个输出端口，T₃发射极与T₄集电极电连接在一起引出一个输入端口，第一个低频子模块的输入端口电连接于下一个低频子模块的输出端口，各低频子模块之间以此电连接方式依次串联，最后一个低频子模块的输入端口电连接于三电平电路单元的交流输出端口，储能电容C_H的正极和T₁、T₃的集电极电连接，储能电容C_H的负极和T₂、T₄的发射极电连接。

下面详细阐述本实施方式中混合型多电平并网变换器的控制方法，该控制方法主要由三大调制过程组成，具体如下。

S1，三电平电路单元调制；

设定混合型多电平并网变换器的输出参考电压为u^* _o，如图4所示，在u^* _o的正半周期内，当u^* _o大于三电平电路单元直流侧储能电容C_T1或C_T2的电压U_dc一半时，即u^* _o>U_dc/2，三电平电路单元输出的高压三电平电压u^* _npc为正电平电压U_dc，在u^* _o的负半周期内，当u^* _o<-U_dc/2时，三电平电路单元输出的高压三电平电压u^* _npc为负电平电压-U_dc，其他情况时，三电平电路单元输出的高压三电平电压u^* _npc为0。

S2，级联H桥整形电路单元调制；

该级联H桥整形电路单元采用混合脉宽调制方式，如图5所示，以A相为例，高频子模块SM_a1输出的电压u_{chb_pwm}和所有低频子模块SM_ai(i＝2～N)一起输出的电压u_step共同构成了整形电压u_chb，计算公式如下：

u_chb＝u_{chb_pwm}+u_step (2)

S21，计算N-1个低频子模块SM_ai(i＝2～N)输出的电压u_step；

先计算级联H桥整形电路单元的整形参考电压u^* _chb，其由混合型多电平并网变换器的输出参考电压为u^* _o和三电平电路单元输出的高压三电平电压u_npc计算得到，如下式：

各低频子模块SM_ai(i＝2～N)均采用最近电平逼近调制，所有低频子模块一起输出的电压为u_step，当级联H桥整形电路单元的整形参考电压u^* _chb>0时，计算每一时刻低频子模块所需投入输出+U_dc电平的模块数量n；当u^* _chb<0时，计算每一时刻低频子模块所需投入-U_dc电平数量n，u_step可由下式计算：

u_step＝U_c×n (5)

式中，fix(x)为向零取整函数，只有当计算投入低频子模块数量变化时，低频子模块的投切状态才会发生变化，U_c为低频子模块或高频子模块直流侧储能电容C_H的电压值。

S22，计算高频子模块SM_a1输出的电压u_{chb_pwm}；

先计算高频子模块SM_a1的输出参考电压

其由级联H桥整形电路单元的整形参考电压u^* _chb和N-1个低频子模块输出的电压u_step计算得到，如下式：

高频子模块SM_a1采用单极性PWM调制，如图6所示，在一周期内输出电压u_{chb_pwm}有+U_c、0、-U_c三种电平，具体调制过程如下：

1)当u_r>0时：

T₁常通，T₂关断：当u_r>u_c时，T₄导通，T₃关断，u_{chb_pwm}＝U_c；当u_r<u_c时，T₄关断，T₃导通，u_{chb_pwm}＝0；

2)当u_r<0时：

T₁关断，T₂常通：当u_r<u_c时，T₃导通，T₄关断，u_{chb_pwm}＝-U_c；当u_r>u_c时，T₃关断，T₄导通，u_{chb_pwm}＝0；

其中，

的标幺值u_r作为高频子模块SM_a1的调制波，u_c为高频子模块SM_a1的三角载波。

S3，混合型多电平并网变换器调制；

如图7所示，级联H桥整形电路单元输出的整形电压u_chb将三电平电路单元输出的高压三电平电压u_npc进行整形得到的正弦波为混合型多电平并网变换器输出的电压u_o，计算公式如下。

u_o＝u_npc+u_chb (1)

由高频子模块调制分析可知，T₁、T₂开关频率较低，器件损耗主要为传输损耗；T₃、T₄开关频率较高，器件损耗主要为开关损耗。因此，本发明结合单极性调制特点，利用SiIGBT器件通态损耗低和Si MOSFET开关损耗低的特性，达到减小装置损耗目的。

为更好证明本发明所涉基于Si和SiC器件的混合型多电平并网变换器及其控制方法的有效性，以下结合仿真实例进行验证。按照图3所示HMGC拓扑，在MATLAB/Simulink中搭建仿真模拟平台，仿真参数如表1所示。

表1主要仿真参数

参数	数值
		交流侧线电压有效值	6kV
补偿容量	3MVA
		NPC直流侧电压	4000V
CHB子模块直流侧电压	500V
		滤波电感值	3mH
CHB子模块数量	4
		NPC直流侧电容值	2000μF
CHB直流侧电容值	8000μF
		载波频率	20kHz

如图8、9所示，三电平电路单元输出幅值为0V、±4000V，频率为50Hz的三电平电压u_npc。级联H桥整形电路单元A相低频子模块SM_ai(i＝2～4)输出为0V、±500V、±1000V、±1500共七种电平的阶梯波电压u_step。三电平电路单元和级联H桥整形电路单元低频子模块中的Si IGBT器件的开关动作只发生在u_npc和u_step电平数变化时刻。由图8、9可知，三电平电路单元中Si IGBT器件一周期开关状态切换次数为4次，级联H桥整形电路单元中低频子模块Si IGBT器件一周期开关状态切换次数为52次。

如图10所示，高频子模块SM_a1输出电压u_pwm是幅值为0V、±500V的高频PWM波。高频子模块SM_a1中Si IGBT器件的开关状态切换仅发生在PWM波正负电平切换时刻，由图10可知，高频子模块SM_a1一周期内Si IGBT器件开关状态切换次数为10次，高频子模块SM_a1中SiCMOSFET器件开关频率为20kHz，即高频三角载波频率。因此，SiC MOSFET器件在一周期内开关状态切换次数高达800次。

如图11所示，该输出电压u_o和传统载波移相调制输出电压结果类似，能够逼近理想调制正弦波。

综上所述，本发明所涉基于Si和SiC器件的混合型多电平并网变换器的控制方法能在保证HMGC输出电压波形质量前提下，控制SiC MOSFET器件输出高频PWM波，以减少SiIGBT器件开关动作次数，减小装置开关损耗。

上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。

为了让本领域普通技术人员更方便地理解本发明相对于现有技术的改进之处，本发明的一些附图和描述已经被简化，并且为了清楚起见，本申请文件还省略了一些其他元素，本领域普通技术人员应该意识到这些省略的元素也可构成本发明的内容。

Claims (8)

1.基于Si和SiC器件的混合型多电平并网变换器，包括三相的三电平电路单元以及与其串联的三相的级联H桥整形电路单元，其特征在于：所述级联H桥整形电路单元中各相结构相同，均包括高频子模块以及与其串联的低频子模块，所述高频子模块包括由串联的两个Si IGBT与串联的两个SiC MOSFET所构成的单相全桥变换器，所述低频子模块包括由四个Si IGBT所构成的单相全桥变换器。

2.根据权利要求1所述的基于Si和SiC器件的混合型多电平并网变换器，其特征在于：在所述级联H桥整形电路单元的每一相中，所述低频子模块的数量均为多个，所述高频子模块的第一个Si IGBT的发射极与第二个Si IGBT的集电极电连接在一起引出一个输出端口，第一个SiC MOSFET的发射极与第二个SiC MOSFET的集电极电连接在一起引出一个输入端口，所述低频子模块的第一个Si IGBT的发射极与第二个Si IGBT的集电极电连接在一起引出一个输出端口，第三个Si IGBT的发射极与第四个Si IGBT的集电极电连接在一起引出一个输入端口；所述高频子模块的输出端口串联电感L后接入并网点，所述高频子模块的输入端口电连接于第一个低频子模块的输出端口，第一个低频子模块的输入端口电连接于下一个低频子模块的输出端口，各低频子模块之间以此电连接方式依次串联，最后一个低频子模块的输入端口电连接于三电平电路单元的输出端口。

3.根据权利要求2所述的基于Si和SiC器件的混合型多电平并网变换器，其特征在于：在所述级联H桥整形电路单元的每一相中，每一个高频子模块和低频子模块的直流侧均电连接有一个储能电容C_H，高频子模块中的储能电容C_H的正极与第一个Si IGBT以及第一个SiC MOSFET的集电极均电连接，该储能电容C_H的负极与第二个Si IGBT以及第二个SiCMOSFET的发射极均电连接，低频子模块中的储能电容C_H的正极与第一个Si IGBT以及第三个Si IGBT的集电极均电连接，该储能电容C_H的负极与第二个Si IGBT以及第四个Si IGBT的发射极均电连接。

4.根据权利要求3所述的基于Si和SiC器件的混合型多电平并网变换器，其特征在于：所述三电平电路单元包括三相NPC变换器以及储能电容C_T1、C_T2；每相NPC变换器均包括四个Si IGBT和两个钳位二极管，该四个Si IGBT以上一个Si IGBT的发射极与下一个Si IGBT的集电极电连接的方式依次串联，该两个钳位二极管串联后负极连接于第一个Si IGBT与第二个Si IGBT之间，正极连接于第三个Si IGBT与第四个Si IGBT之间；每相NPC变换器的第二个Si IGBT和第三个Si IGBT之间作为该相的交流输出端口，分别与级联H桥整形电路单元中对应相的最后一个低频子模块的输入端口电连接；储能电容C_T1的正极与每相NPC变换器的第一个Si IGBT的集电极均电连接，储能电容C_T1的负极与每相NPC变换器的第一个钳位二极管的正极均电连接于O点，储能电容C_T2的正极电连接于O点，储能电容C_T2的负极与每相NPC变换器的第四个Si IGBT的发射极均电连接。

5.如权利要求1-4中任意一项所述的基于Si和SiC器件的混合型多电平并网变换器的控制方法，其特征在于：将所述混合型多电平并网变换器的调制分为三电平电路单元调制和级联H桥整形电路单元调制，所述混合型多电平并网变换器输出电压u_o，该电压u_o为由级联H桥整形电路单元输出的整形电压u_chb将三电平电路单元输出的高压三电平电压u_npc整形而成的正弦波，计算公式如下。

u_o＝u_npc+u_chb (1)

6.根据权利要求5所述的基于Si和SiC器件的混合型多电平并网变换器的控制方法，其特征在于：

所述三电平电路单元输出高压三电平电压u_npc时，设定混合型多电平并网变换器的输出参考电压为u^* _o，在u^* _o的正半周期内，当u^* _o大于三电平电路单元直流侧储能电容C_T1或C_T2的电压U_dc一半时，即u^* _o>U_dc/2，三电平电路单元输出的高压三电平电压u^* _npc为正电平电压U_dc，在u^* _o的负半周期内，当u^* _o<-U_dc/2时，三电平电路单元输出的高压三电平电压u^* _npc为负电平电压-U_dc，其他情况时，三电平电路单元输出的高压三电平电压u^* _npc为0；

所述级联H桥整形电路单元输出整形电压u_chb时，采用混合脉宽调制方式，其每一相中，高频子模块输出的电压u_{chb_pwm}和所有低频子模块一起输出的电压u_step共同构成了该相的整形电压u_chb，计算公式如下。

u_chb＝u_{chb_pwm}+u_step (2)

7.根据权利要求6所述的基于Si和SiC器件的混合型多电平并网变换器的控制方法，其特征在于：所述级联H桥整形电路单元中所有低频子模块一起输出电压u_step时，先计算级联H桥整形电路单元的整形参考电压u^* _chb，其由混合型多电平并网变换器的输出参考电压为u^* _o和三电平电路单元输出的高压三电平电压u_npc计算得到，如下式：

各所述低频子模块均采用最近电平逼近调制，当级联H桥整形电路单元的整形参考电压u^* _chb>0时，计算每一时刻低频子模块所需投入输出+U_dc电平的模块数量n；当u^* _chb<0时，计算每一时刻低频子模块所需投入-U_dc电平数量n，u_step可由下式计算：

u_step＝U_c×n (5)

式中，fix(x)为向零取整函数，只有当计算投入低频子模块数量变化时，低频子模块的投切状态才会发生变化，U_c为低频子模块或高频子模块直流侧储能电容C_H的电压值。

8.根据权利要求7所述的基于Si和SiC器件的混合型多电平并网变换器的控制方法，其特征在于：所述级联H桥整形电路单元中高频子模块输出电压u_{chb_pwm}时，先计算高频子模块的输出参考电压u_chb ^* _{_pwm}，其由级联H桥整形电路单元的整形参考电压u^* _chb和低频子模块输出的电压u_step计算得到，如下式：

所述高频子模块采用单极性PWM调制，在一周期内输出电压u_{chb_pwm}有+U_c、0、-U_c三种电平，具体调制过程如下：

1)当u_r>0时：

T₁常通，T₂关断：当u_r>u_c时，T₄导通，T₃关断，u_{chb_pwm}＝U_c；当u_r<u_c时，T₄关断，T₃导通，u_{chb_pwm}＝0；

2)当u_r<0时：

T₁关断，T₂常通：当u_r<u_c时，T₃导通，T₄关断，u_{chb_pwm}＝-U_c；当u_r>u_c时，T₃关断，T₄导通，u_{chb_pwm}＝0；

其中，u_chb ^* _{_pwm}的标幺值u_r作为高频子模块的调制波，u_c为高频子模块的三角载波。

Images