CN114743931A - 一种半导体集成器件的制作方法 - Google Patents
一种半导体集成器件的制作方法 Download PDFInfo
- Publication number
- CN114743931A CN114743931A CN202210663773.2A CN202210663773A CN114743931A CN 114743931 A CN114743931 A CN 114743931A CN 202210663773 A CN202210663773 A CN 202210663773A CN 114743931 A CN114743931 A CN 114743931A
- Authority
- CN
- China
- Prior art keywords
- opening
- type
- layer
- metal layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims abstract description 214
- 229910052751 metal Inorganic materials 0.000 claims abstract description 147
- 239000002184 metal Substances 0.000 claims abstract description 147
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 10
- 229910017604 nitric acid Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XTVVROIMIGLXTD-UHFFFAOYSA-N copper(II) nitrate Chemical compound [Cu+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O XTVVROIMIGLXTD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- -1 after planarization Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- OJCDKHXKHLJDOT-UHFFFAOYSA-N fluoro hypofluorite;silicon Chemical compound [Si].FOF OJCDKHXKHLJDOT-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体集成器件的制作方法，属于半导体技术领域。所述半导体集成器件的制作方法包括：提供一衬底，所述衬底上设置有多个半导体器件；在所述半导体器件上形成介质层；蚀刻所述介质层，形成第一类型开口和第二类型开口，所述第一类型开口的深宽比大于所述第二类型开口的深宽比；在所述第一类型开口内、所述第二类型开口内和所述介质层上沉积金属层；在所述金属层上形成保护层，所述保护层暴露所述第一类型开口上的所述金属层；刻蚀所述第一类型开口上的部分所述金属层；以及平坦化所述金属层。通过本发明提供的一种半导体集成器件的制作方法，提高半导体集成器件的性能。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种半导体集成器件的制作方法。
背景技术
随着半导体集成器件的不断发展，集成电路的集成度不断提高，半导体器件的特征尺寸逐渐减小，且不同半导体器件之间通过高密度金属互联。目前，可采用化学电镀法制备金属层，且在制备金属层的过程中，需使用加速剂。但在深宽比较大的孔槽内，在金属填满孔槽的瞬间，金属易出现继续冲高生长，形成过电镀。因而在电镀后，需要对金属层进行平坦化处理，由于金属层的过电镀，平坦化后，在深宽比较大的孔槽区域产生金属残留，在深宽比较小的孔槽区域出现金属层的凹陷，造成半导体集成器件的漏电等问题，降低半导体集成器件的良率较低。
因此，如何获得高质量的半导体集成器件成为亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体集成器件的制作方法，通过本发明提供的半导体集成器件的制作方法，可以提高半导体集成器件的性能。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供一种半导体集成器件的制作方法，其至少包括以下步骤：
提供一衬底，所述衬底上设置有多个半导体器件；
在所述半导体器件上形成介质层；
蚀刻所述介质层，形成第一类型开口和第二类型开口，所述第一类型开口的深宽比大于所述第二类型开口的深宽比；
在所述第一类型开口内、所述第二类型开口内和所述介质层上沉积金属层；
在所述金属层上形成保护层，所述保护层暴露所述第一类型开口上的所述金属层；
刻蚀所述第一类型开口上的部分所述金属层；以及
平坦化所述金属层。
在本发明一实施例中，所述第一类型开口和所述第二类型开口的形成步骤包括：
在所述介质层上形成第一光阻层；
曝光所述第一光阻层，形成凹部，所述凹部暴露出所述第一类型开口和所述第二类型开口的位置；
以形成所述凹部后的第一光阻层为掩膜，刻蚀所述介质层，形成所述第一类型开口和所述第二类型开口。
在本发明一实施例中，所述凹部包括第一凹部和第二凹部，第一凹部位置定位所述第一类型开口，第二凹部位置定位所述第二类型开口，且第一凹部的图案密度大于第二凹部的图案密度。
在本发明一实施例中，所述第一类型开口和所述第二类型开口通过干法刻蚀形成，且刻蚀气体包括三氟甲烷、二氟甲烷、三氟化氮、六氟化硫、氮气和氧气中的一种或几种气体的组合。
在本发明一实施例中，所述保护层的形成步骤包括：
在所述金属层上形成保护层；
在所述保护层上形成第二光阻层；
曝光所述第二光阻层，形成开口，所述开口暴露所述第一类型开口上的所述保护层；
以形成所述开口后的第二光阻层为掩膜，刻蚀所述第一类型开口上的所述保护层。
在本发明一实施例中，通过湿法刻蚀去除所述第一类型开口上的部分所述金属层。
在本发明一实施例中，所述湿法刻蚀的刻蚀液包括稀硝酸、浓硝酸，浓盐酸或浓硫酸中的一种或几种组合。
在本发明一实施例中，所述金属层的刻蚀速率为2.5nm/s~4nm/s。
在本发明一实施例中，所述第一类型开口上的所述金属层刻蚀后，所述第一类型开口上的所述金属层的剩余厚度小于所述第二类型开口之间的所述介质层上的所述金属层的厚度。
在本发明一实施例中，所述第一类型开口上的所述金属层刻蚀后，所述第一类型开口上的所述金属层的剩余厚度大于所述第二类型开口内所述金属层的厚度。
综上所述，本发明提供的一种半导体集成器件的制作方法，在半导体集成器件的制作过程中，得到的金属层的表面形貌较好，无金属残留或凹陷等缺陷，可广泛应用于单层金属结构或多层金属互连结构的制备过程中，以得到表面质量良好的金属层，减少金属层缺陷，提高金属层的制作良率，降低企业的生产成本。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中设置在半导体器件上的介质层及设置在介质层上的第一光阻层示意图。
图2为本发明一实施例中第一类型开口和第二类型开口的分布示意图。
图3为本发明一实施例中沉积金属后金属层结构示意图。
图4为本发明一实施例中保护层结构示意图。
图5为本发明一实施例中第二光阻层示意图。
图6为本发明一实施例中暴露第一类型开口上方的金属层示意图。
图7为本发明一实施例中刻蚀后第一类型开口上方的金属层示意图。
图8为本发明一实施例中平坦化制程后金属层结构示意图。
标号说明：
10、衬底；101、半导体器件；11、绝缘层；12、互连结构；13、介质覆盖层；14、介质层；15、第一光阻层；151、第一凹部；152、第二凹部；16、第一类型开口；17、第二类型开口；18、金属层；19、保护层；20、第二光阻层；21、开口。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
在本说明书的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本方案和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本方案的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在半导体集成器件的制作过程中，在制作金属层时，半导体器件的功能层已制作完成，金属层的制作良率直接影响最终半导体器件的良率。本发明提供的一种半导体集成器件的制作方法，可以获得高质量的金属层，提高半导体集成器件的性能。且本发明制备的半导体集成器件可广泛应用于光通信、数码显示、图像接收、光集成、交通、能源、医学、家用电器以及航空航天等各个领域。
请参阅图1所示，在本发明一实施例中，提供一衬底10，且衬底10例如为单晶硅、多晶硅、非晶硅或绝缘体上硅等适用于半导体集成器件的半导体材料。其中，在衬底10上设置多个半导体器件101，在本发明并不限制半导体器件101的种类和个数。半导体器件101例如为场效应管（Field Effect Transistor，FET）、金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）、互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）、绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor，IGBT)、高速恢复二极管（Fast Recovery Diode，FRD）、高速高效整流二极管（Figh Efficiency Diode，HED）、定压二极管、高频二极管、发光二极管(Light-Emitting Diode，LED)、栅极光闭晶闸管（Gate Turn off Thyristor，GTO）、光触发晶闸管（Light Triggered Thyristor，LTT）、晶闸管(Thyristor)、电荷耦合器（ChargeCoupled Device，CCD图像传感器）、数字信号处理器件（Digital Signal processor，DSP）、光继电器（Photo Relay）或微处理器（Micro Processor）等半导体器件中的一种或几种的集成，具体可根据半导体集成器件的制作要求进行制作。
请参阅图1和图3所示，在本发明一实施例中，在衬底10上设置有绝缘层11，且绝缘层11上设置有多个互连结构12，互连结构12例如为金属连线或导电插塞等，且互连结构12与衬底10上的半导体器件101连接，以用于半导体器件101与金属层18的连接。其中，绝缘层11例如为二氧化硅或氮化硅等绝缘物质，可以隔离半导体器件101与金属层18，防止金属的扩散，影响半导体器件101，并在制备金属层时保护半导体器件101，避免半导体器件101受到损伤。在本实施例中，互连结构12例如为金属钨、金属铜、金属银或金属金等低电阻材料，确保互连结构12在连接半导体器件101与金属层时，电阻较小，从而提高半导体集成器件的性能。
请参阅图1所示，在本发明一实施例中，在绝缘层11形成介质覆盖层13和介质层14。其中，介质覆盖层13设置在绝缘层11上，介质层14设置在介质覆盖层13上，且介质覆盖层13例如为氮碳化硅（SiCN）或碳化硅（SiC）等，以防止金属层中的金属离子的扩散，介质覆盖层13例如可通过化学气相沉积（Chemical Vapor Deposition，CVD）或等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法沉积。介质层14例如为氟化硅（SiF）、碳氧化硅（SiOC）或氟氧化硅（SiOF）等低介电常数（Low-K）材料制备，以提高半导体集成器件的可靠性。且介质层14可通过化学气相沉积或低压化学气相淀积法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法沉积，其中，介质覆盖层13和介质层14的厚度可根据半导体集成器件的制备要求进行选择。
请参阅图1至图2所示，在本发明一实施例中，在介质层14形成第一光阻层15，对第一光阻层15进行曝光显影处理，在第一光阻层15上形成多个凹部，且凹部暴露至介质层14。凹部包括第一凹部151和第二凹部152，且第一凹部151的图案密度大于第二凹部152的图案密度，其中，第一凹部151用于定义第一类型开口16的位置，第二凹部152用于定义第二类型开口17的位置。以第一光阻层15为掩膜，刻蚀介质层14和部分介质覆盖层13，形成第一类型开口16和第二类型开口17。其中第一类型开口16的深宽比大于第二类型开口17的深宽比，用于定义不同的半导体器件101上的金属层。在本实施例中，第一类型开口16和第二类型开口17例如通过干法刻蚀工艺形成，且刻蚀气体例如包括三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、六氟化硫（SF6）、氮气（N2）和氧气（O2）等中的一种或几种气体的组合。在其他实施例中，还可以采用干法刻蚀和湿法刻蚀结合工艺或湿法刻蚀工艺形成开口。
请参阅图3所示，在本发明一实施例中，在第一类型开口16和第二类型开口17内沉积金属，以形成金属层18，且金属层例如为金属铜层、金属铝层、金属银层或金属钨层等中的一种或几种组合。在其他实施例中，在沉积金属层18之前，也可在第一类型开口16和第二类型开口17的侧壁和底部形成一层阻挡层（图中未显示），且阻挡层例如为钽（Ta）或氮化钽（TaN）等粘附性较好的物质，阻挡层的厚度例如为2nm~5nm，以增强金属层18与侧壁内的介质层14以及侧壁与底部的介质覆盖层13之间的粘附性，防止发生电迁移现象，提高半导体集成器件的电学性能。在本实施例中，金属层18例如可以通过铜电镀工艺（Electrochemical Plating，ECP）制备，在其他实施例中，金属层18还可以采用物理气相沉积法（(Physical Vapor Deposition，PVD）、化学气相沉积法、远程等离子体化学气相沉积法（Range Plasma Chemical Vapor Deposition，RP-CVD）、等离子体增强化学气相沉积法、金属有机化学气相沉积法（Metal Organic Chemical Vapor Deposition，MOCVD）、溅射及其他合适的工艺和/或它们的组合等方式形成。在金属层18在形成过程中，由于过电镀现象，金属层18在第一类型开口16上的厚度大于第二类型开口17上的厚度，在介质层14上形成高低不同的金属层18。
请参阅图3和图4所示，在本发明一实施例中，在金属层18形成后，在金属层18上形成一层保护层19。其中，保护层19例如为氮化硅（Si3N4）、一氮化硅（SiN）或二氧化硅（SiO2）等性质稳定的材料，且保护层19的厚度例如为40nm~100nm，又例如为50nm，、60nm、70nm或80nm等。其中，保护层19例如通过化学气相沉积法（Chemical Vapor Deposition，CVD）或低压力化学气相沉积法（Low Pressure Chemical Vapor Deposition，LPCVD）等方法制备。通过设置保护层，在后期去除深宽比较大的区域的部分金属层时，保护其他部位的金属层不受影响。
请参阅图2和图5所示，在本发明一实施例中，在形成保护层19后，在保护层19上形成第二光阻层20，通过对第二光阻层20进行曝光显影，在第二光阻层20上形成开口21，且开口21暴露出第一类型开口16上方的保护层19。
请参阅图5至图6所示，在本发明一实施例中，以第二光阻层20为掩膜，对开口21暴露的部分保护层19进行刻蚀，以去除部分保护层19，暴露出深宽比较大区域上的金属层18。在本实施例中，保护层19例如通过干法刻蚀工艺去除，且刻蚀气体例如包括四氟化碳（CF4）、三氟甲烷（CHF3）、二氟甲烷（CH2F2）、三氟化氮（NF3）、氮气（N2）和氧气（O2）等中的一种或几种气体的组合。在其他实施例中，保护层19也可以采用干法刻蚀和湿法刻蚀结合工艺或湿法刻蚀工艺进行去除。通过去除部分保护层19，将深宽比较大区域的金属层18暴露出来，通过一定方式去除部分金属层，以确保在平坦化过程中，形成表面形貌较好的金属层，提高半导体集成器件的性能。
请参阅图7所示，在本发明一实施例中，在去除部分保护层19后，对暴露出的金属层18进行部分去除。具体的，例如选择湿法刻蚀去除部分金属层18，且湿法刻蚀液包括稀硝酸、浓硝酸，浓盐酸、浓硫酸等与金属反应的溶液中的一种或组合。在本实施例中，金属层18以铜金属层为例，且刻蚀液为稀硝酸为例进行详细阐述。其中稀硝酸是通过质量分数例如为68%浓硝酸与水混合进行稀释，且浓硝酸与水的体积比例如为1:3~1:5，又例如为1:4，获得稀硝酸的质量分数例如为15%~21.6%。金属层18在刻蚀液中的刻蚀速率例如为2.5nm/s~4nm/s，又例如为3nm/s。即可通过控制刻蚀液的浓度和刻蚀的时间控制金属层18的刻蚀去除量。在本实施例中，在刻蚀溶液中，可通过以下反应去除部分金属层18，反应的反应式为：
3Cu+8HNO3（稀）→3Cu(NO3)2+2NO↑+4H2O；
在稀硝酸刻蚀液中，铜与稀硝酸发生反应，产生硝酸铜、一氧化氮气体和水，其中，硝酸铜易溶于水，一氧化氮气体挥发出反应系统，促使反应不断进行，从而实现刻蚀的目的。在其他实施例中，金属层18为其他金属材料制备时，此时，刻蚀的方式和刻蚀条件依据金属层18的材料进行灵活选择。通过在金属层上设置保护层，且暴露出需要刻蚀的金属层，有选择的在平坦化过程前去除大块厚度异常区域的部分金属层，其他区域的金属层不变，在平坦过程中，以得到表面质量良好的金属层，减少缺陷，提高金属层的制作良率，降低企业的生产成本。
请参阅图2图7所示，在本发明一实施例中，在去除第一类型开口16上的部分金属层18后，将剩余金属层18的厚度控制在预设厚度。在本实施例中，将第一类型开口16内，且位于介质层14上方的金属层18的剩余厚度定义为H，将位于第二类型开口17之间的介质层14上的金属层18的厚度定义为B，将位于第二类型开口17内的金属层18，且金属层18相对于位于介质层14界面上的厚度定义为A。其中，控制第一类型开口16上金属层18的剩余厚度H的数值，以确保H的数值小于B的数值，且同时确保H的数值大于A的数值，即控制第一类型开口16内，且位于介质层14上方的金属层18的剩余厚度，小于第二类型开口17之间的介质层14上的金属层18的厚度，大于第二类型开口17内且位于介质层14上方的金属层18的厚度，以确保后期平坦化过程中，得到平坦化效果好的金属层。避免在平坦化过程中，由于第一类型开口16上金属层18的残留，同时，深宽比较大区域的金属层的研磨速度又略快于深宽比较小区域的金属层的研磨速度，又可避免第二类型开口17上金属层出现凹陷的现象。因此，通过控制第一类型开口16上金属层18的剩余厚度，以确保平坦化后的金属层18的表面形貌较好。
请参阅图8所示，在本发明一实施例中，在去除部分金属层18后，对金属层18进行平坦化工艺，例如通过化学机械研磨工艺（Chemical Mechanical Polishing，CMP）去除位于介质层14上的金属层18。具体的，在研磨过程中，先通过较大的研磨速度去除保护层19和部分起伏较大的金属层18，选择较大的材料去除率获得初步平整的金属层18，将研磨速率控制在例如为100nm/min~700nm/min，且研磨时间例如为20s~200s。然后以较低的研磨速度再进行研磨，且研磨速度例如为30nm/min~300nm/min，且研磨时间例如为50s~300s。在去除介质层14上方的金属层18后，使用大量的去离子水进行清洗。通过该方法对不同深宽比的孔槽内金属层进行平坦化过程，得到的金属层表面形貌良好，且在形成的金属层上，可以继续形成介质覆盖层和介质层的叠层，以形成多层金属互联结构。且各层金属层不存在残留或凹陷情况，金属之间的连接较好，得到的多层金属互连结构可应用于不同的集成半导体器件中，提高集成半导体器件的质量。
综上所述，本发明提供一种半导体集成器件的制作方法，在形成金属层后，将深宽比较大区域上的金属层暴露出来，对暴露出的金属层进行刻蚀，保留厚度位于深宽比较小区域上不同位置的金属层厚度的中间，使得经过平坦化工艺后，金属层的表面形貌较好，无金属层残留或凹陷等缺陷，可应用在单层金属结构或多层金属互连结构中。以得到表面质量良好的金属层，减少金属层缺陷，提高金属层的制作良率，降低企业的生产成本。
本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。
Claims (10)
1.一种半导体集成器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上设置有多个半导体器件；
在所述半导体器件上形成介质层；
蚀刻所述介质层，形成第一类型开口和第二类型开口，所述第一类型开口的深宽比大于所述第二类型开口的深宽比；
在所述第一类型开口内、所述第二类型开口内和所述介质层上沉积金属层；
在所述金属层上形成保护层，所述保护层暴露所述第一类型开口上的所述金属层；
刻蚀所述第一类型开口上的部分所述金属层；以及
平坦化所述金属层。
2.根据权利要求1所述的半导体集成器件的制作方法，其特征在于，所述第一类型开口和所述第二类型开口的形成步骤包括：
在所述介质层上形成第一光阻层；
曝光所述第一光阻层，形成凹部，所述凹部暴露出所述第一类型开口和所述第二类型开口的位置；
以形成所述凹部后的第一光阻层为掩膜，刻蚀所述介质层，形成所述第一类型开口和所述第二类型开口。
3.根据权利要求2所述的半导体集成器件的制作方法，其特征在于，所述凹部包括第一凹部和第二凹部，第一凹部位置定位所述第一类型开口，第二凹部位置定位所述第二类型开口，且第一凹部的图案密度大于第二凹部的图案密度。
4.根据权利要求2所述的半导体集成器件的制作方法，其特征在于，所述第一类型开口和所述第二类型开口通过干法刻蚀形成，且刻蚀气体包括三氟甲烷、二氟甲烷、三氟化氮、六氟化硫、氮气和氧气中的一种或几种气体的组合。
5.根据权利要求1所述的半导体集成器件的制作方法，其特征在于，所述保护层的形成步骤包括：
在所述金属层上形成保护层；
在所述保护层上形成第二光阻层；
曝光所述第二光阻层，形成开口，所述开口暴露所述第一类型开口上的所述保护层；
以形成所述开口后的第二光阻层为掩膜，刻蚀所述第一类型开口上的所述保护层。
6.根据权利要求1所述的半导体集成器件的制作方法，其特征在于，通过湿法刻蚀去除所述第一类型开口上的部分所述金属层。
7.根据权利要求6所述的半导体集成器件的制作方法，其特征在于，所述湿法刻蚀的刻蚀液包括稀硝酸、浓硝酸，浓盐酸或浓硫酸中的一种或几种组合。
8.根据权利要求6所述的半导体集成器件的制作方法，其特征在于，所述金属层的刻蚀速率为2.5nm/s ~4nm/s。
9.根据权利要求6所述的半导体集成器件的制作方法，其特征在于，所述第一类型开口上的所述金属层刻蚀后，所述第一类型开口上的所述金属层的剩余厚度小于所述第二类型开口之间的所述介质层上的所述金属层的厚度。
10.根据权利要求6所述的半导体集成器件的制作方法，其特征在于，所述第一类型开口上的所述金属层刻蚀后，所述第一类型开口上的所述金属层的剩余厚度大于所述第二类型开口内所述金属层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210663773.2A CN114743931B (zh) | 2022-06-14 | 2022-06-14 | 一种半导体集成器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210663773.2A CN114743931B (zh) | 2022-06-14 | 2022-06-14 | 一种半导体集成器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114743931A true CN114743931A (zh) | 2022-07-12 |
| CN114743931B CN114743931B (zh) | 2022-09-02 |
Family
ID=82287252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210663773.2A Active CN114743931B (zh) | 2022-06-14 | 2022-06-14 | 一种半导体集成器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114743931B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274594A (zh) * | 2022-09-19 | 2022-11-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN115295530A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030160326A1 (en) * | 2002-02-04 | 2003-08-28 | Uzoh Cyprian E. | Method and structure to reduce defects in integrated circuits and substrates |
| CN1551295A (zh) * | 2003-05-14 | 2004-12-01 | ��ʽ���綫֥ | 电子器件的制造方法 |
| US20040253809A1 (en) * | 2001-08-18 | 2004-12-16 | Yao Xiang Yu | Forming a semiconductor structure using a combination of planarizing methods and electropolishing |
| US20040259348A1 (en) * | 2001-02-27 | 2004-12-23 | Basol Bulent M. | Method of reducing post-CMP defectivity |
| US20050245077A1 (en) * | 2004-04-28 | 2005-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse tone mask method for post-CMP elimination of copper overburden |
| CN102969270A (zh) * | 2011-08-31 | 2013-03-13 | 上海华力微电子有限公司 | 半导体器件及其制作方法 |
| CN114420634A (zh) * | 2021-12-16 | 2022-04-29 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制备方法 |
-
2022
- 2022-06-14 CN CN202210663773.2A patent/CN114743931B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259348A1 (en) * | 2001-02-27 | 2004-12-23 | Basol Bulent M. | Method of reducing post-CMP defectivity |
| US20040253809A1 (en) * | 2001-08-18 | 2004-12-16 | Yao Xiang Yu | Forming a semiconductor structure using a combination of planarizing methods and electropolishing |
| US20030160326A1 (en) * | 2002-02-04 | 2003-08-28 | Uzoh Cyprian E. | Method and structure to reduce defects in integrated circuits and substrates |
| CN1551295A (zh) * | 2003-05-14 | 2004-12-01 | ��ʽ���綫֥ | 电子器件的制造方法 |
| US20050245077A1 (en) * | 2004-04-28 | 2005-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse tone mask method for post-CMP elimination of copper overburden |
| CN102969270A (zh) * | 2011-08-31 | 2013-03-13 | 上海华力微电子有限公司 | 半导体器件及其制作方法 |
| CN114420634A (zh) * | 2021-12-16 | 2022-04-29 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274594A (zh) * | 2022-09-19 | 2022-11-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
| CN115295530A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114743931B (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734096B2 (en) | Fine-pitch device lithography using a sacrificial hardmask | |
| US6528884B1 (en) | Conformal atomic liner layer in an integrated circuit interconnect | |
| US6744090B2 (en) | Damascene capacitor formed in metal interconnection layer | |
| US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
| US6696222B2 (en) | Dual damascene process using metal hard mask | |
| US7563710B2 (en) | Method of fabrication of interconnect structures | |
| US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
| CN114743931B (zh) | 一种半导体集成器件的制作方法 | |
| US7651942B2 (en) | Metal interconnect structure and method | |
| US8110342B2 (en) | Method for forming an opening | |
| US6187663B1 (en) | Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials | |
| US6465889B1 (en) | Silicon carbide barc in dual damascene processing | |
| CN115295530B (zh) | 一种半导体结构及其制作方法 | |
| US6406996B1 (en) | Sub-cap and method of manufacture therefor in integrated circuit capping layers | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| US6465867B1 (en) | Amorphous and gradated barrier layer for integrated circuit interconnects | |
| US6383943B1 (en) | Process for improving copper fill integrity | |
| US6531386B1 (en) | Method to fabricate dish-free copper interconnects | |
| US20120199980A1 (en) | Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures | |
| US7968456B2 (en) | Method of forming an embedded barrier layer for protection from chemical mechanical polishing process | |
| US6459155B1 (en) | Damascene processing employing low Si-SiON etch stop layer/arc | |
| US7459394B2 (en) | Methods of manufacturing semiconductor devices | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| US6501177B1 (en) | Atomic layer barrier layer for integrated circuit interconnects | |
| US6388330B1 (en) | Low dielectric constant etch stop layers in integrated circuit interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |