CN114724943A - 一种等离子体蚀刻方法及系统 - Google Patents

一种等离子体蚀刻方法及系统 Download PDF

Info

Publication number
CN114724943A
CN114724943A CN202210268674.4A CN202210268674A CN114724943A CN 114724943 A CN114724943 A CN 114724943A CN 202210268674 A CN202210268674 A CN 202210268674A CN 114724943 A CN114724943 A CN 114724943A
Authority
CN
China
Prior art keywords
etching
substrate
spectrum
stage
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210268674.4A
Other languages
English (en)
Inventor
梅晓阳
李彬彬
霍曜
李瑞评
刘聪毅
林明顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jingan Optoelectronics Co Ltd
Original Assignee
Fujian Jingan Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jingan Optoelectronics Co Ltd filed Critical Fujian Jingan Optoelectronics Co Ltd
Priority to CN202210268674.4A priority Critical patent/CN114724943A/zh
Publication of CN114724943A publication Critical patent/CN114724943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件加工技术领域，提供了一种等离子体蚀刻方法及系统，在蚀刻过程中，实时监测蚀刻腔体中光谱的变化，并且根据该光谱变化识别不同的蚀刻阶段，根据识别结果，在当前蚀刻阶段完成时自动切换至下一蚀刻阶段，由此可以灵活控制蚀刻时间并根据蚀刻阶段调整相关参数，实现蚀刻过程的精确控制。本发明的上述方法能够提高蚀刻产出的产品一致性。产品的反射率、及收敛性明显改善，并且衬底的靶心命中率也明显提升。等离子体蚀刻装置将光谱检测装置与等离子体蚀刻装置结合，通过终端实现二者的通信连接，操作简单，无额外的装置成本，易于实现。

Description

一种等离子体蚀刻方法及系统
技术领域
本发明涉及半导体器件加工技术领域，特别涉及一种等离子体蚀刻方法及系统。
背景技术
半导体器件加工中，蚀刻是必不可少的处理过程。其中干法蚀刻。例如ICP(Inductively Coupled Plasma，电感耦合等离子体)蚀刻是一种重要的蚀刻手段。尤其对衬底的蚀刻，ICP蚀刻显得尤为重要。例如对蓝宝石衬底的蚀刻过程，通常包括ME(mainetch，主蚀刻)和OE(Over Etch，过蚀刻)，整个蚀刻过程为：设置好整体ICP蚀刻程序，包括时间，功率(ME+OE)；作业中，按照设置的固定程序进行蚀刻，完成蚀刻作业。
上述蚀刻过程整体上执行一线设定好的蚀刻程序，例如蚀刻时间、蚀刻功率都是预先设定好的，但是在蚀刻过程中无法识别不同的蚀刻阶段，难以精确地更换不同的蚀刻程度，这就导致不同蚀刻过程产出的产品的一致性较差。
发明内容
鉴于现有技术中蚀刻过程存在的不足及缺陷，本发明提供一种等离子体蚀刻方法及系统。本发明采用光谱检测装置与蚀刻装置相结合的方式，在蚀刻过程中实时监测蚀刻腔室内的光谱变化，根据光谱变化识别判断不同的蚀刻阶段，由此可以准确判断并切换蚀刻阶段，保证不同蚀刻过程的产出的产品一致性。
根据本发明的一个实施例，提供一种等离子体蚀刻方法，其特征在于，包括如下步骤：
将待蚀刻的衬底置于蚀刻腔体中进行蚀刻；
在蚀刻过程中，探测所述蚀刻腔体中的光谱；
根据所述光谱的变化判断不同的蚀刻阶段；
根据蚀刻阶段的判断结果调整蚀刻过程。
可选地，将待蚀刻的衬底置于蚀刻腔体中进行蚀刻之前还包括：预先设定好不同的蚀刻程序，不同蚀刻程序对应不同的蚀刻阶段。
可选地，待蚀刻的所述衬底为单一衬底或复合衬底。
可选地，当所述衬底为单一衬底时，根据蚀刻阶段的判断结果调整蚀刻过程包括：根据所述光谱判断当前蚀刻阶段结束后，自动切换至下一蚀刻程序。
可选地，当所述衬底为复合衬底时，根据蚀刻阶段的判断结果调整蚀刻过程包括：根据所述光谱判断当前材料层蚀刻完成，自动切换至下一材料层的蚀刻。
可选地，根据蚀刻阶段的判断结果调整蚀刻过程还包括：根据所述判断结果调节当前蚀刻阶段的蚀刻参数和/或控制当前蚀刻阶段的蚀刻时间。
可选地，所述等离子体蚀刻方法还包括：根据所述光谱判断每一蚀刻阶段的蚀刻时间。
根据本发明的另一实施例，提供一种用于执行本发明所的等离子体蚀刻方法的等离子体蚀刻系统，该蚀刻系统包括等离子蚀刻装置、光谱检测装置及终端，
所述等离子体蚀刻装置包括蚀刻腔室，所述蚀刻腔室用于放置待蚀刻的衬底，所述蚀刻腔室包括透光窗口，以向所述蚀刻腔室外辐射光谱；
所述光谱检测装置包括：
探测器，所述探测器在所述透光窗口处探测所述蚀刻腔室内蚀刻衬底产生的离子的光谱；
转换器，与所述探测器连接并将所述探测器探测的光谱信息转换为波长数据；
所述终端分别与所述光谱检测装置及所述蚀刻装置连接，用于根据所述波长数据形成光谱图，根据所述光谱图判断蚀刻阶段，并将判断结果反馈至所述蚀刻装置；
可选地，所述终端还设置为根据所述判断结果调整蚀刻过程。
如上所述，本发明的等离子体蚀刻方法及系统，具有以下有益效果：
本发明所述的等离子体蚀刻方法，在蚀刻过程中，实时监测蚀刻腔体中光谱的变化，并且根据该光谱变化识别不同的蚀刻阶段，根据识别结果，在当前蚀刻阶段完成时自动切换至下一蚀刻阶段，由此可以灵活控制蚀刻时间并根据蚀刻阶段调整相关参数，实现蚀刻过程的精确控制。本发明的上述方法能够提高蚀刻产出的产品一致性。产品的反射率、及收敛性明显改善，并且衬底的靶心命中率也明显提升。
本发明的等离子体蚀刻装置将光谱检测装置与等离子体蚀刻装置结合，通过终端实现二者的通信连接，操作简单，无额外的装置成本，易于实现。
附图说明
图1显示为本发明实施例一提供的等离子体蚀刻方法的流程示意图。
图2a显示为示例1中蚀刻之前形成有光刻胶层的蓝宝石衬底的示意图。
图2b显示为第一阶段蚀刻完成后蓝宝石衬底的结构示意图。
图2c显示为第二阶段蚀刻完成后蓝宝石衬底的结构示意图。
图2d显示为第三阶段蚀刻完成后蓝宝石衬底的结构示意图。
图2e显示为实施例一的示例1中单一衬底蚀刻过程中检测到的光谱图。
图3显示为实施例一的示例2中复合衬底蚀刻过程中检测到的光谱图。
图4显示为采用实施例一的方法生产的衬底与现有技术的方法生产的衬底的反射率分布对比图。
图5显示为采用实施例一的方法生产的衬底与现有技术的方法生产的衬底的深度分布对比图。
图6显示为本发明实施例二提供的等离子体蚀刻系统的示意图。
元件标号说明
110 蚀刻腔室 122 转换器
111 支撑座 130 终端
112 透光窗口 200 蓝宝石衬底
121 探测器 201 微型图形
300 光刻胶
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例一
本实施例提供一种等离子体蚀刻方法，如图1所示，该方法包括以下步骤：
S101：将待蚀刻的衬底置于蚀刻腔体中进行蚀刻；
本实施例中，上述待蚀刻的衬底可以是任意类型的衬底，例如硅晶圆、蓝宝石衬底、碳化硅衬底等，上述衬底可以是未形成任何器件层的单一衬底，也可以是形成有器件层或其他异质层的复合衬底。采用干法蚀刻法，例如感应耦合等离子体蚀刻法，对衬底进行蚀刻。上述蚀刻腔室为等离子体蚀刻腔室，蚀刻腔室中设置有放置待蚀刻衬底的承载台，以及上电极、ICP射频单元、RF射频单元、下电极系统、控温系统等组成。由供气系统向蚀刻腔体输送各种蚀刻气体，通过压力控制器(PC)和质量流量控制器(MFC)精准的控制气体的流速和流量。蚀刻气体与衬底材料反应，实现对衬底的蚀刻。
对衬底进行蚀刻之前，在蚀刻机台上预先设定好不同的蚀刻程序，不同蚀刻程序对应不同的蚀刻阶段。
S102：在蚀刻过程中，探测所述蚀刻腔体中的光谱；
衬底蚀刻过程中，蚀刻气体与衬底反应会生成新的物质，由于不同物质对应的光谱波长不一样。因此，在蚀刻过程中，根据蚀刻的衬底的物质变化，可以产生不同的离子，也就会长生不同波长的光谱。因此，通过探测蚀刻腔室内光谱的变化便可以判断蚀刻的阶段。
S103：根据所述光谱的变化判断不同的蚀刻阶段；
对于单一衬底，为了在衬底上形成预期的图形，需要在衬底上形成光刻胶、掩模层等与衬底异质的材料层。因此在蚀刻衬底时，会因为不同蚀刻阶段蚀刻不同的物质或者相同物质的蚀刻量不同而出现光谱的变化。上述光谱的变化最终以光谱图的形式呈现，根据光谱图中曲线的变化可以判断蚀刻过程的不同蚀刻阶段。
对于复合衬底，即衬底上形成有不同材料层，例如器件层等。蚀刻不同材料时，被轰击出的离子不同，因此产生的光谱会不同，并且同一层材料随着蚀刻时间增加，离子浓度增大光谱信号增强，当该离子对应的光谱减弱时说明该离子不再被轰击出，也就说明了这一材料层蚀刻结束。不同离子对应的光谱不同，因此可以根据光谱的变化判断蚀刻的材料层的变化。
S104：根据蚀刻阶段的判断结果调整蚀刻过程。
根据蚀刻过程中形成的上述光谱图，可以判断蚀刻阶段的开始时刻及结束时刻，由此可以获得每一个蚀刻阶段的时刻时间。根据光谱图判断出当前蚀刻阶段结束即将进行下一蚀刻阶段时，可以根据下一蚀刻阶段所蚀刻的材料类型及蚀刻深度等的不同，设置蚀刻参数进行下一阶段的蚀刻。或者根据光谱图判断出当前蚀刻阶段结束即将进行下一蚀刻阶段时，根据预设的蚀刻程序对当前材料层进行蚀刻。
下面通过示例1和示例2对单一衬底和复合衬底的蚀刻过程进行举例说明。
示例1
本示例中，对单一衬底进行不同阶段的蚀刻。本示例中，以形成图形化的蓝宝石衬底为例，分别对衬底进行三个阶段的蚀刻。本示例中，蓝宝石衬底上方形成有一层光刻胶层及掩模层，以在掩模层遮挡下，蚀刻光刻胶层并继续蚀刻蓝宝石衬底，以在蓝宝石衬底上形成预定的形貌，最终形成图形化的蓝宝石衬底。如图2a所示，蚀刻开始之前，蓝宝石衬底200上方形成有光刻胶层300，上述蚀刻过程大概包括以下三个阶段：1、如图2b所示，光刻胶已蚀刻大半，蓝宝石裸露面积＞光刻胶面积，且图形形貌变为梯形形貌；2、如图2c所示，光刻胶基本蚀刻完成，图形形貌变尖锐或者存在一定小平台；3、如图2d所示，进行图形形貌(例如图形顶部和侧面形貌)和高度修饰，确保在所要求的规格范围内，最终在蓝宝石衬底200上方形成图2d所示的微型图形201。在蚀刻机台上预设对应上述三个阶段的三个蚀刻程度：程序1、程序2及程序3。在单一衬底蚀刻过程中检测到的光谱图如图2e所示，首先，开始程序1对衬底进行第一蚀刻阶段的蚀刻，在1593s时，通过光谱图可以判断第一蚀刻阶段结束。此时蚀刻机台自动切换至程序2，对衬底进行第二蚀刻阶段的蚀刻，同时检测光谱图。如图2e所示，第二蚀刻阶段在2280s结束。第二蚀刻阶段结束后，蚀刻机台自动切换至程序3，进行第三蚀刻阶段的蚀刻，并检测蚀刻过程的光谱图。由图2e的光谱图可以判断在2739s，第三蚀刻阶段结束，整个蚀刻过程结束。
通过上述图2e各蚀刻阶段的开始及结束时间，可以得到各蚀刻阶段以及整个蚀刻过程的蚀刻时间。
示例2
本示例中，对复合衬底进行不同材料层的蚀刻。
本实施例中以形成有不同半导体层的衬底为例，分别蚀刻不同的材料层。当蚀刻其中一材料层时，如图3所示，图中0～300s时间段为当前材料层蚀刻开始阶段。由于蚀刻开始时蚀刻不稳定，检测到的光谱信号也就不稳定，为了消除该不稳定阶段对光谱信号分析的影响，在本示例中，将0～300s作为蚀刻开始阶段，不进行光谱信号分析。300s之后，光谱信号稳定，此时开始进行光谱信号分析。由图3可以看出，自300s开始，光谱信号趋于平稳，自700s左右开始，光谱信号增强，这说明，当前材料层被大量蚀刻，自1234s开始，光谱信号出现达到最高点，并开始减弱，自此时刻，识别该材料层的蚀刻结束。为了保证蚀刻充分，通常进行过蚀刻，过蚀刻的时间比例可以根据实际进行设定。例如在本示例中，将过蚀刻的时间比例设置为12.5％，即过蚀刻时间为蚀刻时长的12.5％。如图3所示，本示例中，过蚀刻的时间为1234s*12.5％＝154s。此时，可以根据蚀刻时间及过蚀刻时间确定当前材料层的蚀刻时间为：1234s+154s＝1388s。可以理解的是，上述过蚀刻的时间比例可以根据实际蚀刻的需要进行设定，由此根据设定的过蚀刻时间比，可以精确地控制过蚀刻的时间，控制过蚀刻的程度。
如上所述，在复合衬底蚀刻中，可以通过光谱变化精确地控制每一个蚀刻阶段或者每一材料层的蚀刻时间，控制材料层的过蚀刻程度，实现蚀刻过程的精确控制。
为了验证本申请的蚀刻方法生成的衬底的质量，对本实施例生产的衬底(自动识别控制)和采用现有技术的普通蚀刻方法生产的衬底(非自动识别控制)进行反射率和深度分布进行对比。如图4所示，为两组衬底的反射率分布对比图。由图4可知，采用本实施例的方法生产的衬底相对于现有技术的方法生产的衬底其反射率收敛性更高，反射率靶心命中率更高。如图5所示，为两组衬底的深度分布对比图。由图5可以看出，相对于现有技术的方法，本实施例的方法生产的衬底的深度收敛性增加，高度命中率增加。
实施例二
本实施例提供一种等离子体蚀刻系统，如图6所示，该等离子体蚀刻系统包括等离子体蚀刻装置、光谱检测装置及终端。该等离子体蚀刻系统用于实施本申请实施例一提供的等离子体蚀刻方法。
如图6所示，等离子体蚀刻装置包括蚀刻腔室110，蚀刻腔室110设置有用于放置待蚀刻的衬底的承载台111。该蚀刻腔室还包括透光窗口112，蚀刻过程中，通过透光窗口112可以向蚀刻腔室外辐射蚀刻衬底产生的离子的光谱。
同样参照图6，光谱检测装置包括探测器121，该探测器121设置在蚀刻腔室的透光窗口112处，以通过透光窗口探测蚀刻腔室内辐射出的光谱。光谱检测装置还包括转换器122，该转换器122与探测器121连接，例如经数据线连接。转换器122接收探测器121探测到的光谱信息并将该光谱信息转换为波长数据。
仍然参照图6，等离子体蚀刻系统还包括终端130，该终端130分别与转换器122和等离子蚀刻装置连接。将转换器122转换的波长信息生成光谱图并进行显示以便于根据光谱图进行蚀刻过程的判断。终端130与等离子蚀刻装置连接，将蚀刻过程的判断结构反馈至等离子蚀刻装置，以便于根据判断结构对蚀刻过程进行调整。
上述等离子体蚀刻装置与光谱检测装置结合，实现衬底蚀刻过程中被轰击的离子的光谱的实时检测，并可根据光谱图判断蚀刻过程，根据判断结果可以实时调整蚀刻过程，使得蚀刻过程更加精确，提高衬底的加工质量及良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种等离子体蚀刻方法，其特征在于，包括如下步骤：
将待蚀刻的衬底置于蚀刻腔体中进行蚀刻；
在蚀刻过程中，探测所述蚀刻腔体中的光谱；
根据所述光谱的变化判断不同的蚀刻阶段；
根据蚀刻阶段的判断结果调整蚀刻过程。
2.根据权利要求1所述的等离子体蚀刻方法，其特征在于，将待蚀刻的衬底置于蚀刻腔体中进行蚀刻之前还包括：预先设定好不同的蚀刻程序，不同蚀刻程序对应不同的蚀刻阶段。
3.根据权利要求1所述的等离子体蚀刻方法，其特征在于，待蚀刻的所述衬底为单一衬底或复合衬底。
4.根据权利要求3所述的等离子体蚀刻方法，其特征在于，当所述衬底为单一衬底时，根据蚀刻阶段的判断结果调整蚀刻过程包括：根据所述光谱判断当前蚀刻阶段结束后，自动切换至下一蚀刻程序。
5.根据权利要求3所述的等离子体蚀刻方法，其特征在于，当所述衬底为复合衬底时，根据蚀刻阶段的判断结果调整蚀刻过程包括：根据所述光谱判断当前材料层蚀刻完成，自动切换至下一材料层的蚀刻。
6.根据权利要求1所述的等离子体蚀刻方法，其特征在于，根据蚀刻阶段的判断结果调整蚀刻过程还包括：根据所述判断结果调节当前蚀刻阶段的蚀刻参数和/或控制当前蚀刻阶段的蚀刻时间。
7.根据权利要求1所述的等离子体蚀刻方法，其特征在于，还包括：根据所述光谱判断每一蚀刻阶段的蚀刻时间。
8.一种用于执行权利要求1～7中任意一项所述的等离子体蚀刻方法的等离子体蚀刻系统，其特征在于，包括等离子蚀刻装置、光谱检测装置及终端，
所述等离子体蚀刻装置包括蚀刻腔室，所述蚀刻腔室用于放置待蚀刻的衬底，所述蚀刻腔室包括透光窗口，以向所述蚀刻腔室外辐射光谱；
所述光谱检测装置包括：
探测器，所述探测器在所述透光窗口处探测所述蚀刻腔室内蚀刻衬底产生的离子的光谱；
转换器，与所述探测器连接并将所述探测器探测的光谱信息转换为波长数据；
所述终端分别与所述光谱检测装置及所述蚀刻装置连接，用于根据所述波长数据形成光谱图，根据所述光谱图判断蚀刻阶段，并将判断结果反馈至所述蚀刻装置。
9.根据权利要求8所述的等离子体蚀刻系统，其特征在于，所述终端还设置为根据所述判断结果调整蚀刻过程。
CN202210268674.4A 2022-03-18 2022-03-18 一种等离子体蚀刻方法及系统 Pending CN114724943A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210268674.4A CN114724943A (zh) 2022-03-18 2022-03-18 一种等离子体蚀刻方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210268674.4A CN114724943A (zh) 2022-03-18 2022-03-18 一种等离子体蚀刻方法及系统

Publications (1)

Publication Number Publication Date
CN114724943A true CN114724943A (zh) 2022-07-08

Family

ID=82238142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210268674.4A Pending CN114724943A (zh) 2022-03-18 2022-03-18 一种等离子体蚀刻方法及系统

Country Status (1)

Country Link
CN (1) CN114724943A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936425A (zh) * 2024-01-26 2024-04-26 苏州恩腾半导体科技有限公司 一种精确刻蚀和去除薄膜的蚀刻装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936425A (zh) * 2024-01-26 2024-04-26 苏州恩腾半导体科技有限公司 一种精确刻蚀和去除薄膜的蚀刻装置和方法
CN117936425B (zh) * 2024-01-26 2024-07-02 苏州恩腾半导体科技有限公司 一种精确刻蚀和去除薄膜的蚀刻装置和方法

Similar Documents

Publication Publication Date Title
EP1543547B1 (en) Method for controlling etch depth
KR100190418B1 (ko) 건식 에칭 장치 및 방법
KR101408456B1 (ko) 다중-구역 종료점 검출기
US6916396B2 (en) Etching system and etching method
EP1918979A2 (en) Etching oxide with high selectivity to titanium nitride
EP1918969A1 (en) Mask etch plasma reactor with backside optical sensors and multiple frequency control of etch distribution
JPH0528895B2 (zh)
US20180269118A1 (en) Etching method and plasma processing apparatus
KR20070094528A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100768580B1 (ko) 식각 공정 툴에 의해 반도체 웨이퍼를 식각하는 방법 및 시스템과 이에 사용되는 프로그램 저장 장치
CN1998069A (zh) 利用v－i探针识别的等离子体蚀刻终点检测方法
KR20010075467A (ko) 플라즈마 에칭 공정의 정확도를 개선시키기 위한 방법 및장치
US20040077163A1 (en) Method for STI etching using endpoint detection
US4528438A (en) End point control in plasma etching
CN114724943A (zh) 一种等离子体蚀刻方法及系统
US8017526B2 (en) Gate profile control through effective frequency of dual HF/VHF sources in a plasma etch process
JPH10335309A (ja) プラズマ処理システム
US20130071955A1 (en) Plasma etching method
CN114121642A (zh) 实时调节通孔刻蚀形貌的刻蚀方法及半导体刻蚀设备
CN102365392A (zh) 等离子体蚀刻方法
JP2000021854A (ja) 半導体製造条件設定方法、半導体製造条件設定装置、この装置を用いた半導体製造装置、及びこの半導体製造装置により製造された半導体基板
KR20020060817A (ko) 플라즈마 공정 제어 장치 및 그 방법
JP4042208B2 (ja) プラズマ処理方法及びその装置
JPH0766173A (ja) プラズマ処理方法
JPH05347279A (ja) プラズマエッチング方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination