CN114721933A - 数字数据的基于硬件的混淆 - Google Patents

数字数据的基于硬件的混淆 Download PDF

Info

Publication number
CN114721933A
CN114721933A CN202111582192.8A CN202111582192A CN114721933A CN 114721933 A CN114721933 A CN 114721933A CN 202111582192 A CN202111582192 A CN 202111582192A CN 114721933 A CN114721933 A CN 114721933A
Authority
CN
China
Prior art keywords
tdrs
tdr
bits
secret information
information bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111582192.8A
Other languages
English (en)
Inventor
A·D·克龙
A·伊莱亚斯
B·C·S·雷迪
M·博扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN114721933A publication Critical patent/CN114721933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/14—Protecting executable software against software analysis or reverse engineering, e.g. by obfuscation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开的一些方面涉及实现数字数据的基于硬件的混淆。例如，本公开的一些方面涉及一种方法，该方法包括执行捕获操作，该捕获操作将多个主输入(PI)位加载到多个测试数据寄存器(TDR)的对应的移位寄存器中，多个测试数据寄存器被部署在一个或多个数字半导体装置上并且被配置为存储多个秘密信息位。该方法还包括对多个TDR执行一系列移位操作以获得多个输出位。该方法还包括：由认证处理器对多个输出位应用导出函数，以提取多个秘密信息位，从而认证一个或多个数字半导体装置。

Description

数字数据的基于硬件的混淆
相关申请
本申请要求于2020年12月22日提交的且标题为“HARDWARE-BASED OBFUSCATIONOF DIGITAL DATA”的美国临时专利申请号63/129,354的权益，并且上述申请以其整体并入本文中。
政府许可权利
本发明是在由美国(U.S.)国防高级研究计划局(DARPA)授予的合同号HR0011-20-9-0043的政府支持下进行的。美国政府对本发明具有某些权利。
技术领域
本公开总体上涉及电子设计自动化(EDA)系统。特别地，本公开涉及用于在硬件中提供数字信息的混淆(obfuscation)的系统和方法。
背景技术
硬件制造商可以将秘密信息(诸如对称加密密钥或用于密码密钥生成器的种子)嵌入到片上系统(SoC)架构中。这些秘密可以用于测试或验证SoC到(诸如在制造现场的)一个或多个外部装置的真实性。这样的测试或验证可以在SOC制造之后并且在制造现场的任何提供之前被完成。例如，这些秘密可以是可以用在协议中的一个或多个密钥材料，以利用制造现场的硬件安全模块(HSM)进行认证。该协议(连同秘密一起)可以用于建立SoC和HSM能够执行提供过程中的后续步骤的证据。
隐藏或混淆这些秘密对于大多数制造商而言是挑战。为了保持较高级别的安全性，混淆方法通常被视为机密的和专有的。
发明内容
本公开的一些方面涉及一种用于实现数字数据的基于硬件的混淆的方法。例如，本公开的一些方面包括：执行捕获操作，该捕获操作将多个主输入(PI)位加载到多个测试数据寄存器(TDR)的对应的移位寄存器中，多个测试数据寄存器被部署在一个或多个数字半导体装置上并且被配置为存储多个秘密信息位。该方法还包括对多个TDR执行一系列移位操作以获得多个输出位。该方法还包括：由认证处理器对多个输出位应用导出函数，以提取多个秘密信息位，从而认证一个或多个数字半导体装置。
根据一些方面，多个TDR中的第一TDR的PI端口至少部分地基于多个秘密信息位被设置为逻辑高或逻辑低。根据一些方面，多个TDR中的第一TDR的PI端口和主输出(PO)端口被连接到数字逻辑门网络。根据一些方面，导出函数至少部分地基于数字逻辑门网络。根据一些方面，应用导出函数包括使用位映射列表来对多个输出位重新排序。根据一些方面，位映射列表至少部分地基于多个TDR的地址。根据一些方面，多个秘密信息位是密码密钥或用于密码密钥生成器的种子。
本公开的一些方面涉及一种用于实现数字数据的基于硬件的混淆的系统。例如，本公开的一些方面涉及一种存储指令的存储器，以及与存储器耦合并执行指令的至少一个处理器。根据一些方面，指令在被执行时使至少一个处理器执行捕获操作，该捕获操作将多个主输入(PI)位加载到多个测试数据寄存器(TDR)的对应的移位寄存器中，多个测试数据寄存器被部署在一个或多个数字半导体装置上并且被配置为存储多个秘密信息位。根据一些方面，指令在被执行时还使处理器对多个TDR执行一系列移位操作，以获得多个输出位。根据一些方面，指令在被执行时还使处理器对多个输出位应用导出函数以提取多个秘密信息。
本公开的一些方面涉及一种包括被存储的指令的非暂态计算机可读介质，指令在由处理器执行时使处理器执行捕获操作，该捕获操作将多个主输入(PI)位加载到多个测试数据寄存器(TDR)的对应的移位寄存器中，多个测试数据寄存器被部署在一个或多个数字半导体装置上并且被配置为存储多个秘密信息位。根据一些方面，指令在被执行时使处理器对从多个TDR获得的多个输出位应用导出函数，以提取多个秘密信息位，从而认证一个或多个数字半导体装置。
本发明内容不试图提供任何特定创新、实施例或示例的完整意义，如其可以在商业中使用的。另外，本发明内容并不旨在表示创新、实施例或示例的关键或重要元素，或限制本公开的主题的范围。在本公开中发现的创新、实施例和/或示例不是全包含性的，而是描述了本主题的基本意义。因此，本发明内容的一个用途是下面给出的具体实施方式的序言。
附图说明
根据下面给出的详细描述和本公开的实施例的附图，将更全面地理解本公开。附图用于提供对本公开的实施例的知识和理解，并且不将本公开的范围限制于这些特定实施例。此外，附图并不一定按比例绘制。
图1示出了根据一些方面的示例性测试数据寄存器(TDR)位。
图2示出了根据一些方面的提供TDR的主输入(PI)的示例性方法。
图3示出了根据一些方面的半导体装置的测试基础结构中的寄存器的示例性拓扑。
图4示出了根据一些方面的被连接到测试网络接入基础结构的电子系统的多个部件。
图5示出了根据一些方面的用于执行数字数据的基于硬件的混淆的示例方法。
图6描绘了本公开的实施例可以在其中操作的示例计算机系统的图。
图7描绘了根据本公开的一些实施例的在集成电路的设计和制造期间使用的各种过程的流程图。
具体实施方式
本公开的各个方面涉及数字数据的基于硬件的混淆。
需要使用和隐藏存储在硬件装置(例如，数字电路装置)中的密码密钥，以便在装置与其外部安全基础结构之间建立信任。在一些实施例中，未提供的片上系统(SoC)(例如，紧接在制造之后的尚未被验证或认证的SoC)可以与外部装置建立某种程度的信任，诸如经由某种形式的认证/验证。这样做的一种方式是隐藏SoC中的密钥材料，其可以使用与诸如HSM之类的外部装置的协议来测试，从而避免依赖第三方信任源。
本公开提供了使用多层方法在数字电路装置中(诸如在半导体装置内)混淆或隐藏密钥、密钥集或其他秘密数据的自动化手段。
根据一些方面，秘密信息的位可以被隐藏在测试数据寄存器(TDR)的捕获值中。参见例如联合测试行动组(JTAG)、电气与电子工程师协会(IEEE)标准IEEE 1149.1-2013、图9至图6(PI输入)。例如，这些输入可以在一些TDR中未使用，从而允许电路设计者或工程师将这些数字输入中的任何数字输入设置为恒定值，例如逻辑1或逻辑0，而不影响主电路设计。
根据一些方面，隐藏秘密信息位可以被放置在装置(例如，SoC、半导体装置、多芯片模块(MCM)、集成电路(IC)或其它数字装置)周围的各种物理位置中。隐藏信息位可以被集成到给定电路布局板上随机配置的固定值逻辑云中。这样的逻辑云也可以在布局过程期间散布在多个物理位置周围，这可以使得逻辑云在诸如分层(delamination)的反向工程过程之后更难以被标识或暴露。其他未使用的捕获值可以以混淆有用和非有用的电路元件的方式被随机化。由认证客户端处理位的顺序也可以保密。
本公开的实施例提供了防止可能允许攻击者获得对私有密码密钥信息的未授权访问的、基于硬件的攻击(例如，分层或其他侧信道攻击)的技术优点。这里的实施例还提供了如下技术优点：使用SOC测试基础结构设施在SoC中隐藏秘密密钥位，从而使得难以对电路进行反向工程以暴露SoC上的秘密位。本文的实施例还提供了如下技术优点：在SoC中随机隐藏秘密密钥位，使得使用该方法的不同SoC将生成用于隐藏位的不同模式，从而减轻在反向工程尝试期间破坏对应于单个SoC的密钥导致对应于所有其他SoC的密钥被泄露的情况。
图1示出了根据一些方面的示例性测试数据寄存器(TDR)位。TDR 102包括移位寄存器104和更新寄存器106。根据一些方面，移位寄存器104和更新寄存器106是数字触发器(例如，D型触发器)。根据一些方面，测试数据寄存器TDR 102符合JTAG IEEE1149.1-2013标准规范。图1中命名的信号与用于这些类型的寄存器的、如在本文别处引用和描述的IEEE1149.1中定义的命名约定一致。测试数据寄存器TDR具有三种操作模式：捕获模式、移位模式和更新模式。根据一些方面，在捕获模式期间，主输入(PI)108可以被路由到移位寄存器104。在时钟数据寄存器(DR)信号的上升沿，PI 108的值可以被捕获到移位寄存器104中，并且先前存储在移位寄存器中的值可以被移出作为扫描输出(SO)122输出。
根据一些方面，在移位模式期间，可以传递SO 122以扫描下一个TDR位的(SI)输入110。在更新模式期间，在更新数据寄存器(DR)116信号的上升沿，存储在更新寄存器106中的值可以被传递到主输出(PO)124，并且移位寄存器104的SO 122的值可以被存储在更新寄存器106中。
根据一些方面，在上电复位120信号可以被断言和解除断言，以清除更新寄存器106。此后，PO 124可以用于形成半导体装置上的另一TDR或TDR 102的PI输入。指令118可以充当触发移位寄存器104和更新寄存器106的开关。时钟DR 114可以触发移位寄存器104，并且当指令118被设置为逻辑高时，更新DR 116可以触发更新寄存器106。此外，时钟DR 114不能触发移位寄存器104，并且当指令118被设置为逻辑低时，更新DR 116不能触发更新寄存器106。
由于电子设计自动化(EDA)应用(诸如设计测试(DFT)系统)使用TDR的性质，可以很少使用捕获模式和捕获值或观察到的值。然而，移位寄存器104处的捕获事件仍然可以发生，但是在一些情况下，没有电路装置可以对事件做出响应，或者静态值可以被捕获在TDR的移位元件中，或者值可以在该事件期间保持状态，或者可以进行DFT观察以帮助调试TDR电路本身中的故障，仅举几个非限制性示例。本系统可以利用这样的观察点来混淆或隐藏秘密信息，诸如密码密钥或用于密码密钥生成器的种子。此外，在示例用例中，可以在给定装置中隐藏诸如对称密钥(例如，高级加密标准(AES))或非对称私钥(例如，椭圆曲线密码)之类的私钥，以便开始在给定装置与其(内部和外部的)安全基础结构之间建立信任。
根据一些方面，TDR位的更新寄存器可以在上电时或者在测试接入端口(TAP)复位的断言时复位。如果在TDR中没有提供更新寄存器，如对于某些实现方式的情况有时是这样，那么移位寄存器104可以直接从其Q输出复位和驱动PO。
图2示出了根据一些方面的提供TDR的PI输入的示例性方法。TDR的PI 108可以被设置为逻辑高或逻辑低。根据一些方面，数字半导体装置可以包含多个TDR，并且TDR的子集可以被改变用途(repurpose)以混淆或隐藏秘密信息。根据预定方案，可以将半导体装置上的TDR的子集的PI值设置为逻辑高或逻辑低。
根据一些方面，可以从逻辑云(密钥云202)获得PI值。图2示出了具有从密钥云202导出的PI输入的TDR 204至212，并且TDR的主输出(PO)被输入回到密钥云214。根据一些方面，密钥云214可以包括各种数字逻辑门(例如，NAND门和NOR门，诸如214至220)。因此，密钥云202可以是数字逻辑门网络。根据一些方面，密钥云202可以是预定义电路，使得给定被输入到密钥云202中的PO值和密钥云202的结构，可以确定被输出的PI的值。根据一些方面，密钥云214可以是TDR 204至212被部署在其上的半导体装置的子部件。根据一些方面，密钥云214可以是被部署在具有TDR204至212的数字半导体装置上的数字逻辑门网络。在密钥云202中，TDR的PO和信号值(例如，逻辑高“1”)可以被输入到数字逻辑门，以生成下一个PI值。所生成的下一个PI值随后可以用于驱动另一个TDR的主输入。例如，可以使用数字门216将TDR 4 204的PO与逻辑高电平组合以生成可以被输入到TDR3 206的PI。
根据一些方面，可以选择半导体装置上的TDR的子集(例如，TDR 204至212)以用于隐藏秘密信息位。每个TDR可以存储单个信息位。TDR的子集可以由执行一系列操作(例如，捕获、移位和更新)的安全引擎或认证处理器来驱动，以访问存储在TDR的子集中的信息位。根据一些方面，驱动TDR的子集的安全引擎或认证处理器可以对应于IEEE标准1149.1、1500或1687中定义的测试基础结构的部件。TDR的子集可以串联连接，使得TDR 204的SO连接到TDR 206的SI，TDR 206的SO连接到TDR 208的SI，TDR 208的SO连接到TDR 210的SI，并且TDR210的SO连接到TDR 212的SI。根据一些方面，可以将TDR的子集中的每个TDR的PI输入设置为逻辑高或逻辑低。根据一些方面，TDR的子集中的每个TDR的PI输入可以来源于密钥云202。根据一些方面，可以在TDR的子集上执行捕获操作，以将每个TDR的PI输入加载到相应TDR的移位寄存器中。随后，可以对TDR执行一系列移位操作以扫描输出存储在TDR的子集中的位。
图3示出了根据一些方面的半导体装置(例如，启用JTAG的装置)的测试基础结构中的寄存器的拓扑。此外，图3示出了对包含一些秘密信息位的特定TDR位的访问可以被驱动地址解码到感兴趣的TDR的安全策略位阻止访问。图3的背景涉及在SoC的核心中发现的接入架构的实施例，其遵守用于嵌入式核心测试(SECT)的IEEE1500标准，例如，具有一些修改。
数据可以沿着从包装器串行输入(WSI)318到包装器串行输出(WSO)326的路径通过IEEE 1500 SECT核心被串行扫描。在典型应用中，当在多路复用器328处断言SelectWIR320信号时，可以将地址加载到包装器指令寄存器(WIR)316中。WIR 316然后可以选择数据寄存器以在SelectWIR被解除断言时进行扫描。在一些用例中，可以不存在解码器块。WIR316可以选择要被寻址的寄存器(例如，寄存器302至314)。例如，当值“0000”被加载到WIR316中时，然后可以在多路复用器330处选择WBY寄存器314。根据一些方面，逻辑云332的解码器从WIR 316馈送地址，其中附加信令来自测试网络接入基础结构的安全策略生成器。此策略的位可以包含来自SoC的电熔丝(eFuse)322的输出(例如，电熔丝的“Bit0”和“Bit1”)和来自安全引擎或引导处理器324的控制信号(“Secure”)，仅举几个非限制性实例。根据一些方面，电熔丝322可以是控制电源的接通和关断的集成电路，并且引导处理器可以是执行诸如高级统一引导加载器(GRUB)或Linux加载器(LILO)的引导加载程序的集成电路。根据一些方面，可以阻止对保持秘密值或位的特定寄存器的访问，从而挂起来自SoC的策略引擎的一些授权方案。根据一些方面，策略引擎可以在半导体装置上被实现为测试网络接入基础结构安全引擎408的一部分。另外，根据一些实施例，寄存器302至314的实现可以包括至少一个线性反馈移位寄存器(LFSR)。在另一实施方案中，LFSR可以由伪随机数生成器(PRNG)或密码原语(诸如，流密码或散列函数)替代。
图4示出了根据一些方面的被连接到测试网络接入基础结构的电子系统的多个部件。部件U1 402和U2 404可以是不同的层级模块、多芯片模块中的芯片或半导体装置的逻辑部分。根据一些方面，U1 402和U2 404可以包括若干TDR。每个部件上的TDR的子集可以被改变用途以混淆或隐藏秘密信息位。可以基于包括位映射列表的预定义的位顺序映射410来选择TDR的子集。例如，在U1 402中的五个TDR中，三个TDR(TDR 3、1和0)用于隐藏秘密信息位。此外，在该示例中，在U2 404中的五个TDR中，三个TDR(TDR1、2、3)用于隐藏秘密信息位。
根据一些方面，选择每个模块上的TDR的子集，并且可以基于所选择的TDR来生成位映射列表。在一些实施例中，位映射列表可以包括所选择的TDR的标识、所选择的TDR的位置、以及所选择的TDR的顺序。在一些实施例中，位映射列表410可以包括所选择的TDR的地址。在一些实施例中，基于作为数字逻辑门网络的密钥云202创建位映射列表。
使用图4来说明系统，根据一些方面，伴随的过程可以如下工作。
U1 402和U2 404上的所选择的TDR的子集可以(例如)在上电时进入复位状态。可以向安全引擎408提供位顺序映射410的位映射列表，基于该位顺序映射410选择U1 402和U2 404上的TDR的子集。安全引擎408可以确定可能需要访问哪些TDR来提取隐藏信息位。安全引擎408可以通过设置使安全引擎408能够命令测试网络接入基础结构406选择寄存器320至314中的一个寄存器的策略位来允许访问寄存器(例如，寄存器302至314)。选择可能需要访问测试网络接入基础结构406以将核心的WIR设置为适当的地址。时钟DR信号的断言可以触发捕获操作，借此将每个TDR的PI输入加载到相应TDR的移位寄存器中，如图1中所描述。随后，可以对TDR执行一系列移位操作以扫描输出存储在TDR的子集中的位。可将基于对应位顺序映射410的导出函数(derivation function)应用于扫描输出的位以获得隐藏信息位。根据一些方面，应用导出函数可以涉及基于位顺序映射410解扰(unscramble)扫描输出的位。根据一些方面，应用导出函数以获得隐藏信息位可以涉及删除扫描输出的位中的一个或多个位，其中删除的位可以对应于U1 402和U2 404中的未使用的TDR位。然后，安全引擎408可以改变策略位以锁定对TDR的访问。根据一些方面，安全引擎408可以继续提取位，直到提取到期望的信息位串。
图5示出了根据一些方面的用于执行数字数据的基于硬件的混淆的示例方法。可以关于图1至图4的元素描述图5。方法500可以由图6的计算机系统600执行。方法500可以使用图1中所示的TDR位来执行。方法500可以使用图2至图4中所示的半导体部件来执行。方法500不限于那些图中描绘的特定方面，并且如本领域技术人员将理解的，其它系统可以用于执行该方法。应当理解，并非所有操作都是需要的，并且操作可以不以与图5中所示相同的顺序执行。
在502处，标识位于一个或多个数字半导体装置上的TDR以混淆或隐藏秘密信息位。根据一些方面，数字半导体装置可以包含若干TDR，并且可以使用TDR的子集来隐藏信息位。基于所选择的TDR的子集，可以创建位映射列表。在一些实施例中，位映射列表可以包括所选择的TDR的地址、所选择的TDR在一个或多个半导体装置上的位置、以及所选择的TDR的顺序。在一些实施例中，位映射列表可以基于TDR的子集所连接到的逻辑门的网络。
根据一些方面，被标识用于隐藏信息位的TDR的子集可以串联连接。根据一些方面，被标识用于隐藏信息位的TDR的子集可以彼此不相邻，或者可以位于一个或多个半导体装置的不同逻辑部分上。
在504处，执行捕获操作以将TDR的子集中的每个TDR的PI输入处的信号值加载到相应的TDR的移位寄存器中。根据一些方面，可以将TDR的子集中的每个TDR的PI输入设置为逻辑高或逻辑低。根据一些方面，TDR的子集中的每个TDR的PI输入可以来源于密钥云202。根据一些方面，TDR的子集中的每个TDR的PI输入可以基于秘密信息位。
在506处，对多个TDR执行一系列移位操作以扫描输出多个输出位。在移位操作期间，移位输入(SI)112处的值可以被加载到移位寄存器104中，并且移位输出(SO)122处的值可以被传递到下一个TDR位的扫描输入(SI)输入。
在508处，由安全引擎或认证处理器对通过对TDR执行移位操作获得的多个输出位应用导出函数，以提取被隐藏在TDR中的秘密信息位。根据一些方面，安全引擎或认证处理器可以是测试网络接入基础结构的一部分。应用导出函数可以包括使用位映射列表来根据位顺序映射410对多个输出位进行重新排序或解扰。应用导出函数可以包括使用位映射列表来选择与用于隐藏秘密信息位的TDR的子集相对应的多个输出位的子集。因此，应用导出函数可以包括从多个输出位中删除一个或多个位，其中所删除的位可以对应于未使用的TDR位。根据一些方面，导出函数可以基于一个或多个密钥云电路的配置。根据一些方面，提取秘密信息位认证包含TDR的一个或多个数字半导体装置。
图6示出了计算机系统600的示例机器，在该示例机器内可以执行用于使该机器执行本文所讨论的方法中的任何一个或多个方法的一组指令。在备选实现方式中，机器可以连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其他机器。机器可以作为客户端-服务器网络环境中的服务器或客户端机器、作为对等(或分布式)网络环境中的对等机器、或者作为云计算基础结构或环境中的服务器或客户端机器来操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络装置、服务器、网络路由器、交换机或网桥、或者能够执行指定机器要采取的动作的一组指令(顺序的或其他方式)的任何机器。此外，虽然示出了单个机器，但是术语“机器”还应被理解为包括单独地或联合地执行一组(或多组)指令以执行本文所讨论的方法中的任何一个或多个方法的机器的任何集合。
示例计算机系统600包括处理装置602、主存储器604(例如，只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)之类的动态随机存取存储器(DRAM)、静态存储器606(例如，闪存、静态随机存取存储器(SRAM)等)以及数据存储装置618，它们经由总线830彼此通信。
处理装置602表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、或实现其他指令集的处理器、或实现指令集的组合的处理器。处理装置602还可以是一个或多个专用处理装置，诸如专用集成电路(ASIC)、现场可以编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602可以被配置成执行用于执行本文描述的操作和步骤的指令626。
计算机系统600还可以包括网络接口装置608，以通过网络620进行通信。计算机系统600还可以包括视频显示单元610(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入装置612(例如，键盘)、光标控制装置614(例如，鼠标)、图形处理单元622、信号生成装置616(例如，扬声器)、图形处理单元622、视频处理单元628、以及音频处理单元832。
数据存储装置618可以包括机器可读存储介质624(也称为非暂态计算机可读介质)，在该机器可读存储介质上存储有体现本文描述的方法或功能中的任何一项或多项的一组或多组指令626或软件。指令626在由计算机系统600执行期间也可以完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储介质。
在一些实现方式中，指令626包括用于实现与本公开相对应的功能的指令。虽然机器可读存储介质624在示例实现方式中被示为单个介质，但是术语“机器可读存储介质”应当被认为包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库、和/或相关联的缓存和服务器)。术语“机器可读存储介质”还应当被理解为包括能够存储或编码用于由机器执行的一组指令并且使机器和处理装置602执行本公开的方法中的任何一个或多个方法的任何介质。术语“机器可读存储介质”因此应当被理解为包括但不限于固态存储器、光学介质和磁介质。
已经根据对计算机存储器内的数据位的操作的算法和符号表示来呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地将他们工作的实质传达给本领域的其他技术人员的方式。算法可以是导致期望结果的一系列操作。这些操作是需要对物理量进行物理操作的操作。这种量可以采取能够被存储、组合、比较和以其他方式操纵的电信号或磁信号的形式。这样的信号可以被称为位、值、元素、符号、字符、项、数字等。
然而，应当记住，所有这些和类似的术语都与适当的物理量相关联，并且仅仅是应用于这些量的方便的标记。除非特别声明，否则从本公开中显而易见的是，应当理解，在整个说明书中，某些术语是指计算机系统或类似的电子计算装置的动作和处理，该动作和处理将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转换为类似地表示为计算机系统存储器或寄存器或其他这样的信息存储装置内的物理量的其他数据。
本公开还涉及用于执行本文的操作的设备。该设备可以是为预期目的而专门构造的，或者该设备可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。这样的计算机程序可以存储在计算机可读存储介质中，例如但不限于包括软盘、光盘、CD-ROM和磁光盘的任何类型的盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适于存储电子指令的任何类型的介质，各自耦合到计算机系统总线。
本文提出的算法和显示与任何特定计算机或其他设备并非本质地相关。各种其他系统可以与根据本文教导的程序一起使用，或者可以证明构造更专用的设备来执行该方法是方便的。另外，本公开不是参考任何特定编程语言来描述的。将理解的是，各种编程语言可以用于实现如本文描述的本公开的教导。
本公开可以作为计算机程序产品或软件来提供，计算机程序产品或软件可以包括存储有指令的机器可读介质，该指令可以用于对计算机系统(或其他电子装置)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光存储介质、闪存装置等。
图7示出了在诸如集成电路的制品的设计、验证和制造期间使用的过程700的示例性集合，其用于转换和验证表示集成电路的设计数据和指令。这些过程中的每个过程都可以被构造和实现为多个模块或操作。术语“EDA”表示术语“电子设计自动化”。这些过程开始于利用由设计者提供的信息创建产品构思710，该信息被转换以创建使用EDA过程712的集合的制品的信息。当设计完成时，设计被流片734，流片是指集成电路的原图(例如，几何图案)被发送到制造装置以制造掩模组，掩模组然后被用于制造集成电路。在流片之后，制造736半导体裸片，并执行封装和组装过程738以产生完成的集成电路740。
电路或电子结构的规格可以从低级晶体管材料布局到高级描述语言。高抽象级可以用于使用诸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera之类的硬件描述语言(“HDL”)来设计电路和系统。HDL描述可以被转换为逻辑级寄存器传输级(“RTL”)描述、门级描述、布局级描述或掩模级描述。作为更详细描述的每个较低抽象级向设计描述中添加更多有用的细节，例如，包含描述的模块的更多细节。作为更详细描述的较低抽象级可以由计算机生成、从设计库导出或由另一个设计自动化过程创建。用于指定更详细描述的较低抽象级语言的规范语言的示例是SPICE，其用于具有许多模拟部件的电路的详细描述。每个抽象级的描述被使能以由该层的相应工具(例如，形式验证工具)使用。设计过程可以使用图7中所描绘的顺序。能够由EDA产品(或工具)使能所描述的过程。
在系统设计714期间，指定要制造的集成电路的功能。可以针对诸如功耗、性能、面积(物理和/或代码行)以及成本降低等的期望特性来优化设计。在这个阶段，可以将设计划分为不同类型的模块或部件。
在逻辑设计和功能验证716期间，以一种或多种描述语言指定电路中的模块或部件，并且检查该规格的功能准确性。例如，可以验证电路的部件以生成与正在设计的电路或系统的规格的要求相适配的输出。功能验证可以使用模拟器和其他程序，诸如测试台生成器、静态HDL检查器和形式验证器。在一些实施例中，被称为“仿真器”或“原型系统”的部件的特殊系统被用于加速功能验证。
在用于测试的综合和设计718期间，HDL代码被转换到网表。在一些实施例中，网表可以是图结构，其中图结构的边表示电路的部件，并且其中图结构的节点表示部件如何互连。HDL代码和网表都是分级制品，该分级制品可以由EDA产品用来验证集成电路在制造时是否根据指定设计运行。可以针对目标半导体制造技术优化网表。另外，可以测试完成的集成电路以验证集成电路是否满足规格的要求。
在网表验证720期间，检查网表与时序约束的一致性以及网表与HDL代码的对应性。在设计规划722期间，构造并分析集成电路的总体布局图以用于时序和顶层布线。
在布局或物理实现724期间，进行物理放置(诸如晶体管或电容器之类的电路部件的定位)和布线(通过多个导体连接电路部件)，并且可以执行从库中选择单元以实现特定逻辑功能。如本文所使用的，术语“单元”可以指定提供布尔逻辑功能(例如，与、或、非、异或)或存储功能(诸如触发器或锁存器)的一组晶体管、其他部件和互连。如本文所使用，电路“块”可以指代两个或更多个单元。单元和电路块都可以被称为模块或部件并且被实现为物理结构和在仿真中实现。为被选择的单元(基于“标准单元”)指定参数，诸如尺寸，并且使参数在数据库中可访问以供EDA产品使用。
在分析和提取726期间，在布局级验证电路功能，这允许布局设计的精细化。在物理验证728期间，检查布局设计以确保制造约束是正确的，诸如DRC约束、电气约束、光刻约束，并且确保电路功能与HDL设计规格适配。在分辨率增强730期间，转换布局的几何形状以改进电路设计的制造方式。
在流片期间，创建数据以用于(在适当的情况下应用光刻增强之后)光刻掩模的生产。在掩模数据准备732期间，“流片”数据用于产生光刻掩模，该光刻掩模用于产生完成的集成电路。
计算机系统(诸如图6的计算机系统600)的存储子系统可以用于存储由本文描述的EDA产品中的一些或全部EDA产品使用的程序和数据结构、以及用于开发库的单元和用于使用库的物理和逻辑设计的产品。
在前述公开中，已经参考其特定示例实现方式描述了本公开的实现方式。显然可以对这些实现方式进行各种修改而不偏离如所附权利要求中阐述的本公开的实施方式的范围。在本公开以单数形式提及一些元素的情况下，在附图中可以描绘多于一个的元素，并且相同的元素用相同的数字标记。因此，本公开和附图应被认为是说明性意义的而不是限制性意义的。

Claims (20)

1.一种方法，包括：
执行捕获操作，所述捕获操作将多个主输入PI位加载到多个测试数据寄存器TDR的对应的移位寄存器中，所述多个测试数据寄存器被部署在一个或多个数字半导体装置上，并且被配置为存储多个秘密信息位；
对所述多个TDR执行一系列移位操作，以获得多个输出位；
由处理器对所述多个输出位应用导出函数，以提取所述多个秘密信息位，从而认证所述一个或多个数字半导体装置。
2.根据权利要求1所述的方法，其中所述多个TDR中的第一TDR的PI端口至少部分地基于所述多个秘密信息位被设置为逻辑高或逻辑低。
3.根据权利要求1所述的方法，其中所述多个TDR中的第一TDR的PI端口和主输出PO端口被连接到数字逻辑门网络。
4.根据权利要求3所述的方法，其中所述多个TDR中的第二TDR的PI基于所述多个TDR中的所述第一TDR的所述PO。
5.根据权利要求3所述的方法，其中所述导出函数至少部分地基于所述数字逻辑门网络。
6.根据权利要求1所述的方法，其中应用所述导出函数包括：使用位映射列表来对所述多个输出位重新排序。
7.根据权利要求5所述的方法，其中所述位映射列表至少部分地基于所述多个TDR的地址。
8.根据权利要求1所述的方法，其中所述多个秘密信息位是密码密钥或用于密码密钥生成器的种子。
9.一种系统，包括：
存储器，所述存储器存储指令；以及
至少一个处理器，所述至少一个处理器与所述存储器耦合并且用于执行所述指令，所述指令在被执行时使所述至少一个处理器：
执行捕获操作，所述捕获操作将多个主输入PI位加载到多个测试数据寄存器TDR的对应的移位寄存器中，所述多个测试数据寄存器被部署在一个或多个数字半导体装置上，并且被配置为存储多个秘密信息位；
对所述多个TDR执行一系列移位操作，以获得多个输出位；
对所述多个输出位应用导出函数，以提取所述多个秘密信息位。
10.根据权利要求8所述的系统，其中所述多个TDR中的第一TDR的PI端口至少部分地基于所述多个秘密信息位被设置为逻辑高或逻辑低。
11.根据权利要求8所述的系统，其中所述多个TDR中的第一TDR的PI端口和主输出PO端口被连接到数字逻辑门网络。
12.根据权利要求10所述的系统，其中所述导出函数至少部分地基于所述数字逻辑门网络。
13.根据权利要求8所述的系统，其中应用所述导出函数包括：使用位映射列表来对所述多个输出位重新排序。
14.根据权利要求12所述的系统，其中所述位映射至少部分地基于所述多个TDR的地址。
15.根据权利要求8所述的系统，其中所述多个信息位是密码密钥或用于密码密钥生成器的种子。
16.一种非暂态计算机可读介质CRM，所述非暂态计算机可读介质包括被存储的指令，所述指令在由处理器执行时使所述处理器：
执行捕获操作，所述捕获操作将多个主输入PI位加载到多个测试数据寄存器TDR的对应的移位寄存器中，所述多个测试数据寄存器被部署在一个或多个数字半导体装置上，并且被配置为存储多个秘密信息位；
对从所述多个TDR获得的多个输出位应用导出函数，以提取所述多个秘密信息位，从而认证所述一个或多个数字半导体装置。
17.根据权利要求15所述的非暂态CRM，其中所述多个TDR中的第一TDR的PI端口至少部分地基于所述多个秘密信息位被设置为逻辑高或逻辑低。
18.根据权利要求15所述的非暂态CRM，其中所述多个TDR中的第一TDR的PI端口和主输出PO端口被连接到数字逻辑门网络。
19.根据权利要求17所述的非暂态CRM，其中所述导出函数至少部分地基于所述数字逻辑门网络。
20.根据权利要求15所述的非暂态CRM，其中应用所述导出函数包括：使用位映射列表来对所述多个输出位重新排序。
CN202111582192.8A 2020-12-22 2021-12-22 数字数据的基于硬件的混淆 Pending CN114721933A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063129354P 2020-12-22 2020-12-22
US63/129,354 2020-12-22

Publications (1)

Publication Number Publication Date
CN114721933A true CN114721933A (zh) 2022-07-08

Family

ID=82023543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111582192.8A Pending CN114721933A (zh) 2020-12-22 2021-12-22 数字数据的基于硬件的混淆

Country Status (2)

Country Link
US (1) US20220197982A1 (zh)
CN (1) CN114721933A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231314A (en) * 1992-03-02 1993-07-27 National Semiconductor Corporation Programmable timing circuit for integrated circuit device with test access port
US9374219B2 (en) * 2014-11-24 2016-06-21 Advanced Micro Devices, Inc. Method and apparatus for securing access to an integrated circuit
JP6471130B2 (ja) * 2016-09-20 2019-02-13 ウィンボンド エレクトロニクス コーポレーション 半導体装置およびセキュリティシステム

Also Published As

Publication number Publication date
US20220197982A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
Wu et al. TPAD: Hardware Trojan prevention and detection for trusted integrated circuits
Shamsi et al. IP protection and supply chain security through logic obfuscation: A systematic overview
Guin et al. Robust design-for-security architecture for enabling trust in IC manufacturing and test
Yu et al. Incremental SAT-based reverse engineering of camouflaged logic circuits
Patnaik et al. Obfuscating the interconnects: Low-cost and resilient full-chip layout camouflaging
Shamsi et al. Cross-lock: Dense layout-level interconnect locking using cross-bar architectures
Jacob et al. Hardware Trojans: current challenges and approaches
Rangarajan et al. Opening the doors to dynamic camouflaging: Harnessing the power of polymorphic devices
US20190305927A1 (en) Bitstream security based on node locking
Mohan et al. Hardware redaction via designer-directed fine-grained eFPGA insertion
US11657127B2 (en) Hardware intellectual property protection through provably secure state-space obfuscation
Shakya et al. Introduction to hardware obfuscation: Motivation, methods and evaluation
CN108063664B (zh) 基于配置的密码密钥生成系统
US10691855B2 (en) Device and method for detecting points of failures
Rahman et al. O'clock: lock the clock via clock-gating for soc ip protection
Karmakar et al. Hardware IP protection using logic encryption and watermarking
Sumathi et al. A review on HT attacks in PLD and ASIC designs with potential defence solutions
Kolhe et al. LOCK&ROLL: Deep-learning power side-channel attack mitigation using emerging reconfigurable devices and logic locking
Kumar et al. Secure split test techniques to prevent IC piracy for IoT devices
Kolhe et al. Securing hardware via dynamic obfuscation utilizing reconfigurable interconnect and logic blocks
Labafniya et al. Secure FPGA Design by Filling Unused Spaces.
Zamanzadeh et al. Higher security of ASIC fabrication process against reverse engineering attack using automatic netlist encryption methodology
CN114721933A (zh) 数字数据的基于硬件的混淆
Hoque et al. Trust issues in cots: The challenges and emerging solution
Saha et al. Embedding of signatures in reconfigurable scan architecture for authentication of intellectual properties in system‐on‐chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination