CN114721866A - 一种校验码处理方法、装置、电子设备及存储介质 - Google Patents

Abstract

本发明实施例公开了一种校验码处理方法、装置、电子设备及存储介质。所述方法包括：检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

Description

一种校验码处理方法、装置、电子设备及存储介质

技术领域

本发明涉及通信技术领域，具体涉及一种校验码处理方法、装置、电子设备及存储介质。

背景技术

城域传输网(MTN，Metro Transport Network)是一种新的传输技术。在MTN的上下文中，可以包括一些特殊类型的码块，为了达到速率适配的目的，MTN节点可以插入和/或删除某些特殊类型的码块。

另外，奇偶校验是一种校验码块在传输过程中是否正确的机制，根据被传输的二进制代码的数位中“1”的个数是奇数或偶数来进行校验。然而MTN的码块传输过程中，传输的码块可能会由于插入和/或删除特殊类型的码块从而发生变化，因此在奇偶校验的过程中很容易发生校验错误。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种校验码处理方法、装置、电子设备及存储介质。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种校验码处理方法，所述方法包括：

检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

上述方案中，所述特定类型的码块包括以下类型码块的至少之一：

本地故障码块、远端故障码块、空闲码块、低功率空闲码块。

上述方案中，所述检测码流中码块的类型，识别出所述码流中特定类型的码块，包括：检测所述码流中各码块的类型指示比特位，基于所述类型指示比特位识别出所述特定类型的码块。

上述方案中，所述方法应用于发送设备时，所述方法还包括：

将所述校验码携带在第二码流中发送。

上述方案中，所述方法应用于接收设备时，所述方法还包括：

接收第二码流，获得所述第二码流中携带的校验码；

将所述第二码流中携带的校验码与所述计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

本发明实施例还提供了一种校验码处理装置，所述装置包括：检测单元和运算单元；其中，

所述检测单元，用于检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

所述运算单元，用于基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

上述方案中，所述特定类型的码块包括以下类型码块的至少之一：

本地故障码块、远端故障码块、空闲码块、低功率空闲码块。

上述方案中，所述检测单元，用于检测所述码流中各码块的类型字段，基于所述类型字段识别出所述特定类型的码块。

上述方案中，所述装置应用于发送设备时，所述装置还包括发送单元，用于将所述校验码携带在第二码流中发送。

上述方案中，所述装置应用于接收设备时，所述装置还包括接收单元和校验单元；其中，

所述接收单元，用于接收第二码流，获得所述第二码流中携带的校验码；

所述校验单元，用于将所述第二码流中携带的校验码与所述运算单元计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明实施例所述校验码处理方法的步骤。

本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本发明实施例所述校验码处理方法的步骤。

本发明实施例提供的校验码处理方法、装置、电子设备及存储介质，所述方法包括：检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。采用本发明实施例的技术方案，在计算得到校验码的过程中，排除可能插入和/或删除的码块，从而避免由于码块的插入和/或删除的变化导致校验的过程中发生校验错误，提升校验的准确度。

附图说明

图1为本发明实施例的校验码处理方法的流程示意图一；

图2为本发明实施例的校验码处理方法的流程示意图二；

图3为本发明实施例的校验码处理方法的流程示意图三；

图4为本发明实施例的校验码处理方法中的码块插入示意图；

图5为本发明实施例的校验码处理装置的组成结构示意图一；

图6为本发明实施例的校验码处理装置的组成结构示意图二；

图7为本发明实施例的校验码处理装置的组成结构示意图三；

图8为本发明实施例的电子设备的硬件结构示意图。

具体实施方式

下面结合附图及具体实施例对本发明作进一步详细的说明。

本发明实施例提供了一种校验码处理方法。图1为本发明实施例的校验码处理方法的流程示意图一；如图1所示，所述方法包括：

步骤101：检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

步骤102：基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

本实施例的校验码处理方法可应用于MTN中的传输设备，例如交换机等。其中，传输设备可以是发送设备，也可以是接收设备。

本发明中的码块是指符合IEEE 802.3标准定义的64B/66B码块，以及由此衍生的其他类型的64B/66B码块。

本实施例中，码流(包括第一码流以及下文的第二码流)是以码块为单位进行传输的。其中，码流中的码块的类型包括承载有信息的数据码块，还可以包括本发明实施例中所述的特定类型的码块，所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除。

在一些可选实施例中，所述特定类型的码块包括以下类型码块的至少之一：本地故障(LF，Local Fault)码块、远端故障(RF，Remote Fault)码块、空闲(Idle)码块、低功率空闲(LPI，Low Power Idle)码块。

其中，上述类型的码块允许插入码流中和/或允许从码流中删除具体可参照表1所示，具体的，空闲(Idle)码块既允许插入也允许删除；低功率空闲(LPI)码块既允许插入也允许删除；本地故障(LF)码块仅允许删除，不允许插入；远端故障(RF)码块仅允许删除，不允许插入。

表1

码块类型	允许插入	允许删除
			Idle	Y	Y
LPI	Y	Y
			LF	N	Y
RF	N	Y

在一些可选实施例中，所述检测码流中码块的类型，识别出所述码流中特定类型的码块，包括：检测所述码流中各码块的类型指示比特位，基于所述类型指示比特位识别出所述特定类型的码块。

示例性的，参见表2所示，为上述四种类型的码块的66B模式，则可根据码块中的类型“Type”指示比特位的取值，确定码块的类型。

表2

Type

Sync

Byte1

Byte2

Byte3

Byte4

Byte5

Byte6

Byte7

Byte8

Idle

10

0x1e

0x00

0x00

0x00

0x00

0x00

0x00

0x00

LPI

10

0x1e

0x0c

0x18

0x30

0x60

0xc1

0x83

0x06

LF

10

0x4b

0x00

0x00

0x01

0x00

0x00

0x00

0x00

RF

10

0x4b

0x00

0x00

0x02

0x00

0x00

0x00

0x00

本实施例中，所述第一码流可以是一段码流，所述第一码流例如可以是预设长度的码流，或者也可以是预设传输周期内的码流。本实施例基于第一码流中、除上述特定类型的码块以外的其他码块计算得到校验码，排除可能插入和/或删除的码块，从而避免由于码块的插入和/或删除的变化导致校验的过程中发生校验错误，提升校验的准确度。

示例性的，本实施例可采用比特交织奇偶校验(BIP，Bit Interleaving Parity)的方式得到校验码。例如BIP-8方式。一个码块通常包括多个字节，每个字节包括8比特，则BIP-8方式，将所有被校验的部分按照每8比特为一组，分为多个8比特序列的码组，针对每个8比特的码组产生一个对该码组进行校验保护的校验码。当然，本实施例不限于上述校验方式，其他奇偶校验方式也在本实施例的保护范围之内。

本实施例中，可选地，码流中的各码块可采用64B/66B编码，即每个码块为64bit或66bit。

在一些可选实施例中，在方法应用于发送设备时，如图2所示，所述方法还可以包括：

步骤103：将所述校验码携带在第二码流中发送。

在一些可选实施例中，可将校验码携带在第二码流中的空闲码块中携带。

在一些可选实施例中，在方法应用于接收设备时，如图3所示，所述方法还可以包括：

步骤104：接收第二码流，获得所述第二码流中携带的校验码；

步骤105：将所述第二码流中携带的校验码与所述计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

本实施例中，接收设备在执行本实施例中，先接收到第一码流，进而检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块，基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。进而再接收第二码流，所述第二码流中携带有校验码，该校验码是发送设备按照步骤101至步骤102记载的方案计算得到的。接收设备比对第二码流中携带的校验码以及根据第一码流中的码块计算得到的校验码，

在本发明的一些可选实施例中，发送设备在发出码流(例如第一码流)之前，可以在码流中插入携带有操作维护管理(OAM，Operation Administration and Maintenance)信息的OAM码块，其中，OAM码块可根据OAM信息生成，OAM信息可以是对网络进行日常的操作、管理和维护中所需要传输的各种信息。

在一些可选实施例中，OAM码块可插入在以太网帧间隙中。示例性的，以周期T为例，则OAM码块可插入在每个周期的固定位置。其中，周期T可以是N×16k个码块，N为传输设备(包括发送设备和接收设备)的路径(Path)层使用的Calendar时隙的数量。

在另一些可选实施例中，OAM码块可替换码流中的空闲码块，以减少插入OAM码块导致码流中的数据量的增加，占用更多的传输资源。

可选地，发送设备可通过OAM码块携带上述校验码。示例性的，发送设备在生成OAM码块时，将校验码添加至OAM码块中，从而实现了利用OAM码块发送OAM信息的同时发送所述校验码。这样，在OAM码块发送到接收设备后，接收设备一方面可根据OAM码块中携带的OAM信息执行OAM功能，另一方面也可以对校验码进行提取，对第一码流中的码块传输质量进行校验，从而确定第一码流的传输质量。

在一些可选实施例中，如图4所示，OAM码块可分为固定周期的OAM码块以及非固定周期的OAM码块；其中，固定周期的OAM码块可按照OAM信息的周期进行发送，示例性的，固定周期的OAM码块携带的OAM信息可以是日常周期性维护产生的。非固定周期的OAM码块可以是按需发送的，示例性的，非固定周期的OAM码块携带的OAM信息可以是基于触发事件产生的。

其中，可选地，OAM码块还可包括单码块方式和多码块方式。单码块方式表示采用一个独立的码块携带完整的OAM信息，也即通过一个独立的码块表示一个完整的OAM功能。多码块方式采用多个码块组合的方式表示一个完整的OAM功能，也即通过多个码块组合携带完整的OAM信息。由于一个以太网码块所能承载的OAM信息有限，部分OAM功能需要拆分为多个码块发送。

其中，多码块方式可利用TLV(T表示类型(type)，L表示长度(length)，V表示内容(value))格式发送。

在本发明的一些可选实施例中，以太网的报文是非定长的，则以一定周期传输OAM码块，需要等待报文间隙，因此会存在与配置的周期存在一定偏差的情况，如图4中所示。

本发明实施例还提供了一种校验码处理装置。图5为本发明实施例的校验码处理装置的组成结构示意图一；如图5所示，所述装置包括：检测单元21和运算单元22；其中，

所述检测单元21，用于检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

所述运算单元22，用于基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

在本发明的一些可选实施例中，所述特定类型的码块包括以下类型码块的至少之一：本地故障码块、远端故障码块、空闲码块、低功率空闲码块。

在本发明的一些可选实施例中，所述检测单元21，用于检测所述码流中各码块的类型字段，基于所述类型字段识别出所述特定类型的码块。

在本发明的一些可选实施例中，如图6所示，所述装置应用于发送设备时，所述装置还包括发送单元23，用于将所述校验码携带在第二码流中发送。

在本发明的一些可选实施例中，如图7所示，所述装置应用于接收设备时，所述装置还包括接收单元24和校验单元25；其中，

所述接收单元24，用于接收第二码流，获得所述第二码流中携带的校验码；

所述校验单元25，用于将所述第二码流中携带的校验码与所述运算单元22计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

本发明实施例中，所述校验码处理装置中的检测单元21、运算单元22和校验单元25，在实际应用中均可由中央处理器(CPU，Central Processing Unit)、数字信号处理器(DSP，Digital Signal Processor)、微控制单元(MCU，Microcontroller Unit)或可编程门阵列(FPGA，Field－Programmable Gate Array)实现；所述装置中的发送单元23和接收单元24，在实际应用中可通过通信模组(包含：基础通信套件、操作系统、通信模块、标准化接口和协议等)及收发天线实现。

需要说明的是：上述实施例提供的校验码处理装置在进行校验码处理时，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述处理分配由不同的程序模块完成，即将装置的内部结构划分成不同的程序模块，以完成以上描述的全部或者部分处理。另外，上述实施例提供的校验码处理装置与校验码处理方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

本发明实施例还提供了一种电子设备。图8为本发明实施例的电子设备的硬件结构示意图，如图8所示，所述电子设备包括存储器32、处理器31及存储在存储器32上并可在处理器31上运行的计算机程序，所述处理器31执行所述程序时实现本发明实施例所述校验码处理方法的步骤。

可选地，电子设备中还包括网络接口33。电子设备中的各个组件可通过总线系统34耦合在一起。可理解，总线系统34用于实现这些组件之间的连接通信。总线系统34除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图8中将各种总线都标为总线系统34。

可以理解，存储器32可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本发明实施例描述的存储器32旨在包括但不限于这些和任意其它适合类型的存储器。

上述本发明实施例揭示的方法可以应用于处理器31中，或者由处理器31实现。处理器31可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器31中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器31可以是通用处理器、DSP，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器31可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器32，处理器31读取存储器32中的信息，结合其硬件完成前述方法的步骤。

在示例性实施例中，电子设备可以被一个或多个应用专用集成电路(ASIC，Application Specific Integrated Circuit)、DSP、可编程逻辑器件(PLD，ProgrammableLogic Device)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)、FPGA、通用处理器、控制器、MCU、微处理器(Microprocessor)、或其他电子元件实现，用于执行前述方法。

在示例性实施例中，本发明实施例还提供了一种计算机可读存储介质，例如包括计算机程序的存储器32，上述计算机程序可由电子设备的处理器31执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备。

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明实施例所述校验码处理方法的步骤。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本发明上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种校验码处理方法，其特征在于，所述方法包括：

检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

2.根据权利要求1所述的方法，其特征在于，所述特定类型的码块包括以下类型码块的至少之一：

本地故障码块、远端故障码块、空闲码块、低功率空闲码块。

3.根据权利要求1或2所述的方法，其特征在于，所述检测码流中码块的类型，识别出所述码流中特定类型的码块，包括：

检测所述码流中各码块的类型指示比特位，基于所述类型指示比特位识别出所述特定类型的码块。

4.根据权利要求1所述的方法，其特征在于，所述方法应用于发送设备时，所述方法还包括：

将所述校验码携带在第二码流中发送。

5.根据权利要求1所述的方法，其特征在于，所述方法应用于接收设备时，所述方法还包括：

接收第二码流，获得所述第二码流中携带的校验码；

将所述第二码流中携带的校验码与所述计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

6.一种校验码处理装置，其特征在于，所述装置包括：检测单元和运算单元；其中，

所述检测单元，用于检测第一码流中码块的类型，识别出所述第一码流中特定类型的码块；所述特定类型的码块允许增加到所述第一码流中和/或从所述第一码流中删除；

所述运算单元，用于基于所述第一码流中、除所述特定类型的码块以外的其他码块计算得到校验码。

7.根据权利要求6所述的装置，其特征在于，所述特定类型的码块包括以下类型码块的至少之一：

本地故障码块、远端故障码块、空闲码块、低功率空闲码块。

8.根据权利要求6或7所述的装置，其特征在于，所述检测单元，用于检测所述码流中各码块的类型字段，基于所述类型字段识别出所述特定类型的码块。

9.根据权利要求6所述的装置，其特征在于，所述装置应用于发送设备时，所述装置还包括发送单元，用于将所述校验码携带在第二码流中发送。

10.根据权利要求6所述的装置，其特征在于，所述装置应用于接收设备时，所述装置还包括接收单元和校验单元；其中，

所述接收单元，用于接收第二码流，获得所述第二码流中携带的校验码；

所述校验单元，用于将所述第二码流中携带的校验码与所述运算单元计算得到的校验码进行比对，根据比对结果，确定所述第一码流的传输质量。

11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1至5任一项所述方法的步骤。

12.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至5任一项所述方法的步骤。

Images