CN114721597A - 模块化快闪存储装置 - Google Patents

模块化快闪存储装置 Download PDF

Info

Publication number
CN114721597A
CN114721597A CN202210361472.4A CN202210361472A CN114721597A CN 114721597 A CN114721597 A CN 114721597A CN 202210361472 A CN202210361472 A CN 202210361472A CN 114721597 A CN114721597 A CN 114721597A
Authority
CN
China
Prior art keywords
circuit board
flash memory
circuit
memory modules
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210361472.4A
Other languages
English (en)
Inventor
吴宗霖
王文圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202210361472.4A priority Critical patent/CN114721597A/zh
Publication of CN114721597A publication Critical patent/CN114721597A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种模块化快闪存储装置，其包括第一电路板、第二电路板、第一接口电路、快闪控制器及多个第一快闪存储器模块。所述第一接口电路用以连接所述第一电路板与所述第二电路板。所述快闪控制器设置于所述第一电路板上。所述多个第一快闪存储器模块设置于所述第二电路板上。所述快闪控制器用以通过所述第一接口电路控制所述多个第一快闪存储器模块。此外，设置于所述第二电路板的所述多个第一快闪存储器模块的总数对应所述第二电路板的尺寸。藉此，可更便利的对快闪存储装置的存储容量进行扩充或执行其他客制化设计。

Description

模块化快闪存储装置
技术领域
本发明涉及一种快闪(flash)存储装置，且尤其涉及一种模块化快闪存储装置。
背景技术
现有的用于台式机和笔记本的硬盘大小主要是基于机械硬盘的体积大小而设定的。随着技术的发展，基于NAND型快闪存储介质的固态硬盘逐渐取代机械硬盘，且固态硬盘具有体积更小及数据读写速度更快等优势。特别是，由于固态硬盘的体积更小，故在同样一个硬盘盒里面，可容纳下更多或更大容量的固态硬盘。
发明内容
本发明提供一种模块化快闪存储装置，可更便利的对快闪存储装置的存储容量进行扩充或执行其他客制化设计。
本发明的实施例提供一种模块化快闪存储装置，其包括第一电路板、第二电路板、第一接口电路、快闪控制器及多个第一快闪存储器模块。所述第一接口电路用以连接所述第一电路板与所述第二电路板。所述快闪控制器设置于所述第一电路板上。所述多个第一快闪存储器模块设置于所述第二电路板上。所述快闪控制器用以通过所述第一接口电路控制所述多个第一快闪存储器模块。此外，设置于所述第二电路板的所述多个第一快闪存储器模块的总数对应所述第二电路板的尺寸。
基于上述，通过模块化与客制化的对第二电路板进行配置，设置于第二电路板的快闪存储器模块的总数可以与第二电路板的尺寸相互对应。藉此，可更便利的对快闪存储装置的存储容量进行扩充或执行其他客制化设计。
附图说明
图1是根据本发明的实施例所示出的模块化快闪存储装置的示意图；
图2是根据本发明的实施例所示出的设置于第二电路板的快闪存储器模块及扩充槽位的示意图；
图3是根据本发明的实施例所示出的模块化快闪存储装置的示意图；
图4是根据本发明的实施例所示出的模块化快闪存储装置的示意图；
图5是根据本发明的实施例所示出的提供检修信息的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的实施例所示出的模块化快闪存储装置的示意图。请参照图1，模块化快闪存储装置10包括电路板(亦称为第一电路板)11、电路板(亦称为第二电路板)12、接口电路(亦称为第一接口电路)13、快闪控制器14、快闪存储器模块(亦称为第一快闪存储器模块)15(1)～15(m)及主机接口电路16。
电路板11及12包括印制电路板(Printed Circuit Board,PCB)。例如，电路板11及12可分别包括软式电路板和/或硬式电路板，本发明不加以限制。此外，电路板11及12本身为两个独立或分离的电路板。
接口电路13用以连接电路板11与12。例如，接口电路13设置于电路板11与12之间，以导通电路板11与12。此外，接口电路13可用以在电路板11与12之间传递电子信号。例如，接口电路13可相容于通用串行总线(universal serial bus,USB)或外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准等各式连接接口标准，本发明不加以限制。
快闪控制器14设置于电路板11上。快闪控制器14可用以通过接口电路13控制快闪存储器模块15(1)～15(m)。例如，快闪控制器14可通过接口电路13下达控制指令序列至快闪存储器模块15(1)～15(m)，以指示快闪存储器模块15(1)～15(m)执行数据读取、写入或抹除等行为。
快闪存储器模块15(1)～15(m)设置于电路板12上。快闪存储器模块15(1)～15(m)可用以存储数据。例如，快闪存储器模块15(1)～15(m)中的每一个快闪存储器模块可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位元的快闪存储器模块)、二阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位元的快闪存储器模块)、三阶存储单元(TripleLevel Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位元的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
主机接口电路16设置于电路板11上并可用以与主机系统通信。例如，主机接口电路16可相容于通用串行总线(USB)或外设部件互连局部总线(PCI Express)标准等各式连接接口标准，本发明不加以限制。
在一实施例中，快闪控制器14可通过主机接口电路16从主机系统接收写入指令并根据此写入指令将数据存储至快闪存储器模块15(1)～15(m)中。在一实施例中，快闪控制器14可通过主机接口电路16从主机系统接收读取指令并根据此读取指令将数据从快闪存储器模块15(1)～15(m)中读取出来并回传给主机系统。此外，快闪控制器14还可根据来自主机系统的其他指令执行其他操作或管理行为，本发明不加以限制。
在一实施例中，快闪存储器模块15(1)～15(m)可在电路板12上沿着预设方向排列设置，如图1所示。在一实施例中，快闪存储器模块15(1)～15(m)可设置在电路板12上彼此相对的两个表面(亦称为第一表面与第二表面)上。以图1为例，存储器模块15(1)～15(n)可设置在电路板12的上表面，且存储器模块15(n+1)～15(m)可设置在电路板12的下表面。
须注意的是，设置于电路板12的快闪存储器模块15(1)～15(m)的总数可对应电路板12的尺寸。例如，设置于电路板12的快闪存储器模块15(1)～15(m)的总数可正相关于电路板12的尺寸。也就是说，若电路板12的尺寸越大，则可设置于电路板12上的快闪存储器模块15(1)～15(m)的总数也就越多，从而快闪存储器模块15(1)～15(m)的总存储容量也就越大。
在一实施例中，若电路板12具有某一尺寸(亦称为第一尺寸)，则设置于电路板12上的快闪存储器模块15(1)～15(m)的总数可为某一数目(亦称为第一数目)。第一数目对应于第一尺寸。或者，在一实施例中，若电路板12具有另一尺寸(亦称为第二尺寸)，则设置于电路板12上的快闪存储器模块15(1)～15(m)的总数可为另一数目(亦称为第二数目)。第二数目对应于第二尺寸。特别是，第一尺寸不同于第二尺寸，且第一数目不同于第二数目。例如，第一数与第二数目皆可为任意正整数，只要第一数目不同于第二数目即可。在一实施例中，第一尺寸可大于第二尺寸，且第一数目可大于第二数目。
图2是根据本发明的实施例所示出的设置于第二电路板的快闪存储器模块及扩充槽位的示意图。请参照图2，图1的电路板12可包括电路板21，且快闪存储器模块15(1)～15(m)可包括快闪存储器模块22。
快闪存储器模块22可设置于电路板21的表面201。表面201可用以表示所述第一表面与第二表面的其中之一。设置于电路板21上的快闪存储器模块22的数量可为一或多个，视实际需求而定。此外，电路板21的长度W可用以代表电路板21的尺寸。在一实施例中，电路板21的宽度、对角线长度或表面积等与电路板21的尺寸有关的参数亦可用以代表电路板21的尺寸，本发明不加以限制。
在一实施例中，快闪存储器模块22的总数对应于电路板21的长度W。例如，快闪存储器模块22的总数可正相关于电路板21的长度W。也就是说，若电路板21的长度W越长，表示电路板21的尺寸越大，则可设置于电路板21上的快闪存储器模块22的总数也就越多。
在一实施例中，电路板21的表面201上预留有一或多个扩充槽位23(1)～23(p)。扩充槽位23(1)～23(p)可用以安装快闪存储器模块22并扩充电路板21上的快闪存储器模块22的总数。例如，扩充槽位23(1)～23(p)可在表面201上沿着预设方向排列设置，如图2所示。
在一实施例中，扩充槽位23(1)～23(p)的总数也对应于电路板21的长度W。例如，扩充槽位23(1)～23(p)的总数也正相关于电路板21的长度W。也就是说，若电路板21的长度W越长，表示电路板21的尺寸越大，则可设置于电路板21上的扩充槽位23(1)～23(p)的总数也就越多。根据电路板21的长度W，更多的快闪存储器模块22可通过焊接等方式安装于电路板21的表面201，例如安装于扩充槽位23(1)～23(p)上。
请回到图1，在一实施例中，接口电路13可包括子接口电路(亦称为第一子接口电路)131与子接口电路(亦称为第二子接口电路)132。子接口电路131设置于电路板11上。子接口电路132设置于电路板12上。在子接口电路131与132彼此电性连接后，电路板11与12可被导通。在导通电路板11与12后，快闪控制器14可用以通过子接口电路131与132来控制(例如存取)快闪存储器模块15(1)～15(m)。
图3是根据本发明的实施例所示出的模块化快闪存储装置的示意图。请参照图3，模块化快闪存储装置30包括电路板(即第一电路板)11、电路板(即第二电路板)31、电路板(亦称为第三电路板)32、接口电路(即第一接口电路)13、接口电路(亦称为第二接口电路)17、快闪控制器14、快闪存储器模块(即第一快闪存储器模块)33(1)与33(2)、快闪存储器模块(亦称为第二快闪存储器模块)34(1)与34(2)及主机接口电路16。
接口电路13用以连接电路板11与31。例如，接口电路13可包括子接口电路(即第一子接口电路)131与子接口电路(即第二子接口电路)132。子接口电路131设置于电路板11上，且子接口电路132设置于电路板31上。在子接口电路131与132彼此电性连接后，电路板11与31可被导通。
快闪存储器模块33(1)与33(2)设置于电路板31上。例如，快闪存储器模块33(1)与33(2)可分别设置于电路板31上彼此相对的两个表面上，如图3所示。或者，快闪存储器模块33(1)与33(2)也可设置于电路板31的同一个表面上。在导通电路板11与31后，快闪控制器14可通过接口电路13(例如子接口电路131与132)来控制(例如存取)快闪存储器模块33(1)与33(2)。
接口电路17用以连接电路板11与32。例如，接口电路17可包括子接口电路(亦称为第三子接口电路)171与子接口电路(亦称为第四子接口电路)172。子接口电路171设置于电路板11上，且子接口电路172设置于电路板32上。在子接口电路171与172彼此电性连接后，电路板11与32可被导通。
快闪存储器模块34(1)与34(2)设置于电路板32上。例如，快闪存储器模块34(1)与34(2)可分别设置于电路板32上彼此相对的两个表面上，如图3所示。或者，快闪存储器模块34(1)与34(2)也可设置于电路板32的同一个表面上。在导通电路板11与32后，快闪控制器14可通过接口电路17(例如子接口电路171与172)来控制(例如存取)快闪存储器模块34(1)与34(2)。
在一实施例中，电路板31与32的每一个表面上仅设置有单一个快闪存储器模块。在一实施例中，电路板31与快闪存储器模块33(1)与33(2)的组合和/或电路板32与快闪存储器模块34(1)与34(2)的组合也可以是以图1的电路板12与快闪存储器模块15(1)～15(m)的组合取代。在一实施例中，电路板31与32经由接口电路13与17而与电路版11呈现并联连接。
图4是根据本发明的实施例所示出的模块化快闪存储装置的示意图。请参照图4，模块化快闪存储装置40包括电路板(即第一电路板)11、电路板(即第二电路板)12、电路板(即第三电路板)41、接口电路(即第一接口电路)13、接口电路(即第二接口电路)17、快闪控制器14、快闪存储器模块(即第一快闪存储器模块)15(1)～15(m)、检测模块42及主机接口电路16。
接口电路17用以连接电路板11与41。例如，接口电路17可包括子接口电路(即第三子接口电路)171与子接口电路(即第四子接口电路)172。子接口电路171设置于电路板11上，且子接口电路172设置于电路板41上。在子接口电路171与172彼此电性连接后，电路板11与42可被导通。
检测模块42设置于电路板41上。例如，检测模块42可包括一个检测芯片或检测电路。检测模块42用以通过接口电路17(例如子接口电路171与172)对快闪控制器14和/或快闪存储器模块15(1)～15(m)进行检测。例如，检测模块42可用以检测快闪控制器14和/或快闪存储器模块15(1)～15(m)的异常。例如，检测模块42可分析与快闪控制器14和/或快闪存储器模块15(1)～15(m)有关的日志信息，以检测快闪控制器14和/或快闪存储器模块15(1)～15(m)的异常。
在一实施例中，检测模块42可根据检测结果提供与快闪控制器14和/或快闪存储器模块15(1)～15(m)有关的检修信息。例如，所述检修信息可包括针对快闪控制器14和/或快闪存储器模块15(1)～15(m)的检修建议。在一实施例中，检测模块42可经由主机接口电路16将所述检修信息传送给主机系统以进行显示(例如通过主机系统的显示器显示)。
图5是根据本发明的实施例所示出的提供检修信息的流程图。例如，图5的流程可由图4的检测模块42或由其他检测程序执行。
请参照图5，在步骤S501中，检测模块化快闪存储装置的异常。在步骤S502中，判断模块化快闪存储装置是否仍在产品保固期内。若模块化快闪存储装置仍在产品保固期内，在步骤S503中，判断所述异常是否须由人员进一步分析。例如，若所述异常符合清单中记载的特定类型的异常，则可判定所述异常须由人员进一步分析。反之，若所述异常不符合清单中记载的特定类型的异常，则可判定所述异常不须由人员分析。
若判定所述异常须由人员进一步分析，在步骤S504中，提供检修信息。例如，所述检修信息可提示用户在保固期内将模块化快闪存储装置寄回原厂或维修站，以供进一步检修。或者，若判定所述异常不须由人员进一步分析，在步骤S505中，判断所述异常是快闪控制器异常或快闪存储器模块异常。若所述异常是快闪控制器异常，在步骤S506中，提供检修信息。例如，所述检修信息可提示用户向原厂或维修站要求在保固期内更换控制器模块(例如包含第一电路板及设置于第一电路板上的各电子电路的模块化电路)的良品。或者，若所述异常是快闪存储器模块异常，在步骤S507中，提供检修信息。例如，所述检修信息可提示用户向原厂或维修站要求在保固期内更换快闪存储器模块(例如包含第二电路板及设置于第二电路板上的各电子电路的模块化电路)的良品。
另一方面，在步骤S502中，若判定模块化快闪存储装置已超出产品保固期，则在步骤S508中，判断所述异常是快闪控制器异常或快闪存储器模块异常。若所述异常是快闪控制器异常，在步骤S509中，提供检修信息。例如，所述检修信息可提示用户购买控制器模块(例如包含第一电路板及设置于第一电路板上的各电子电路的模块化电路)并自行更换或带回原厂或维修站更换。或者，若所述异常是快闪存储器模块异常，在步骤S510中，提供检修信息。例如，所述检修信息可提示用户购买快闪存储器模块(例如包含第二电路板及设置于第二电路板上的各电子电路的模块化电路)并自行更换或带回原厂或维修站更换。
综上所述，通过将电路板与快闪存储器模块的组合进行客制化及模块化设置，可满足客户针对不同电路板尺寸和/或存储容量的各种需求。例如，当电子装置中用以容纳硬盘的空间较大时，客户可采用较大尺寸的电路板搭配较多快闪存储器模块的组合，以提供较大的数据存储容量。或者，当电子装置中用以容纳存储硬盘的空间较小时，客户可采用较小尺寸的电路板搭配较少快闪存储器模块的组合，以满足基本的数据存储需求。此外，通过预留的连接接口，检测模块可在用户操作模块化快闪存储装置的期间执行异常检测并提供检修信息，从而大幅提高装置的操作便利性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种模块化快闪存储装置，其特征在于，包括：
第一电路板；
第二电路板；
第一接口电路，用以连接所述第一电路板与所述第二电路板；
快闪控制器，设置于所述第一电路板上；以及
多个第一快闪存储器模块，设置于所述第二电路板上，
其中所述快闪控制器用以通过所述第一接口电路控制所述多个第一快闪存储器模块，并且
设置于所述第二电路板的所述多个第一快闪存储器模块的总数对应所述第二电路板的尺寸。
2.根据权利要求1所述的模块化快闪存储装置，其中所述第一接口电路包括：
第一子接口电路，设置于所述第一电路板；以及
第二子接口电路，设置于所述第二电路板，
其中所述第一子接口电路与所述第二子接口电路彼此电性连接以导通所述第一电路板与所述第二电路板。
3.根据权利要求1所述的模块化快闪存储装置，其中所述多个第一快闪存储器模块在所述第二电路板上沿着预设方向排列设置。
4.根据权利要求1所述的模块化快闪存储装置，其中所述多个第一快闪存储器模块设置在所述第二电路板的第一表面与第二表面，且所述第一表面与所述第二表面彼此相对。
5.根据权利要求1所述的模块化快闪存储装置，其中若所述第二电路板具有第一尺寸，设置于所述第二电路板的所述多个第一快闪存储器模块的所述总数为第一数目，
若所述第二电路板具有第二尺寸，设置于所述第二电路板的所述多个第一快闪存储器模块的所述总数为第二数目，
所述第一尺寸不同于所述第二尺寸，并且
所述第一数目不同于所述第二数目。
6.根据权利要求1所述的模块化快闪存储装置，其中所述第二电路板的表面上预留有至少一扩充槽位，并且
所述至少一扩充槽位用以扩充所述第二电路板上的所述多个第一快闪存储器模块的所述总数。
7.根据权利要求1所述的模块化快闪存储装置，还包括：
第三电路板；
第二接口电路，用以连接所述第一电路板与所述第三电路板；以及
至少一第二快闪存储器模块，设置于所述第三电路板上，
其中所述快闪控制器更用以通过所述第二接口电路控制所述至少一第二快闪存储器模块。
8.根据权利要求1所述的模块化快闪存储装置，还包括：
第三电路板；
第二接口电路，用以连接所述第一电路板与所述第三电路板；以及
检测模块，设置于所述第三电路板上，
其中所述检测模块用以通过所述第二接口电路对所述快闪控制器或所述多个第一快闪存储器模块进行检测。
9.根据权利要求8所述的模块化快闪存储装置，其中所述检测模块更用以根据检测结果提供与所述快闪控制器或所述多个第一快闪存储器模块有关的检修信息。
10.根据权利要求1所述的模块化快闪存储装置，还包括：
主机接口电路，设置于所述第一电路板，
其中所述快闪控制器用以通过所述主机接口电路与主机系统通信。
CN202210361472.4A 2022-04-07 2022-04-07 模块化快闪存储装置 Pending CN114721597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210361472.4A CN114721597A (zh) 2022-04-07 2022-04-07 模块化快闪存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210361472.4A CN114721597A (zh) 2022-04-07 2022-04-07 模块化快闪存储装置

Publications (1)

Publication Number Publication Date
CN114721597A true CN114721597A (zh) 2022-07-08

Family

ID=82242002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210361472.4A Pending CN114721597A (zh) 2022-04-07 2022-04-07 模块化快闪存储装置

Country Status (1)

Country Link
CN (1) CN114721597A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211388A1 (en) * 2005-03-07 2006-09-21 Lambert Grady D Stackable printed circuit boards
US20090175075A1 (en) * 2008-01-07 2009-07-09 Phison Electronics Corp. Flash memory storage apparatus, flash memory controller, and switching method thereof
CN102428451A (zh) * 2009-04-08 2012-04-25 谷歌公司 用于数据存储装置的命令及中断分组
CN102891391A (zh) * 2011-05-05 2013-01-23 博科通讯系统有限公司 双堆叠紧凑型闪存卡连接器
CN106199374A (zh) * 2015-02-24 2016-12-07 力成科技股份有限公司 通用型测试平台及其测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060211388A1 (en) * 2005-03-07 2006-09-21 Lambert Grady D Stackable printed circuit boards
US20090175075A1 (en) * 2008-01-07 2009-07-09 Phison Electronics Corp. Flash memory storage apparatus, flash memory controller, and switching method thereof
CN102428451A (zh) * 2009-04-08 2012-04-25 谷歌公司 用于数据存储装置的命令及中断分组
CN102891391A (zh) * 2011-05-05 2013-01-23 博科通讯系统有限公司 双堆叠紧凑型闪存卡连接器
CN106199374A (zh) * 2015-02-24 2016-12-07 力成科技股份有限公司 通用型测试平台及其测试方法

Similar Documents

Publication Publication Date Title
US10990553B2 (en) Enhanced SSD storage device form factors
TWI439843B (zh) 基於安置之踏板而自動選擇儲存配置之印刷電路組件
US11596073B2 (en) Electronic equipment that provides multi-function slots
US20090063895A1 (en) Scaleable and maintainable solid state drive
CN102375699A (zh) 一种存储器系统
KR100703969B1 (ko) 메모리 모듈의 테스트 장치
US6957288B2 (en) Embedded control and monitoring of hard disk drives in an information handling system
KR100430642B1 (ko) 파워-온 제어를 위한 컴퓨터 시스템 상태 모니터
US20200183862A1 (en) Data storage module and system host having the same
US20080112224A1 (en) Mini flash disk with data security function
US20140011300A1 (en) Control method of multi-chip package memory device
CN116881179B (zh) 固态硬盘配置方法、固态硬盘和服务器
CN108257629B (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
CN101354673B (zh) 内存之spd芯片错误信息仿真装置
US10534561B1 (en) Storage apparatus system and storage control method that outputs a busy state or ready state through a ready/busy pin
TW201732614A (zh) 用於提供增加儲存容量的裝置及方法
CN114721597A (zh) 模块化快闪存储装置
CN103366830A (zh) 存储卡的测试装置
US6549027B1 (en) Apparatus and method for testing for compatibility between circuit boards
CN104572518B (zh) 一种存储装置
CN100511469C (zh) 确保数据安全性的微型闪存盘
US7159104B2 (en) Simplified memory detection
US20200194095A1 (en) Test method for transmit port of storage devices of system host
US10044123B2 (en) Backplane controller module using small outline dual in-line memory module (SODIMM) connector
US8806123B1 (en) Expandable data storage system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination