CN114695635A - 一种半导体器件及其制作方法、封装结构 - Google Patents

Abstract

本发明公开一种半导体器件及其制作方法、封装结构，包括：提供第一衬底，第一衬底包括含有读出电路的第一基底，以及第一基底上具有互连电路的第一介质层，互连电路连接读出电路，第一介质层设有空腔；在空腔中填充第一牺牲层；在第一衬底上形成感测元件，感测元件与互连电路电连接；释放第一牺牲层。本发明通过提供带有读出电路和空腔的第一衬底并在空腔中填充第一牺牲层，再在第一衬底上形成感测元件的工艺并实现电连接，能够在同一晶圆工艺平台上完成读出电路与感测元件两种不同制作工艺的集成，避免了通过打线将其键合在一起，减小噪声；另外，制作的过程中不需要同时兼顾感测元件及第一衬底内形成的CMOS器件，降低开发难度并缩短开发周期。

Description

一种半导体器件及其制作方法、封装结构

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件及其制作方法、封装结构。

背景技术

随着微电子机械系统(MEMS)技术的迅猛发展，基于MEMS微机械加工技术制作的微型化红外热堆传感器以其尺寸小、价格低等优势被广泛应用于测温、气体传感、光学成像等领域。红外热堆传感器的对温度的处理中，采用热电堆单元检测被测物体温度，热电堆单元阵列排布构成热电堆阵列。

目前，在热电堆阵列制造技术中，大多采用系统级封装(systemin a package,SIP)将热电堆以及读出电路合封在一起。但是，目前将热电堆以及读出电路合封在一起的方式常见的有以下两种：

(1)热电堆单独制作，读出电路单独制作，通过打线把两颗芯片键合在一起。

(2)热电堆和读出电路在同一芯片上一体集成。

其中，第(1)种方式的缺点是热电堆和读出电路单独制作，最后通过打线将其键合在一起，会增大芯片的体积，并且打线键合会增大噪声；第(2)中方式的缺点是在制作的过程中需要同时兼顾热电堆及CMOS器件，工艺开发难度大，开发周期长。

因此，如何降低制作热电堆与读出电路集成的工艺难度及降低其制作成本，已成为本领域技术人员亟待解决的技术问题。

公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本发明的目的提供一种半导体器件及其制作方法、封装结构，至少解决制作半导体器件的工艺难度及降低其制作成本的技术问题。

为实现上述目的，本发明提供一种半导体器件的制造方法，包括：

提供第一衬底，所述第一衬底包括含有读出电路的第一基底，以及第一基底上具有互连电路的第一介质层，所述互连电路连接所述读出电路，所述第一介质层设有空腔；

在所述空腔中填充第一牺牲层；

在所述第一衬底上形成感测元件，所述感测元件与所述互连电路电连接；

释放所述第一牺牲层。

本发明还提供一种半导体器件，包括：

第一基底，所述第一基底内形成有读出电路；

具有空腔的介质层，位于所述第一基底上，所述介质层内设有互连电路，所述互连电路与所述读出电路电连接；

感测元件，位于所述介质层中且所述空腔的上方，所述感测元件与所述互连电路电连接。

本发明还提供一种半导体器件的封装结构，包括如上所述的半导体器件，还包括：

电连接部，所述电连接部包括贯穿所述第一基底的导电插塞，所述导电插塞的一端与外部电路电连接，另一端与所述互连电路电连接；

封盖基板，所述封盖基板与所述第一基底键合连接。

本发明的方法有益效果在于：

通过提供带有读出电路和空腔的第一衬底并在空腔中填充第一牺牲层，再在第一衬底上形成感测元件的工艺并实现电连接，能够在同一晶圆工艺平台上完成读出电路与感测元件两种不同制作工艺的集成，避免了通过打线将其键合在一起，减小了半导体器件的体积并避免了由于打线而产生的噪声；

另外，本发明在制作的过程中不需要同时兼顾感测元件及第一衬底内形成的CMOS器件，降低了开发难度并缩短了开发周期。

进一步的，通过采用第一牺牲层填充第一衬底的空腔的工艺，能够降低SOI衬底键合至第一衬底之后去除第二介质层和第二基底，并形成感测元件的工艺难度。

进一步的，通过SOI衬底键合至第一衬底上，而后去除SOI衬底的第二基底及第二介质层，在第一衬底的表面留下Si薄膜，解决第一衬底内做好互连电路等金属后不能高温淀积硅薄膜的技术问题。

进一步的，通过在第一衬底上形成第二牺牲层，使得形成在第二牺牲层上的吸收层独立，能够最大化吸收面积，提高吸收能力，最终提高响应率。

进一步的，SOI衬底与第一衬底先键合，然后在第一介质层上形成热电堆，最后将热电堆与互连电路电连接，解决了晶圆级大面积在互连时产生键合空连的技术问题。

进一步的，热电堆与互连电路电连接的过程中形成第四介质层和第五介质层，用于将导电部件与外部绝缘，能够提高器件的性能与可靠性。

进一步的，空腔的厚度为红外线波长的1/4，能够将吸收的红外线充分反射，提高红外线的吸收率。

进一步的，所述吸收层与热电堆的热端之间通过支撑层连接，利于将热量传输给热电堆的热端，而所述吸收层与热电堆的冷端以及其他区域通过隔热间隙隔离，避免热量传递至冷端，可以最大程度提高吸收层的面积，提高吸收效率，从而半导体器件的灵敏度。

本发明的装置具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。

附图说明

通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。

图1至图12b是本发明一实施例半导体器件的形成方法的结构示意图；。

图13是本发明一实施例半导体器件的封装结构的结构示意图。

附图标记：10、介质层；100、第一基底；101、第一介质层；102、第三介质层；103、第四介质层；104、第五介质层；105、释放通道；110、热反射层；120、互连电路；130、空腔；160、导电插塞；132、第二牺牲层；1321、支撑孔；210、电连接结构；203＇、第一部件材料层；203、第一部件；204、第二部件；211、第一插塞；212、第二插塞；213第三插塞；140、支撑层；140a、支撑部；140b、悬空部；141、吸收层；150、隔热间隙；300、封盖基板；401、冷端；4011、互连区域；402、热端。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。

实施例1：

本发明提供一种半导体器件的制作方法，包括：

S01：提供第一衬底，第一衬底包括含有读出电路的第一基底，以及第一基底上具有互连电路的第一介质层，互连电路连接读出电路，第一介质层设有空腔；

S02：在空腔中填充第一牺牲层；

S03：在第一衬底上形成感测元件，感测元件与互连电路电连接；

S04：释放第一牺牲层。

参考图1-图12b，为本发明一实施例的半导体器件的制作方法的结构示意图，进一步对上述步骤中的具体实施方式进行描述。

参考图1和图2，提供第一衬底，第一衬底包括含有读出电路的第一基底100，以及第一基底100上具有互连电路120的第一介质层101，互连电路120连接读出电路，第一介质层101设有空腔130。具体的，第一基底100可以为半导体衬底，例如单晶硅衬底、锗硅衬底、碳化硅衬底等，第一介质层101的材料可以为氧化硅、氮化硅、氮氧化硅等任一绝缘材料中的至少一种。

在一实施例中，空腔130的形成方法包括：提供第一基底100，第一基底100包括读出电路；在第一基底100上形成第一介质层101，再在第一介质层101内形成互连电路120；刻蚀第一介质层101形成空腔130。

在另一实施例中，空腔130的形成方法包括：在第一基底100上形成多层子介质层，在子介质层之间形成子互连电路，子互连电路相互连通，构成互连电路120，多层子介质层形成第一介质层101；刻蚀第一介质层101形成空腔130。

在本实施例中，空腔130的厚度为1/4λ，其中λ为红外线的波长。

需要说明的是，通过将空腔130的厚度设为1/4λ，能够将吸收的红外线充分反射，提高红外线的吸收率。

在本实施例中，在第一基底100内还形成热反射层110，热反射层110位于空腔130的下方，热反射层110的材料包括金属。

通过在空腔130的下方形成热反射层110，用于将透过后续形成的吸收层的红外光反射回空腔130内，以减少热端的热量向外耗散。空腔130的厚度为红外线波长的1/4，使得红外线在空腔130上下表面反射，形成共振腔，能够提高空腔130的隔热效果，提高温度检测的准确性。

热反射层110可以在形成互连电路120的过程中同时形成。

参考图3，在空腔中填充第一牺牲层131。第一牺牲层131可以为氧化硅、氮化硅、氮氧化硅、无定型碳或聚酰亚胺中的至少一种。在该实施例中，第一牺牲层131的材料为氧化硅，可以采用沉积或旋涂工艺，在空腔中形成第一牺牲层131。

需要说明的是，通过采用第一牺牲层131填充第一衬底的空腔的工艺，能够降低后续SOI衬底键合至第一衬底之后去除SOI衬底上的第二介质层和第二基底，并形成感测元件的工艺难度。

参考图4-图10，在第一衬底上形成感测元件，感测元件与互连电路电连接；感测元件包括第一部件和第二部件，第一部件为单晶硅薄膜或多晶硅薄膜。

需要说明的是，在本实施中，感测元件包括热电堆，在其他实施例中，感测元件也可以是MEMS器件中的其它元件。

下面以热电堆为实施例，具体说明热电堆的形成过程以及热电堆与互连电路的电连接的具体步骤，具体参考图4-图10。

参考图4-图5，形成第一牺牲层之后，在第一衬底上键合第二衬底200。

参考图4，在形成第一牺牲层之后且在第一衬底键合第二衬底200之前，在第一介质层上形成第三介质层102，第三介质层102覆盖第一牺牲层。本实施例中的第三介质层102形成于第一牺牲层之上，用于后续支撑热电堆，本实施例的第三介质层102的材料为氮化硅，可以增加支撑强度。

参考图5，在本实施例中，第二衬底200的形成方法包括：提供第二基底201；在第二基底201上形成第二介质层202；在第二介质层202上形成第一部件材料层203＇；第二衬底200包括第二基底201、第二介质层202和第一部件材料层203＇，将第二衬底键合至第一衬底上。

在另一个实施例中，第二衬底200的形成方法包括：提供第二基底201；在第二基底201上形成第二介质层202；在第二介质层202上形成第一部件材料层203＇刻蚀第一部件材料层203＇，形成第一部件203；在第二介质层202上形成第二部件材料层，第二部件材料层覆盖第一部件203，刻蚀第二部件材料层，形成第二部件204；第一部件203和第二部件204一一对应；第二衬底200包括第二基底201、第二介质层202、第一部件203和第二部件204。将第二衬底键合至第一衬底上。

参考图6，第一衬底与第二衬底键合之后，去除第二基底和第二介质层。

在本实施例中，去除第二基底和第二介质层后，第一部件材料203＇层位于所述第三介质层102上。

在另一实施例中，去除第二基底和第二介质层后，第一部件和第二部件位于所述第三介质层102上。

第一衬底与第二衬底键合之后，去除第二衬底上的第二基底与第二介质层的方式为刻蚀工艺。

参考图7，去除第二介质层和第二基底之后，在所述第三介质层上形成热电堆。

在本实施例中，热电堆的形成方法包括：第一部件材料层203＇位于第一衬底的第三介质层102上，去除第二基底201和第二介质层202之后；刻蚀第一部件材料层203＇，形成第一部件203；在第三介质层102上形成第二部件材料层，刻蚀第二部件材料层，形成第二部件204，第一部件203和第二部件204一一对应；将相邻的第一部件203和第二部件204后续电连接形成热电偶，将热电偶串接形成热电堆。

在另一实施例中，去除第二基底和第二介质层后，第一部件203和第二部件204位于第一衬底上；将相邻的第一部件203和第二部件204后续电连接形成热电偶，将热电偶串接形成热电堆。

第二部件204的材料为可以为掺杂半导体、金属以及有机导电薄膜中的任一种。

需要说明的是，当第二部件204的材料为金属时，以上两种实施例都可以实施；当第二部件204为半导体材料或有机导电薄膜材料时，只能实施第一部件203和第二部件204都形成在第二衬底上的实施例；通过SOI衬底键合至第一衬底上，而后去除SOI衬底的第二基底及第二介质层，在第一衬底的表面留下第一部件203或留下第一部件203和第二部件204，能够解决第一衬底内做好互连电路等金属层后不能高温淀积硅薄膜或有机导电薄膜的技术问题。在本实施例中，第一部件203为单晶硅薄膜，第二部件204为金属；第一部件203和第二部件204可以为长条直线形、弧线形或各种合适的形状。

第二基底、第二介质层的材料与前述实施例中的第一基底和第一介质层的材料相同，此处不再赘述。

参考图8，形成第一部件和第二部件之后，在第三介质层上形成第四介质层103，第四介质层103覆盖第一部件和第二部件。

第四介质层103的材料和第一介质层的材料相同，第四介质层103主要是为了将第一部件和第二部件与外部起到绝缘的作用，同时为后续形成电连接结构做铺垫。

参考图9，形成第四介质层之后，将热电堆与互连电路电连接。

具体的，将第一部件和第二部件电连接形成热电偶，将至少两个热电偶进行串接形成热电堆；在热电堆和互连电路之间形成电连接结构210，热电堆与互连电路通过电连接结构210实现电连接。

电连接结构210包括：形成贯穿第四介质层并延伸至互连电路上的第一插塞211；在第一部件或第二部件上形成贯穿第四介质层并延伸至第一部件或第二部件的第二插塞212；在第四介质层上形成互连线213，互连线213电连接第一插塞211和第二插塞212，第一插塞211、第二插塞212和互连线213构成电连接结构210。第一插塞211、第二插塞212和互连线213均为导电材料，材料可以相同，也可以不相同，此处不做限制。

参考图10，热电堆与互连电路电连接之后，在第四介质层上形成第五介质层104，第五介质层104覆盖电连接结构。

形成第五介质层104之后，刻蚀第五介质层104形成贯穿第五介质层104并延伸至第一牺牲层的释放通道105。

需要说明的是，释放通道105用于后续将第一牺牲层释放形成空腔。第五介质层104的材料与前述的任一介质层的材料相同，此处不再赘述。

热电堆与互连电路电连接的过程中形成第四介质层和第五介质层104，用于将导电部件与外部绝缘，能够提高器件的性能与可靠性。

第一介质层、第三介质层、第四介质层和第五介质层104叠成构成介质层。

参考图11，形成释放通道之后，在第五介质层上形成第二牺牲层132，第二牺牲层132填充释放通道并对第二牺牲层132进行图形化，形成支撑孔1321，支撑孔1321暴露出热电堆的热端402。

第二牺牲层132的材料与以上介质层的材料不同，从而可以在去除第二牺牲层132的时候，避免对介质层造成影响，以确保介质层对其内部的热电堆的支撑能力。

该实施例中，第二牺牲层132的材料与第一牺牲层的材料相同，以便通过一步工艺同时将第二牺牲层132和第一牺牲层同时去除。在其他实施例中，也可以采用碳或聚酰亚胺等材料。

第二牺牲层132覆盖第五介质层的表面以及填充于释放通道内，并通过研磨等方式形成平坦表面。

通过在第一衬底上形成第二牺牲层131，使得后续形成在第二牺牲层131上的吸收层独立，能够最大化吸收面积，提高吸收能力，最终提高响应率。

参考图12a，在第二牺牲层表面以及支撑孔内形成支撑层140，再在支撑层140表面形成吸收层141。

需要说明的是，在支撑层140表面形成吸收层141之前，还需对支撑层140进行图形化处理，暴露出部分第二牺牲层，用于后续释放第二牺牲层。

可以采用沉积工艺形成支撑层140，支撑层140可以采用氧化硅、氮化硅、氮氧化硅等任一绝缘材料中的至少一种。该实施例中，支撑层140的材料为氮化硅，具有较高的强度，能起到更好的支撑作用。支撑层140在支撑孔内与热电堆的热端402接触。

吸收层141可以采用对红外波段的波长具有较高吸收率的材料，可以为无机材料薄膜，例如氧化硅、氮化硅等薄膜；还可以为有机或金属材料；可以为单层或多层复合结构。

需要说明的是，在其它实施例中，在第二牺牲层上直接形成吸收层141，如当吸收层141的材料为氧化硅或氮化硅薄膜时，既可以吸收红外光，又具有一定的支撑作用。

继续参考图12a，形成吸收层141之后，释放第二牺牲层，形成位于第五介质层104与吸收层141之间的隔热间隙150；

释放第一牺牲层形成空腔130。

具体的，第一牺牲层和第二牺牲层的材料相同，为氧化硅，可以采用氢氟酸溶液作为刻蚀溶液，先释放第二牺牲层，暴露出释放通道105，继续沿释放通道105去除第一牺牲层，形成空腔130。

在其他实施例中，可以根据第一牺牲层和第二牺牲层的具体材料选择合适的刻蚀方式。在另一实施例中，第一牺牲层和第二牺牲层的材料为无定型碳，可以采用干法刻蚀工艺去除第一牺牲层和第二牺牲层。干法刻蚀工艺采用氧气作为等离子体，与无定型碳反应形成气相的二氧化碳，从而去除第一牺牲层和第二牺牲层。

去除第二牺牲层后，支撑层140与第五介质层104之间形成隔热间隙150。

具体的，支撑层140包括固定于第五介质层104表面的支撑部140a，以及连接支撑部140a顶部且悬空于第五介质层104上方的悬空部140b，悬空部140b通过支撑部140a支撑而保持悬空，与第五介质层104之间形成隔热间隙150。吸收层141用于吸收热红外辐射光，由于固体的导热性较高，吸收层141吸收红外光产生的热量经过支撑层140与第五介质层104连接的支撑部140a，传递至热电堆的热端402。而热电堆的冷端401与吸收层141之间通过隔热间隙150隔离，因此不会将热量传递至冷端401。可以通过形成多个支撑部140以提高支撑层的支撑能力。

由于不仅可以在热电堆的热端402对应位置处形成吸收层141，以便将热量传递至热端402，还可以在冷端401对应区域形成吸收层141，因此可以大幅度提高吸收层141的面积，使得吸收层141的面积可以等于或大于单个热电堆像元的面积，最大化红外吸收面积，最大程度提升红外吸收能力，从而获得更高的热响应率，提高传感灵敏度和精度。在同样传感灵敏度和精度要求下，则可以进一步缩小热电堆像元的面积，从而缩小红外传感器的芯片面积。

在其他实施方式中，在采用的吸收层141强度较大的情况下，可以不用形成支撑层141，直接在第二牺牲层内形成支撑孔后，在第二牺牲层表面以及支撑孔内形成吸收层141。吸收层141包括位于支撑孔内的导热吸收部和位于第二牺牲层表面的悬空吸收部；导热吸收部固定于第一衬底上，与热电堆的热端402位置对应。在去除第二牺牲层后，悬空吸收部由导热吸收部支撑，与热电堆的热端402以外区域之间形成隔热间隙150。

请参考图12b，为单个热电堆形成吸收层141后的俯视示意图。该实施例中，热电堆整体位于吸收层141的投影内。

其中仅示出了单个热电堆各部分的分布区域示意，并未示出具体的热电堆内部的结构细节。各个串联的热电偶的热端所在区域作为热电堆的热端402，热电偶串接的首尾两个冷端401作为热电堆的两个信号输出端，具体的，可以在互连区域4011形成互连电路，用于输出电信号。

热电堆的热端402温度升高，造成与冷端401之间温差，产生温差电动势，然后冷端401通过互连区域4011形成的互连电路将温差电动势信号传递给第一基底内的读出电路读出。

上述实施例中，以单个热电堆像元结构具体阐述了本发明的半导体器件的形成过程。在其他实施例中，可以在所述第一介质层内形成多个阵列排布的热电堆。

通过提供带有读出电路和空腔的第一衬底并在空腔中填充第一牺牲层，再在第一衬底上形成感测元件的工艺并实现电连接，能够在同一晶圆工艺平台上完成读出电路与感测元件两种不同制作工艺的集成，避免了通过打线将其键合在一起，减小了半导体器件的体积并避免了由于打线而产生的噪声；另外，本发明在制作的过程中不需要同时兼顾感测元件及第一衬底内形成的CMOS器件，降低了开发难度并缩短了开发周期。

在一实施例中，还包括在半导体器件内形成热敏电阻，以检测环境温度。在一些实施例中，热敏电阻包括单层膜结构或者多层膜结构，热敏电阻结构为多层膜结构时，各膜层的材料不同或掺杂浓度不同。在一些实施例中，热敏电阻结构的材料为具有热敏性的材料，包括：铝、锰、铜、硅、钴、铁、镍、锌等一种、两种或两种以上的金属或金属氧化物；或者含重金属掺杂的半导体层，重金属掺杂的离子为：铝、铜、金、铂、银、镍、铁、锰、钼、钨、钛、锌、汞、镉、铬及钒中的一个或多个。在一些实施例中，热敏电阻结构为蛇形排布或螺旋状排布的线状条。

在一实施例中，可以将热敏电阻形成于第一介质层内，可以在形成互连电路等金属层的过程中，通过对金属层图形化形成热敏电阻；或者在第一基底内制作读出电路的工艺中通过掺杂工艺，形成热敏电阻。由于读出电路与第一介质层之间键合连接，使得热电堆与读出电路之间的距离较近，从而可以将热敏电阻形成于读出电路内，依旧能够准确获得热电堆的冷端温度。

在其他实施例中，还可以在形成热电堆的过程中形成热敏电阻。具体的，热电堆形成过程中，通过图形化第二部件材料层形成第二部件；可以在图形化第二部件材料层的同时形成热敏电阻，热敏电阻的材料与第二部件的材料相同。

在一些实施例中，热电堆结构的冷端与热敏电阻距离范围在3um到200um之间，既可以确保热电堆中热端的热量不会通过热敏电阻迅速散热至外界，影响半导体器件的测量精度，也可以保证热电堆和热敏电阻所占的总面积不会太大。本领域技术人员可以根据需要，合理设置热敏电阻的材料以及位置。

实施例2

参考图12a，本实施例提供一种半导体器件，包括：

第一基底100，第一基底100内形成有读出电路；

具有空腔130的介质层10，位于第一基底100上，介质层10内设有互连电路120，互连电路120与读出电路电连接；

感测元件，位于介质层10中且空腔130的上方，感测元件与互连电路120电连接。

通过提供带有读出电路的第一基底和具有空腔130的介质层并在介质层上形成感测元件并实现电连接，减小了半导体器件的体积并避免了由于打线而产生的噪声；另外，本发明在制作的过程中不需要同时兼顾感测元件及第一基底内形成的CMOS器件，降低了开发难度并缩短了开发周期。

读出电路，读出电路为专用于热电堆红外传感器设计的专用集成电路(ASIC)，本领域技术人员，可以根据热电堆的具体电路形式以及检测要求，设计合适的ASIC电路，在此不作限定。

在本实施例中，感测元件包括第一部件203和第二部件204，第一部件203的材料为单晶硅薄膜或多晶硅薄膜。需要说明的是感测元件可以是热电堆，也可以是其它器件，在本实施例中，感测元件包括热电堆。

在本实施例中，介质层101包括：热电堆，热电堆包括热端402与冷端401。热电堆包括若干热电偶，热电偶包括第一部件203和第二部件204，第一部件203和第二部件204的一端分别通过导电柱与互连线连接，以实现第一部件203和第二部件204的电连接。该实施例中，第一部件203和第二部件204位于同一层，在其他实施例中，第一部件203和和第二部件204还可以位于不同层。介质层10内可形成有多个阵列分布的热电堆，或单个热电堆。

热电堆与互连电路120的电连接结构包括，位于介质层10的上表面并延伸至互连电路120上的第一插塞211，位于介质层10的上表面并延伸至第一部件203或第二部件204上的第二插塞212，位于介质层10的上表面并连接第一插塞211和第二插塞212的互线线213，电连接结构210包括第一插塞211、第二插塞212和互连线213。第一插塞211、第二插塞212和互连线213的材料在实施例1中已说明，具体请参考实施例1。

介质层10内还包括热反射层110，热反射层110位于空腔130的下方。该实施例中，热反射层110为金属层，同时又作为红外反射层，对红外光起到反射作用。

通过在空腔130的下方形成热反射层110，用于将透过吸收层141的红外光反射回空腔130内，以减少热端402的热量向外耗散。空腔130的厚度为红外线波长的1/4，使得红外线在空腔130上下表面反射，形成共振腔，能够提高空腔130的隔热效果，提高温度检测的准确性。

在本实施例中，该半导体器件还包括释放通道105，位于介质层10的上表面并延伸至空腔130。

释放通道105用于释放在制作工艺中形成在空腔130中的牺牲层材料，在这里不做过多描述。

在本实施例中，该半导体器件还包括支撑层140，位于介质层10上；支撑层140包括固定于介质层10的热端402位置处的支撑部140a，以及由支撑部140a支撑悬空于介质层10上方的悬空部140b，悬空部140b与热电堆的热端402以外区域之间具有隔热间隙150；支撑层140背离介质层10的一侧表面形成有吸收层141。

吸收层141用于吸收热红外辐射光，由于固体的导热性较高，吸收层141吸收红外光产生的热量经过支撑层140与介质层10连接的支撑部140a，传递至热电堆的热端402。而热电堆的冷端401与吸收层141之间通过隔热间隙150隔离，因此不会将热量传递至冷端401。可以通过形成多个支撑部140a以提高支撑层的支撑能力。

由于不仅可以在热电堆的热端402对应位置处形成吸收层141，以便将热量传递至热端，还可以在冷端401对应区域形成吸收层141，因此可以大幅度提高吸收层的面积，使的吸收层141的面积可以等于或大于单个热电堆像元的面积，最大化红外吸收面积，最大程度提升红外吸收能力，从而获得更高的热响应率，提高传感灵敏度和精度。在同样传感灵敏度和精度要求下，则可以进一步缩小热电堆像元的面积，从而缩小红外传感器的芯片面积。

在其他实施方式中，在采用的吸收层141强度较大的情况下，可以不用形成支撑层140，可以直接包括吸收层141，位于介质层10上；吸收层141包括导热吸收部和悬空吸收部；导热吸收部固定于介质层10上，与热电堆的热端402位置对应；悬空吸收部由导热吸收部支撑，与热电堆的热端402以外区域之间具有隔热间隙150。

在一些实施例中，半导体器件还包括热敏电阻(图中未示出)，用于检测环境温度，作为热电堆的冷端温度参考值。热敏电阻的材料、形状等在实施例1中已详细描述，此处不再赘述。

在一些实施例中，热电堆结构的冷端401与热敏电阻距离范围在3um到200um之间，既可以确保热电堆中热端401的热量不会通过热敏电阻迅速散热至外界，影响红外热堆传感器的测量精度，也可以保证热电堆和热敏电阻所占的总面积不会太大。本领域技术人员可以根据需要，合理设置热敏电阻的材料以及位置。

参考图13，为本发明另一实施例的半导体器件的封装结构的示意图，包括如前述实施例的半导体器件，还包括：

电连接部，电连接部包括贯穿第一基底100的导电插塞160，导电插塞160的一端与外部电路电连接，另一端与互连电路120电连接；

需要说明的是，介质层10内包括金属层，所述金属层与热反射层110电连接，从而实现互连电路120与外部电路的电连接。

封盖基板300，封盖基板300与第一基底100键合连接。

封盖基板300与第一基底100之间形成空腔，介质层10位于空腔内；电连接部，电连接部包括贯穿第一基底100的导电插塞160，导电插塞160的一端与外部电路电连接，另一端与互连电路120电连接，通过将互连电路120与导电插塞160电连接，最终能实现热电堆与外部电路的电连接。

该实施例中，半导体器件的封装结构，包括热电堆像元阵列以及吸收层等结构，具体请参考前述实施例中的描述。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (25)

1.一种半导体器件的制作方法，其特征在于，包括：

提供第一衬底，所述第一衬底包括含有读出电路的第一基底，以及第一基底上具有互连电路的第一介质层，所述互连电路连接所述读出电路，所述第一介质层设有空腔；

在所述空腔中填充第一牺牲层；

在所述第一衬底上形成感测元件，所述感测元件与所述互连电路电连接；

释放所述第一牺牲层。

2.根据权利要求1所述的一种半导体器件的制作方法，其特征在于，所述空腔的形成方法包括：

提供所述第一基底，所述第一基底包括读出电路；

在所述第一基底上形成第一介质层，再在第一介质层内形成互连电路；或，在所述第一基底上形成多层子介质层，在子介质层之间形成子互连电路，所述子互连电路相互连通，所述多层子介质层形成所述第一介质层；

刻蚀所述第一介质层形成所述空腔。

3.根据权利要求1所述的一种半导体器件的制作方法，其特征在于，所述空腔的厚度为1/4λ，其中λ为红外线的波长。

4.根据权利要求1所述的一种半导体器件的制作方法，其特征在于，所述感测元件包括第一部件和第二部件，所述第一部件为单晶硅薄膜或多晶硅薄膜。

5.根据权利要求4所述的一种半导体器件的制作方法，其特征在于，所述感测元件包括热电堆。

6.根据权利要求5所述的一种半导体器件的制作方法，其特征在于，所述热电堆的形成方法包括：

形成所述第一牺牲层之后，在所述第一介质层上形成第三介质层，所述第三介质层覆盖所述第一牺牲层，在所述第一衬底上键合第二衬底，所述第二衬底依次包括第二基底、第二介质层和第一部件材料层；

所述第一衬底与所述第二衬底键合之后，所述第一部件材料层位于所述第一衬底上，去除所述第二基底和所述第二介质层；

刻蚀所述第一部件材料层，形成所述第一部件；

在所述第一衬底上形成第二部件材料层，刻蚀所述第二部件材料层，形成所述第二部件，所述热电堆包括所述第一部件和所述第二部件。

7.根据权利要求5所述的一种半导体器件的制作方法，其特征在于，所述热电堆的形成方法包括：

形成所述第一牺牲层之后，在所述第一介质层上形成第三介质层，所述第三介质层覆盖所述第一牺牲层，在所述第一衬底上键合第二衬底，所述第二衬底依次包括第二基底、第二介质层以及形成在所述第二介质层上的第一部件和第二部件；

第一衬底与第二衬底键合之后，所述第一部件和所述第二部件位于所述第一衬底上，去除所述第二基底和所述第二介质层；

所述热电堆包括所述第一部件和所述第二部件。

8.根据权利要求6或7所述的一种半导体器件的制作方法，其特征在于，所述第二部件的材料为半导体、金属以及有机导电薄膜中的任一种。

9.根据权利要求6或7所述的一种半导体器件的制作方法，其特征在于，所述热电堆与所述互连电路电连接包括：

形成所述第一部件和所述第二部件之后，在所述第三介质层上形成第四介质层，所述第四介质层覆盖所述第一部件和所述第二部件，所述热电堆包括所述第一部件和所述第二部件；所述热电堆通过电连接结构与所述互连电路连接；

热电堆与所述互连电路电连接之后，在所述第四介质层上形成第五介质层，所述第五介质层覆盖所述热电堆和所述电连接结构。

10.根据权利要求9所述的一种半导体器件的制作方法，其特征在于，所述热电堆与所述互连电路电连接之后，包括：

在所述第五介质层的上表面形成延伸至所述第一牺牲层的释放通道；

在所述第五介质层上形成第二牺牲层，所述第二牺牲层填充所述释放通道。

11.根据权利要求10所述的一种半导体器件的制作方法，其特征在于，在形成所述第二牺牲层之后且释放所述第一牺牲层之前，还包括：

对所述第二牺牲层进行图形化，形成支撑孔，所述支撑孔暴露出所述热电堆的热端；在所述第二牺牲层表面以及所述支撑孔内形成吸收层。

12.根据权利要求11所述的热红外传感器的形成方法，其特征在于，在形成所述吸收层之前，在所述第二牺牲层表面形成支撑层，再在所述支撑层表面形成所述吸收层。

13.根据权利要求11或12所述的一种半导体器件的制作方法，其特征在于，形成所述吸收层之后，还包括：

释放第二牺牲层，形成位于所述第五介质层与所述吸收层之间的隔热间隙；

释放第一牺牲层形成所述空腔。

14.根据权利要求1所述的一种半导体器件的制作方法，其特征在于，在所述第一衬底内还形成热反射层，所述热反射层位于所述空腔的下方，所述热反射层的材料包括金属。

15.根据权利要求5所述的一种半导体器件的制作方法，其特征在于，在所述第一介质层内形成互连电路的工艺中形成热敏电阻。

16.根据权利要求6所述的一种半导体器件的制作方法，其特征在于，在形成第二部件的同时形成热敏电阻。

17.根据权利要求15或16所述的一种半导体器件的制作方法，其特征在于，所述热电堆的冷端与所述热敏电阻之间的距离范围为3μm～200μm。

18.一种半导体器件，其特征在于，包括：

第一基底，所述第一基底内形成有读出电路；

具有空腔的介质层，位于所述第一基底上，所述介质层内设有互连电路，所述互连电路与所述读出电路电连接；

感测元件，位于所述介质层中且所述空腔的上方，所述感测元件与所述互连电路电连接。

19.根据权利要求18所述的一种半导体器件，其特征在于，所述感测元件包括第一部件和第二部件，所述第一部件的材料为单晶硅薄膜或多晶硅薄膜。

20.根据权利要19所述的一种半导体器件，其特征在于，所述感测元件包括热电堆。

21.根据权利要求20所述的一种半导体器件，其特征在于，还包括吸收层，位于所述第一衬底上；所述吸收层包括导热吸收部和悬空吸收部；所述导热吸收部固定于所述第一衬底上，与热电堆的热端位置对应；所述悬空吸收部由所述导热吸收部支撑，与所述热电堆的热端以外区域之间具有隔热间隙。

22.根据权利要求21所述的一种半导体器件，其特征在于，还包括：支撑层，位于所述第一衬底上；所述支撑层包括固定于所述第一衬底的热端位置处的支撑部，以及由所述支撑部支撑悬空于所述第一衬底上方的悬空部，所述悬空部与所述热电堆的热端以外区域之间具有隔热间隙；所述支撑层背离所述第一衬底的一侧表面形成有所述吸收层。

23.根据权利要求22所述的一种半导体器件，其特征在于，还包括释放通道，位于所述介质层的上表面并延伸至所述空腔。

24.根据权利要求20-23任意一项所述的一种半导体器件，其特征在于，所述热电堆阵列排布。

25.一种半导体器件的封装结构，其特征在于，包括如18-23任意一项所述的半导体器件，还包括：

电连接部，所述电连接部包括贯穿所述第一基底的导电插塞，所述导电插塞的一端与外部电路电连接，另一端与所述互连电路电连接；

封盖基板，所述封盖基板与所述第一基底键合连接。

Images