CN114694722A - 用于暂时中止和恢复操作的存储器装置 - Google Patents

用于暂时中止和恢复操作的存储器装置 Download PDF

Info

Publication number
CN114694722A
CN114694722A CN202111635918.XA CN202111635918A CN114694722A CN 114694722 A CN114694722 A CN 114694722A CN 202111635918 A CN202111635918 A CN 202111635918A CN 114694722 A CN114694722 A CN 114694722A
Authority
CN
China
Prior art keywords
command
memory device
execution
erase operation
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111635918.XA
Other languages
English (en)
Inventor
U·西奇利亚尼
F·蒙泰穆罗
E·N·李
D·斯里尼瓦桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114694722A publication Critical patent/CN114694722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及用于暂时中止和恢复操作的存储器装置。存储器装置可包含存储器单元阵列和配置成存取所述存储器单元阵列的控制器。所述控制器可进一步配置成：接收进行擦除操作的命令；和响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行。所述控制器可进一步配置成：在执行所述擦除操作时，接收进行编程操作的命令；响应于进行所述编程操作的所述命令，暂时中止所述擦除操作的所述执行；和在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。

Description

用于暂时中止和恢复操作的存储器装置
相关申请
本申请要求2020年12月30月提交的美国临时申请第63/131,830号的权益，所述临时申请由此以全文引用的方式并入本文中。
技术领域
本公开大体上涉及存储器，且特定来说，在一或多个实施例中，本公开涉及存储器装置内的暂时中止和恢复操作。
背景技术
存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器已发展成用于广泛范围的电子应用的受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷阱)或其它物理现象(例如，相变或偏振)进行编程，存储器单元的阈值电压(Vt)改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器和另一非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩展。
NAND快闪存储器为常见类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列中的一行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵列中的列包含在一对选择栅极之间(例如，在源极选择晶体管与漏极选择晶体管之间)串联连接在一起的存储器单元串(通常称为NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。在存储器单元串与源极之间和/或在存储器单元串与数据线之间使用多于一个选择栅极的变型是已知的。
发明内容
在一个方面中，本申请提供一种存储器装置，其包括：存储器单元阵列；和控制器，其配置成存取所述存储器单元阵列，其中所述控制器进一步配置成：接收进行擦除操作的命令；响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；在执行所述擦除操作时，接收进行编程操作的命令；响应于进行所述编程操作的所述命令，暂时中止所述擦除操作的所述执行；和在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
在另一方面中，本申请提供一种存储器装置，其包括：存储器单元阵列；和控制器，其配置成存取所述存储器单元阵列，其中所述控制器进一步配置成：接收进行擦除操作的命令；响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；接收暂时中止所述擦除操作的所述执行的命令；响应于暂时中止所述擦除操作的所述执行的所述命令，暂时中止所述擦除操作的所述执行；在所述擦除操作的所述执行暂时中止的情况下，接收进行编程操作的命令；响应于进行所述编程操作的所述命令，执行所述编程操作；和响应于所述编程操作的所述执行完成，恢复所述擦除操作的所述执行。
在又一方面中，本申请提供一种存储器装置，其包括：存储器单元阵列；和控制器，其配置成存取所述存储器单元阵列，其中所述控制器进一步配置成：接收进行擦除操作的命令；响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；在执行所述擦除操作时，接收进行编程操作的命令序列的至少一部分，所述命令序列包括至少初始编程命令、地址和数据；响应于所述命令序列的至少一部分，暂时中止所述擦除操作的所述执行；和在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
附图说明
图1为根据实施例的与作为电子系统的部分的处理器通信的存储器的简化框图。
图2A至2C为如可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。
图3A至3C为描绘根据实施例的在存储器内的暂时中止和恢复操作的简化时序图。
图4A至4C为描绘根据其它实施例的在存储器内的暂时中止和恢复操作的简化时序图。
图5A至5C为描绘根据其它实施例的在存储器内的暂时中止和恢复操作的简化时序图。
图6A至6E为描绘根据其它实施例的在存储器内的暂时中止和恢复操作的简化时序图。
图7A至7D为根据实施例的操作存储器的方法的流程图。
图8A至8D为根据另一实施例的操作存储器的方法的流程图。
图9A至9D为根据另一实施例的操作存储器的方法的流程图。
图10A至10D为根据另一实施例的操作存储器的方法的流程图。
图11A至11G为根据另一实施例的操作存储器的方法的流程图。
图12A至12D为根据另一实施例的操作存储器的方法的流程图。
图13为根据另一实施例的操作存储器的方法的流程图。
具体实施方式
在以下详细描述中，参考附图，所述附图形成本发明的一部分，且其中借助于说明展示特定实施例。在图式中，在整个若干视图中，相同参考标号描述大体上类似的组件。在不脱离本公开的范围的情况下，可利用其它实施例且可进行结构、逻辑和电性改变。因此，不应按限制性意义来看待以下详细描述。
举例来说，本文中所使用的术语“半导体”可指一层材料、晶片或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前工艺步骤在基底半导体结构中形成区/结，且术语半导体可包含含有这种区/结的下伏层。
除非另外从上下文显而易见，否则如本文中所使用的术语“导电(conductive)”以及其各种相关形式(例如，导电(conduct)、以导电方式(conductively)、导电(conducting)、导电(conduction)、导电性(conductivity)等)指代电学上的导电。类似地，除非另外从上下文显而易见，否则如本文中所使用的术语“连接(connecting)”以及其各种相关形式(例如，连接(connect)、连接(connected)、连接(connection)等)指代电连接。
在本文中认识到，即使在值可能预期相等的情况下，工业加工和操作的可变性和精确度仍可能引起与其预期值的差异。这些可变性和精确度将通常取决于在集成电路装置的制造和操作中利用的技术。因此，如果值预期相等，那么认为那些值相等而不考虑其所得值。
图1为根据实施例的呈存储器(例如，存储器装置)100的形式的第一设备与呈处理器130的形式的第二设备通信作为呈电子系统的形式的第三设备的部分的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和其类似物。处理器130，例如存储器装置100外部的控制器，可为存储器控制器或另一外部主机装置。
存储器装置100包含可逻辑上布置成行和列的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(通常称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(通常称为位线)。单个存取线可与存储器单元的多于一个逻辑行相关联且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未展示)能够编程为至少两个目标数据状态中的一个。
提供行解码电路系统108和列解码电路系统110以解码地址信号。接收地址信号且对其进行解码以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O)控制电路系统112以管理命令、地址和数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与I/O控制电路系统112和行解码电路系统108和列解码电路系统110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和控制逻辑116通信以锁存传入命令。
控制器(例如，在存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取，且可产生用于外部处理器130的状态信息，即，控制逻辑116配置成对存储器单元阵列104进行存取操作(例如，感测操作[其可包含读取操作和验证操作]、编程操作和/或擦除操作)。控制逻辑116与行解码电路系统108和列解码电路系统110通信以响应于地址而控制行解码电路系统108和列解码电路系统110。控制逻辑116可包含指令寄存器128，所述指令寄存器128可表示用于存储计算机可读指令的计算机可用存储器。对于一些实施例，指令寄存器128可表示固件。替代地，指令寄存器128可表示存储器单元阵列104的存储器单元的分组，例如预留的存储器单元块。
控制逻辑116还可与高速缓存寄存器118通信。高速缓存寄存器118锁存如由控制逻辑116引导的传入或传出数据，以分别在存储器单元阵列104忙碌地写入或读取其它数据时临时存储数据。在编程操作(例如，写入操作)期间，数据可从高速缓存寄存器118传递到数据寄存器120以用于传送到存储器单元阵列104；接着可从I/O控制电路系统112将新数据锁存于高速缓存寄存器118中。在读取操作期间，可将数据从高速缓存寄存器118传递到I/O控制电路系统112以用于输出到外部处理器130；接着可将新数据从数据寄存器120传递到高速缓存寄存器118。高速缓存寄存器118和/或数据寄存器120可形成存储器装置100的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图1中未展示)以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路系统112和控制逻辑116通信以锁存状态信息以用于输出到处理器130。
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、读取启用RE#和写保护WP#。取决于存储器装置100的性质，可进一步经由控制链路132接收额外或替代的控制信号(未展示)。存储器装置100经由多路复用的输入/输出(I/O)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)且经由I/O总线134将数据输出到处理器130。
举例来说，可在输入/输出(I/O)控制电路系统112处经由I/O总线134的I/O引脚[7:0]接收命令，且接着可将所述命令写入到命令寄存器124中。可在I/O控制电路系统112处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收地址，且接着可将所述地址写入到地址寄存器114中。可在I/O控制电路系统112处经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓存寄存器118中。可随后将数据写入到数据寄存器120中以用于编程存储器单元阵列104。对于另一实施例，可省略高速缓存寄存器118，且可将数据直接写入到数据寄存器120中。还可经由用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数据。虽然可参考I/O引脚，但其可包含通过外部装置(例如，处理器130)实现到存储器装置100的电连接的任何导电节点，例如常用的导电垫或导电凸块。
所属领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图1的存储器装置100。应认识到，参考图1所描述的各种块组件的功能可能不必分离到集成电路装置的不同组件或组件部分。举例来说，集成电路装置的单个组件或组件部分可适于进行图1的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分，以进行图1的单个块组件的功能性。
另外，虽然根据各种信号的接收和输出的流行惯例描述了特定I/O引脚，但应注意，可在各种实施例中使用其它组合或其它数目的I/O引脚(或其它I/O节点结构)。
图2A为如可用于参考图1所描述的类型的存储器中的存储器单元阵列200A(例如NAND存储器阵列)的一部分(例如，作为存储器单元阵列104的一部分)的示意图。存储器阵列200A包含存取线(例如，字线)2020到202N和数据线(例如，位线)2040到204M。存取线202可以多对一关系连接到图2A中未展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200A可形成于半导体之上，所述半导体例如可导电掺杂以具有例如p型导电性的导电性类型以例如形成p阱，或具有n型导电性的导电性类型以例如形成n阱。
存储器阵列200A可布置成行(各自对应于存取线202)和列(各自对应于数据线204)。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如NAND串2060到206M中的一个。每一NAND串206可能连接(例如，选择性地连接)到共同源极(SRC)216且可能包含存储器单元2080到208N。存储器单元208可表示用于存储数据的非易失性存储器单元。存储器单元2080到208N可包含旨在用于存储数据的存储器单元，且可进一步包含不旨在用于存储数据的其它存储器单元，例如虚设存储器单元。虚设存储器单元通常不可由存储器的用户存取，且替代地，通常并入到串联连接的存储器单元串中以获得众所周知的操作优点。
每一NAND串206的存储器单元208可串联连接在例如选择栅极2100到210M中的一个(例如，其可为源极选择晶体管，通常称为选择栅极源极)的选择栅极210(例如，场效应晶体管)与例如选择栅极2120到212M中的一个(例如，其可为漏极选择晶体管，通常称为选择栅极漏极)的选择栅极212(例如，场效应晶体管)之间。选择栅极2100到210M可共同地连接到选择线214，例如源极选择线(SGS)，且选择栅极2120到212M可共同地连接到选择线215，例如漏极选择线(SGD)。虽然描绘为传统的场效应晶体管，但选择栅极210和212可利用与存储器单元208类似(例如，与存储器单元208相同)的结构。选择栅极210和212可表示串联连接的多个选择栅极，其中串联的每一选择栅极配置成接收相同或独立的控制信号。
每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应NAND串206的存储器单元2080。举例来说，选择栅极2100的漏极可连接到对应NAND串2060的存储器单元2080。因此，每一选择栅极210可配置成选择性地将对应NAND串206连接到共同源极216。每一选择栅极210的控制栅极可连接到选择线214。
每一选择栅极212的漏极可连接到用于对应NAND串206的数据线204。举例来说，选择栅极2120的漏极可连接到用于对应NAND串2060的数据线2040。每一选择栅极212的源极可连接到对应NAND串206的存储器单元208N。举例来说，选择栅极2120的源极可连接到对应NAND串2060的存储器单元208N。因此，每一选择栅极212可配置成选择性地将对应NAND串206连接到对应数据线204。每一选择栅极212的控制栅极可连接到选择线215。
图2A中的存储器阵列可为准二维存储器阵列，且可具有大体上平面结构，例如，其中共同源极216、NAND串206和数据线204在大体上平行平面中延伸。替代地，图2A中的存储器阵列可为三维存储器阵列，例如，其中NAND串206可大体上垂直于含有共同源极216的平面且大体上垂直于含有数据线204的平面而延伸，含有数据线204的平面可大体上平行于含有共同源极216的平面。
如图2A中所展示，存储器单元208的典型构造包含可(例如，通过阈值电压的改变)确定存储器单元的数据状态的数据存储结构234(例如，浮动栅极、电荷阱或配置成存储电荷的另一结构)，和控制栅极236。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器单元208可进一步具有所定义源极/漏极(例如，源极)230和所定义源极/漏极(例如，漏极)232。存储器单元208的控制栅极236连接到(且在一些情况下形成)存取线202。
存储器单元208的列可为选择性地连接到给定数据线204的NAND串206或多个NAND串206。存储器单元208的行可为共同地连接到给定存取线202的存储器单元208。存储器单元208的行可(但不必)包含共同地连接到给定存取线202的所有存储器单元208。存储器单元208的行可通常划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页通常包含共同地连接到给定存取线202的每隔一个存储器单元208。举例来说，共同地连接到存取线202N且选择性地连接到偶数数据线204(例如，数据线2040、2042、2044等)的存储器单元208可为存储器单元208(例如，偶数存储器单元)一个物理页，而共同地连接到存取线202N且选择性地连接到奇数数据线204(例如，数据线2041、2043、2045等)的存储器单元208可为存储器单元208(例如，奇数存储器单元)的另一物理页。虽然数据线2043到2045未明确描绘于图2A中，但从图式显而易见，存储器单元阵列200A的数据线204可从数据线2040到数据线204M连续地编号。共同地连接到给定存取线202的存储器单元208的其它分组还可定义存储器单元208的物理页。对于某些存储器装置，共同地连接到给定存取线的所有存储器单元可视为存储器单元的物理页。在单个读取操作期间读取或在单个编程操作期间编程的存储器单元的物理页(例如，存储器单元的上部页或下部页)的部分(在一些实施例中，其可仍为整个行)可视为存储器单元的逻辑页。存储器单元块可包含配置成一起擦除的那些存储器单元，例如连接到存取线2020到202N的所有存储器单元(例如，共享共同存取线202的所有NAND串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。
虽然结合NAND快闪论述图2A的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS或配置成存储电荷的另一数据存储结构)和其它架构(例如，AND阵列、NOR阵列等)。
图2B为如可用于参考图1所描述的类型的存储器中的存储器单元阵列200B的一部分(例如，作为存储器单元阵列104的一部分)的另一示意图。图2B中相同编号的元件对应于如关于图2A所提供的描述。图2B提供三维NAND存储器阵列结构的一个实例的额外细节。三维NAND存储器阵列200B可并入可包含半导体柱的竖直结构，其中柱的一部分可充当NAND串206的存储器单元的沟道区。NAND串206可各自通过选择晶体管212(例如，其可为漏极选择晶体管，通常称为选择栅极漏极)选择性地连接到数据线2040到204M，且通过选择晶体管210(例如，其可为源极选择晶体管，通常称为选择栅极源极)选择性地连接到共同源极216。多个NAND串206可选择性地连接到同一数据线204。NAND串206的子集可通过使选择线2150偏置到215K以选择性地激活各自在NAND串206与数据线204之间的特定选择晶体管212来连接到其相应数据线204。可通过偏置选择线214来激活选择晶体管210。每一存取线202可连接到存储器阵列200B的多行存储器单元。通过特定存取线202彼此共同地连接的存储器单元行可统称为层次。
三维NAND存储器阵列200B可形成于外围电路系统226之上。外围电路系统226可表示用于存取存储器阵列200B的各种电路系统。外围电路系统226可包含互补电路元件。举例来说，外围电路系统226可包含形成于同一半导体衬底上的n沟道晶体管和p沟道晶体管两者，这种工艺通常称为CMOS或互补金属氧化物半导体。虽然由于集成电路制造和设计的进步，CMOS常常不再利用严格的金属氧化物半导体构造，但为了方便起见保留CMOS命名。
图2C为如可用于参考图1所描述的类型的存储器中的存储器单元阵列200C的一部分(例如，作为存储器单元阵列104的一部分)的另外示意图。图2C中相同编号的元件对应于如关于图2A所提供的描述。存储器单元阵列200C可包含如图2A中所描绘的串联连接的存储器单元串(例如，NAND串)206、存取(例如，字)线202、数据(例如，位)线204、选择线214(例如，源极选择线)、选择线215(例如，漏极选择线)和源极216。举例来说，存储器单元阵列200A的一部分可为存储器单元阵列200C的一部分。图2C描绘将NAND串206分组成存储器单元块250，例如存储器单元块2500到250L。存储器单元块250可为可在单个擦除操作中一起擦除的存储器单元208的分组，有时称为擦除块。每一存储器单元块250可包含共同地与单个选择线215(例如选择线2150)相关联的那些NAND串206。存储器单元块2500的源极216可为与存储器单元块250L的源极216相同的源极。举例来说，每一存储器单元块2500到250L可选择性地共同连接到源极216。一个存储器单元块250的存取线202和选择线214和215可分别与存储器单元块2500到250L中的任何其它存储器单元块的存取线202和选择线214和215没有直接连接。
数据线2040到204M可连接(例如，选择性地连接)到缓冲器部分240，所述缓冲器部分240可为存储器的数据缓冲器的一部分。缓冲器部分240可对应于存储器平面(例如，存储器单元块2500到250L的集合)。缓冲器部分240可包含用于感测相应数据线204上所指示的数据值的感测电路(图2C中未展示)。
虽然图2C的存储器单元块250描绘每存储器单元块250仅一个选择线215，但存储器单元块250可包含共同地与多于一个选择线215相关联的那些NAND串206。举例来说，存储器单元块2500的选择线2150可对应于图2B的存储器阵列200B的选择线2150，且图2C的存储器阵列200C的存储器单元块可进一步包含与图2B的选择线2151到215K相关联的那些NAND串206。在具有与多个选择线215相关联的NAND串206的这种存储器单元块250中，通常与单个选择线215相关联的那些NAND串206可称为存储器单元子块。每一这种存储器单元子块可响应于其相应选择线215选择性地连接到缓冲器部分240。
如下文参考图3A至3C更详细地描述，可暂时中止存储器单元阵列内的所选择存储器单元的编程操作以进行较高优先级读取操作。一旦较高优先级读取操作完成，就可恢复编程操作。类似地，可暂时中止存储器单元阵列内的所选择存储器单元的擦除操作以进行较高优先级读取或编程操作。一旦较高优先级读取或编程操作完成，就可恢复擦除操作。为了暂时中止和恢复擦除或编程操作，可在存储器装置就绪以接收命令时的适当时间将暂时中止命令和恢复命令从主机装置传输到存储器装置。实施这些暂时中止和恢复操作利用主机装置与存储器装置之间的总线开销。
图3A为根据实施例的暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)302(例如，由图1的存储器装置100输出)、输入/输出(I/O)命令304(例如，经由I/O总线134从主机装置130传输到存储器装置100的命令)和内部存储器装置(NAND)操作306(例如，存储器装置100的内部操作)。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前编程命令，编程操作的执行在存储器装置内处于进行中。在编程操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在时间t1处，主机装置将编程暂时中止命令传输到存储器装置。在时间t2处，响应于编程暂时中止命令，存储器装置开始编程暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止编程操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，编程操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定编程操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将读取命令传输到存储器装置。在时间t5处，响应于读取命令，存储器装置开始读取操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行读取操作。在一些实施例中，可在时间t5与t6之间进行多个读取操作。
在时间t6处，读取操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器以确定是否可恢复编程操作。在时间t7处，响应于成功状态检查，主机装置将编程恢复命令传输到存储器装置。在时间t8处，响应于编程恢复命令，存储器装置开始编程恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程恢复操作。在时间t8与t9之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复编程操作。在时间t9处，编程恢复操作完成，且编程操作的执行继续。
时间t4处的读取命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令或另一合适的读取命令。读取参数页命令可用于读取存储器装置的能力。读取唯一ID命令可用于读取编程到存储器装置中的唯一标识符。设定特征命令和获取特征命令可用于修改存储器装置的默认开机行为。读取页多平面命令可用于将数据从多于一个存储器平面同时复制到指定高速缓存寄存器。iWL读取命令可用于从连接到中间字线的存储器单元(例如，定位在存储器单元块内的最上部存取线与最下部存取线之间的存取线)读取数据。
图3B为根据实施例的暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)302、输入/输出(I/O)命令304和内部存储器装置(NAND)操作306。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将擦除暂时中止命令传输到存储器装置。在时间t2处，响应于擦除暂时中止命令，存储器装置开始擦除暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，擦除操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定擦除操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将读取命令传输到存储器装置。在时间t5处，响应于读取命令，存储器装置开始读取操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行读取操作。在一些实施例中，可在时间t5与t6之间进行多个读取操作。
在时间t6处，读取操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器以确定是否可恢复擦除操作。在时间t7处，响应于成功状态检查，主机装置将擦除恢复命令传输到存储器装置。在时间t8处，响应于擦除恢复命令，存储器装置开始擦除恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除恢复操作。在时间t8与t9之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t9处，擦除恢复操作完成，且擦除操作的执行继续。
时间t4处的读取命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令、高速缓存读取命令、回拷命令或另一合适的读取命令。高速缓存读取命令可用于从高速缓存寄存器输出数据，同时将其它数据读取到数据寄存器中。回拷命令可用于使用高速缓存寄存器将存储器平面内的数据从一页传送到另一页。
图3C为根据实施例的暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)302、输入/输出(I/O)命令304和内部存储器装置(NAND)操作306。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如，在编程操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将擦除暂时中止命令传输到存储器装置。在时间t2处，响应于擦除暂时中止命令，存储器装置开始擦除暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，擦除操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定擦除操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将编程命令传输到存储器装置。在时间t5处，响应于编程命令，存储器装置开始编程操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在一些实施例中，可在时间t5与t6之间进行多个编程操作。
在时间t6处，编程操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器以确定是否可恢复擦除操作。在时间t7处，响应于成功状态检查，主机装置将擦除恢复命令传输到存储器装置。在时间t8处，响应于擦除恢复命令，存储器装置开始擦除恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除恢复操作。在时间t8与t9之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t9处，擦除恢复操作完成，且擦除操作的执行继续。
时间t4处的编程命令可包含初始编程命令、最终编程确认命令、多平面编程确认命令、高速缓存编程确认命令或另一合适的编程命令。初始编程命令可为主机装置传输到存储器装置以指示用于编程操作的命令序列(例如，命令、地址和数据)的开始的第一命令。最终编程确认命令可为主机装置传输到存储器装置以指示用于编程操作的命令序列的结束的最后命令。多平面编程确认命令可为命令序列内的用于编程存储器装置的特定平面的存储器单元的在地址和数据之后的中间命令。高速缓存编程确认命令可代替最终编程确认命令而使用以使得存储器装置能够将数据从数据寄存器写入到存储器阵列中，同时将待写入到存储器阵列的额外数据载入到高速缓存寄存器中。
归因于用于实施暂时中止和恢复操作的内部存储器装置命令，上文参考图3A至3C所描述的实施暂时中止和恢复操作的时间可为不可预测的。另外，主机装置可请求状态检查以确定操作是否已暂时中止或是否可恢复。归因于内部存储器装置命令和状态检查，实施暂时中止和恢复操作的时延是不可预测的(例如，图3A至3C中的时间t1与t4之间和时间t6与t9之间的时延)。
图4A为根据另一实施例的暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)402(例如，由图1的存储器装置100输出)、输入/输出(I/O)命令404(例如，经由I/O总线134从主机装置130传输到存储器装置100的命令)和内部存储器装置(NAND)操作406(例如，存储器装置100的内部操作)。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前编程命令，编程操作的执行在存储器装置内处于进行中。在编程操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在时间t1处，主机装置将读取命令传输到存储器装置。在时间t2处，响应于读取命令，存储器装置开始编程暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止编程操作的执行，且准备存储器装置以执行读取操作。
在时间t3处，编程操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止编程操作的执行，存储器装置开始读取操作的执行。在时间t4处，读取操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定是否可恢复编程操作。在时间t5处，响应于成功状态检查，主机装置将编程恢复命令传输到存储器装置。在时间t6处，响应于编程恢复命令，存储器装置开始编程恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程恢复操作。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复编程操作。在时间t7处，编程恢复操作完成，且编程操作的执行继续。
在图4A的实施例中，不使用暂时中止命令。确切地说，响应于读取命令，存储器装置自动暂时中止编程操作的执行且开始读取操作的执行。另外，主机装置在开始读取操作的执行之前未将状态检查(例如，例如图3A的时间t3处的状态检查)传输到存储器装置。因此，图4A的实施例的编程暂时中止操作和后续读取操作可以比图3A的实施例中更少的时延实施。
图4B为根据另一实施例的暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)402、输入/输出(I/O)命令404和内部存储器装置(NAND)操作406。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前编程命令，编程操作的执行在存储器装置内处于进行中。在编程操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在时间t1处，主机装置将编程暂时中止命令传输到存储器装置。在时间t2处，响应于编程暂时中止命令，存储器装置开始编程暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止编程操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，编程操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定编程操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将读取命令传输到存储器装置。在时间t5处，响应于读取命令，存储器装置开始读取操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行读取操作。
在时间t6处，读取操作完成，且存储器装置自动开始编程恢复操作(例如，在未接收到编程恢复命令的情况下)。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复编程操作。在时间t7处，编程恢复操作完成，且编程操作的执行继续。
在图4B的实施例中，不使用恢复命令。确切地说，响应于读取操作的完成，存储器装置自动恢复编程操作的执行。另外，主机装置在恢复编程操作的执行之前未将状态检查(例如，例如图3A的时间t6处的状态检查)传输到存储器装置。因此，图4B的实施例中的编程恢复操作可以比图3A的实施例中更少的时延实施。
图4C为根据另一实施例的暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)402、输入/输出(I/O)命令404和内部存储器装置(NAND)操作406。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前编程命令，编程操作的执行在存储器装置内处于进行中。在编程操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在时间t1处，主机装置将读取命令传输到存储器装置。在时间t2处，响应于读取命令，存储器装置开始编程暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止编程操作的执行，且准备存储器装置以执行读取操作。
在时间t3处，编程操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止编程操作的执行，存储器装置开始读取操作的执行。在时间t4处，读取操作完成，且存储器装置自动开始编程恢复操作(例如，在未接收到编程恢复命令的情况下)。在时间t4与t5之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复编程操作。在时间t5处，编程恢复操作完成，且编程操作的执行继续。
在图4C的实施例中，既不使用暂时中止命令也不使用恢复命令。确切地说，响应于读取命令，存储器装置自动暂时中止编程操作的执行且开始读取操作的执行。响应于读取操作的完成，存储器装置自动恢复编程操作的执行。另外，主机装置在暂时中止或恢复编程操作的执行之前未将状态检查(例如，例如图3A的时间t3或t6处的状态检查)传输到存储器装置。因此，与图3A的实施例中相比，编程暂时中止和恢复操作可在图4C的实施例中以更少的时延实施。
图5A为根据另一实施例的暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)502(例如，由图1的存储器装置100输出)、输入/输出(I/O)命令504(例如，经由I/O总线134从主机装置130传输到存储器装置100的命令)和内部存储器装置(NAND)操作506(例如，存储器装置100的内部操作)。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将读取命令传输到存储器装置。在时间t2处，响应于读取命令，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行读取操作。
在时间t3处，擦除操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止擦除操作的执行，存储器装置开始读取操作的执行。在时间t4处，读取操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定是否可恢复擦除操作。在时间t5处，响应于成功状态检查，主机装置将擦除恢复命令传输到存储器装置。在时间t6处，响应于擦除恢复命令，存储器装置开始擦除恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除恢复操作。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t7处，擦除恢复操作完成，且擦除操作的执行继续。
在图5A的实施例中，不使用暂时中止命令。确切地说，响应于读取命令，存储器装置自动暂时中止擦除操作的执行且开始读取操作的执行。另外，主机装置在开始读取操作的执行之前未将状态检查(例如，例如图3B的时间t3处的状态检查)传输到存储器装置。因此，图5A的实施例的擦除暂时中止操作和后续读取操作可以比图3B的实施例中更少的时延实施。
图5B为根据另一实施例的暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)502、输入/输出(I/O)命令504和内部存储器装置(NAND)操作506。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将擦除暂时中止命令传输到存储器装置。在时间t2处，响应于擦除暂时中止命令，存储器装置开始擦除暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，编程操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定擦除操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将读取命令传输到存储器装置。在时间t5处，响应于读取命令，存储器装置开始读取操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行读取操作。
在时间t6处，读取操作完成，且存储器装置自动开始擦除恢复操作(例如，在未接收到擦除恢复命令的情况下)。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t7处，擦除恢复操作完成，且擦除操作的执行继续。
在图5B的实施例中，不使用恢复命令。确切地说，响应于读取操作的完成，存储器装置自动恢复擦除操作的执行。另外，主机装置在恢复擦除操作的执行之前未将状态检查(例如，例如图3B的时间t6处的状态检查)传输到存储器装置。因此，图5B的实施例中的擦除恢复操作可以比图3B的实施例中更少的时延实施。
图5C为根据另一实施例的暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)502、输入/输出(I/O)命令504和内部存储器装置(NAND)操作506。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如在读取操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将读取命令传输到存储器装置。在时间t2处，响应于读取命令，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行读取操作。
在时间t3处，擦除操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止擦除操作的执行，存储器装置开始读取操作的执行。在时间t4处，读取操作完成，且存储器装置自动开始擦除恢复操作(例如，在未接收到擦除恢复命令的情况下)。在时间t4与t5之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t5处，擦除恢复操作完成，且擦除操作的执行继续。
在图5C的实施例中，既不使用暂时中止命令也不使用恢复命令。确切地说，响应于读取命令，存储器装置自动暂时中止擦除操作的执行且开始读取操作的执行。响应于读取操作的完成，存储器装置自动恢复擦除操作的执行。另外，主机装置在暂时中止或恢复擦除操作的执行之前未将状态检查(例如，例如图3B的时间t3或t6处的状态检查)传输到存储器装置。因此，与图3B的实施例中相比，擦除暂时中止和恢复操作可在图5C的实施例中以更少的时延实施。
图6A为根据另一实施例的暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)602(例如，由图1的存储器装置100输出)、输入/输出(I/O)命令604(例如，经由I/O总线134从主机装置130传输到存储器装置100的命令)和内部存储器装置(NAND)操作606(例如，存储器装置100的内部操作)。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如，在编程操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将编程命令传输到存储器装置。在时间t2处，响应于编程命令，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行编程操作。
在时间t3处，擦除操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止擦除操作的执行，存储器装置开始编程操作的执行。在时间t4处，编程操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定是否可恢复擦除操作。在时间t5处，响应于成功状态检查，主机装置将擦除恢复命令传输到存储器装置。在时间t6处，响应于擦除恢复命令，存储器装置开始擦除恢复操作且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除恢复操作。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t7处，擦除恢复操作完成，且擦除操作的执行继续。
在图6A的实施例中，不使用暂时中止命令。确切地说，响应于编程命令，存储器装置自动暂时中止擦除操作的执行且开始编程操作的执行。另外，主机装置在开始编程操作的执行之前未将状态检查(例如，例如图3C的时间t3处的状态检查)传输到存储器装置。因此，图6A的实施例的擦除暂时中止操作和后续编程操作可以比图3C的实施例中更少的时延实施。
图6B为根据另一实施例的暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)602、输入/输出(I/O)命令604和内部存储器装置(NAND)操作606。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如，在编程操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将擦除暂时中止命令传输到存储器装置。在时间t2处，响应于擦除暂时中止命令，存储器装置开始擦除暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以接收其它命令。
在时间t3处，编程操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定擦除操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将编程命令传输到存储器装置。在时间t5处，响应于编程命令，存储器装置开始编程操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。
在时间t6处，编程操作完成，且存储器装置自动开始擦除恢复操作(例如，在未接收到擦除恢复命令的情况下)。在时间t6与t7之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t7处，擦除恢复操作完成，且擦除操作的执行继续。
在图6B的实施例中，不使用恢复命令。确切地说，响应于编程操作的完成，存储器装置自动恢复擦除操作的执行。另外，主机装置在恢复擦除操作的执行之前未将状态检查(例如，例如图3C的时间t6处的状态检查)传输到存储器装置。因此，图6B的实施例中的擦除恢复操作可以比图3C的实施例中更少的时延实施。
图6C为根据另一实施例的暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)602、输入/输出(I/O)命令604和内部存储器装置(NAND)操作606。为简单起见，存储器装置与主机装置之间的数据传送未在时序图中展示，例如，在编程操作期间的数据传送。
在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将编程命令传输到存储器装置。在时间t2处，响应于编程命令，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行编程操作。
在时间t3处，擦除操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止擦除操作的执行，存储器装置开始编程操作的执行。在时间t4处，编程操作完成，且存储器装置自动开始擦除恢复操作(例如，在未接收到擦除恢复命令的情况下)。在时间t4与t5之间，存储器装置准备存储器装置的相关部分(例如，存储器阵列)以恢复擦除操作。在时间t5处，擦除恢复操作完成，且擦除操作的执行继续。
在图6C的实施例中，既不使用暂时中止命令也不使用恢复命令。确切地说，响应于编程命令，存储器装置自动暂时中止擦除操作的执行且开始编程操作的执行。响应于编程操作的完成，存储器装置自动恢复擦除操作的执行。另外，主机装置在暂时中止或恢复擦除操作的执行之前未将状态检查(例如，例如图3C的时间t3或t6处的状态检查)传输到存储器装置。因此，与图3C的实施例中相比，擦除暂时中止和恢复操作可在图6C的实施例中以更少的时延实施。
图6D为根据另一实施例的暂时中止擦除操作以进行编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)602、输入/输出(I/O)命令604和内部存储器装置(NAND)操作606。在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1，主机装置将具有用于编程操作的数据输入(例如，用于编程的地址和/或数据)的编程命令序列传输到存储器装置。在时间t2处，响应于具有数据输入的编程命令序列，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。存储器装置可响应于接收到初始编程命令、地址、数据或命令序列的另一部分而开始擦除暂时中止操作。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行编程操作。
在时间t3处，擦除操作已暂时中止且就绪/忙碌控制信号保持下拉。在时间t3处，响应于暂时中止擦除操作的执行，存储器装置开始编程操作(例如，基于数据输入的编程设置操作)的执行。在时间t4处，编程设置操作完成，且存储器装置释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定编程设置操作是否完成。在时间t5处，响应于成功状态检查，主机装置将另一编程命令传输到存储器装置。在时间t6处，响应于编程命令，存储器装置继续编程操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。一旦编程操作完成，擦除操作就可如图6A中所说明响应于擦除恢复命令而恢复或如图6B中所说明而自动恢复。
图6E为根据另一实施例的暂时中止擦除操作以进行编程操作的简化时序图。时序图包含就绪/忙碌控制信号(R/B#)602、输入/输出(I/O)命令604和内部存储器装置(NAND)操作606。在时间t0处，响应于先前擦除命令，擦除操作的执行在存储器装置内处于进行中。在擦除操作的执行处于进行中的情况下，下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在时间t1处，主机装置将具有或不具有数据的编程命令(例如，初始编程命令)传输到存储器装置。在时间t2处，响应于编程命令，存储器装置开始擦除暂时中止操作(例如，在未接收到暂时中止命令的情况下)。在时间t2与t3之间，存储器装置可等待直到到达执行断点为止，在执行断点处暂时中止擦除操作的执行，且准备存储器装置以执行编程操作。
在时间t3处，编程操作已暂时中止，且释放就绪/忙碌控制信号以指示存储器装置就绪以接收其它编程命令。响应于就绪/忙碌控制信号的释放，主机装置请求存储器装置的状态检查。状态检查可轮询存储器装置的状态寄存器(例如，图1的122)以确定擦除操作是否暂时中止。在时间t4处，响应于成功状态检查，存储器装置将另一编程命令(或时间t1处的编程命令的数据)传输到存储器装置。在时间t5处，响应于编程命令(或数据)，存储器装置开始编程操作的执行且下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。一旦编程操作完成，擦除操作就可如图6A中所说明响应于擦除恢复命令而恢复或如图6B中所说明而自动恢复。
图7A至7D为根据实施例的操作存储器的方法700的流程图。方法700可至少部分地对应于图4A至4C。举例来说，图7A至7D可表示暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法700可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图7A中在702处所说明，控制器可接收进行编程操作的命令。在704处，控制器可响应于进行编程操作的命令而开始编程操作的执行。在706处，控制器可在执行编程操作时接收进行读取操作的命令。进行读取操作的命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令或另一合适的读取命令。
在708处，控制器可响应于进行读取操作的命令而暂时中止编程操作的执行。在一个实例中，控制器可在未接收到暂时中止命令的情况下暂时中止编程操作的执行。在710处，控制器可在编程操作的执行暂时中止的情况下执行读取操作。在一个实例中，控制器可进一步响应于读取操作的执行完成而在未接收到恢复命令的情况下恢复编程操作的执行。另一实例，控制器可进一步响应于读取操作的执行完成而响应于接收到恢复命令而恢复编程操作的执行。
如图7B中在712处所说明，控制器可进一步响应于进行读取操作的命令而接受进行读取操作的命令且继续编程操作的执行，直到到达执行断点为止。在714处，控制器可进一步响应于到达执行断点而暂时中止编程操作的执行。
如图7C中在716处所说明，控制器可进一步在执行编程操作时接收进行相应多个读取操作的多个命令。在718处，控制器可在编程操作的执行暂时中止的情况下执行多个读取操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个读取操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个读取操作的次序执行所述多个读取操作。
如图7D中在720处所说明，控制器可进一步响应于执行编程操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在722处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收进行读取操作的命令。在724处，控制器可进一步响应于进行读取操作的命令而暂时中止编程操作的执行，同时保持就绪/忙碌控制信号下拉。在726处，控制器可进一步在编程操作的执行暂时中止的情况下执行读取操作，同时保持就绪/忙碌控制信号下拉。
图8A至8D为根据另一实施例的操作存储器的方法800的流程图。方法800可至少部分地对应于图5A至5C。举例来说，图8A至8D可表示暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法800可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图8A中在802处所说明，控制器可接收进行擦除操作的命令。在804处，控制器可响应于进行擦除操作的命令而开始擦除操作的执行。在806处，控制器可在执行擦除操作时接收进行读取操作的命令。进行读取操作的命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令、编程多平面命令、高速缓存读取命令、回拷命令或另一合适的读取命令。
在808处，控制器可响应于进行读取操作的命令而暂时中止擦除操作的执行。在一个实例中，控制器可在未接收到暂时中止命令的情况下暂时中止擦除操作的执行。在810处，控制器可在擦除操作的执行暂时中止的情况下执行读取操作。在一个实例中，控制器可进一步响应于读取操作的执行完成而在未接收到恢复命令的情况下恢复擦除操作的执行。在另一实例中，控制器可进一步响应于读取操作的执行完成而响应于接收到恢复命令而恢复擦除操作的执行。
如图8B中在812处所说明，控制器可进一步响应于进行读取操作的命令而接受进行读取操作的命令且继续擦除操作的执行，直到到达执行断点为止。在816处，控制器可进一步响应于到达执行断点而暂时中止擦除操作的执行。
如图8C中在818处所说明，控制器可进一步在执行擦除操作时接收进行相应多个读取操作的多个命令。在820处，控制器可在擦除操作的执行暂时中止的情况下执行多个读取操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个读取操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个读取操作的次序执行所述多个读取操作。
如图8D中在822处所说明，控制器可进一步响应于执行擦除操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在824处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收进行读取操作的命令。在826处，控制器可进一步响应于进行读取操作的命令而暂时中止擦除操作的执行，同时保持就绪/忙碌控制信号下拉。在828处，控制器可进一步在擦除操作的执行暂时中止的情况下执行读取操作，同时保持就绪/忙碌控制信号下拉。
图9A至9D为根据另一实施例的操作存储器的方法900的流程图。方法900可至少部分地对应于图4A至4C。举例来说，图9A至9D可表示暂时中止编程操作以进行读取操作和一旦读取操作完成就恢复编程操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法900可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图9A中在902处所说明，控制器可接收进行编程操作的命令。在904处，控制器可响应于进行编程操作的命令而开始编程操作的执行。在906处，控制器可接收暂时中止编程操作的执行的命令。在908处，控制器可响应于暂时中止编程操作的执行的命令而暂时中止编程操作的执行。在910处，控制器可在编程操作的执行暂时中止的情况下接收进行读取操作的命令。进行读取操作的命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令或另一合适的读取命令。在912处，控制器可响应于进行读取操作的命令而执行读取操作。在914处，控制器可响应于读取操作的执行完成而恢复编程操作的执行。控制器可在未接收到恢复命令的情况下恢复编程操作的执行。
如图9B中在916处所说明，控制器可进一步响应于暂时中止编程操作的执行的命令而继续编程操作的执行，直到到达执行断点为止。在918处，控制器可进一步响应于到达执行断点而暂时中止编程操作的执行。
如图9C中在920处所说明，控制器可进一步在编程操作的执行暂时中止的情况下接收进行相应多个读取操作的多个命令。在922处，控制器可进一步响应于进行相应多个读取操作的多个命令而执行多个读取操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个读取操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个读取操作的次序执行所述多个读取操作。
如图9D中在924处所说明，控制器可进一步响应于执行编程操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行编程操作。在926处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收暂时中止编程操作的执行的命令。在928处，控制器可进一步响应于暂时中止编程操作的执行而释放就绪/忙碌控制信号以指示存储器装置就绪。在930处，控制器可进一步在就绪/忙碌控制信号释放的情况下接收进行读取操作的命令。在932处，控制器可进一步响应于恢复编程操作的执行而下拉就绪/忙碌控制信号。
图10A至10D为根据另一实施例的操作存储器的方法1000的流程图。方法1000可至少部分地对应于图5A至5C。举例来说，图10A至10D可表示暂时中止擦除操作以进行读取操作和一旦读取操作完成就恢复擦除操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法1000可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图10A中在1002处所说明，控制器可接收进行擦除操作的命令。在1004处，控制器可响应于进行擦除操作的命令而开始擦除操作的执行。在1006处，控制器可接收暂时中止擦除操作的执行的命令。在1008处，控制器可响应于暂时中止擦除操作的执行的命令而暂时中止擦除操作的执行。在1010处，控制器可在擦除操作的执行暂时中止的情况下接收进行读取操作的命令。进行读取操作的命令可包含读取参数页命令、读取唯一ID命令、设定特征命令、获取特征命令、读取页多平面命令、iWL读取命令、高速缓存读取命令、回拷命令或另一合适的读取命令。在1012处，控制器可响应于进行读取操作的命令而执行读取操作。在1014处，控制器可响应于读取操作的执行完成而恢复擦除操作的执行。控制器可在未接收到恢复命令的情况下恢复擦除操作的执行。
如图10B中在1016处所说明，控制器可进一步响应于暂时中止擦除操作的执行的命令而继续擦除操作的执行，直到到达执行断点为止。在1018处，控制器可进一步响应于到达执行断点而暂时中止擦除操作的执行。
如图10C中在1020处所说明，控制器可进一步在擦除操作的执行暂时中止的情况下接收进行相应多个读取操作的多个命令。在1022处，控制器可进一步响应于进行相应多个读取操作的多个命令而执行多个读取操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个读取操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个读取操作的次序执行所述多个读取操作。
如图10D中在1024处所说明，控制器可进一步响应于执行擦除操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在1026处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收暂时中止擦除操作的执行的命令。在1028处，控制器可进一步响应于暂时中止擦除操作的执行而释放就绪/忙碌控制信号以指示存储器装置就绪。在1030处，控制器可进一步在就绪/忙碌控制信号释放的情况下接收进行读取操作的命令。在1032处，控制器可进一步响应于恢复擦除操作的执行而下拉就绪/忙碌控制信号。
图11A至11G为根据另一实施例的操作存储器的方法1100的流程图。方法1100可至少部分地对应于图6A至6E。举例来说，图11A至11D可表示暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法1100可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图11A中在1102处所说明，控制器可接收进行擦除操作的命令。在1104处，控制器可响应于进行擦除操作的命令而开始擦除操作的执行。在1106处，控制器可在执行擦除操作时接收进行编程操作的命令。进行编程操作的命令可包含初始编程命令、最终编程确认命令、多平面编程确认命令、高速缓存编程确认命令或另一合适的编程命令。
在1108处，控制器可响应于进行编程操作的命令而暂时中止擦除操作的执行。控制器可在未接收到暂时中止命令的情况下暂时中止擦除操作的执行。在1110处，控制器可在擦除操作的执行暂时中止的情况下执行编程操作。在一个实例中，控制器可响应于编程操作的执行完成而在未接收到恢复命令的情况下恢复擦除操作的执行。在另一实例中，控制器可响应于编程操作的执行完成而响应于接收到恢复命令而恢复擦除操作的执行。
如图11B中在1112处所说明，控制器可进一步响应于进行编程操作的命令而接受进行编程操作的命令且继续擦除操作的执行，直到到达执行断点为止。在1114处，控制器可进一步响应于到达执行断点而暂时中止擦除操作的执行。
如图11C中在1116处所说明，控制器可进一步在擦除操作的执行暂时中止的情况下接收对应于初始编程命令和最终编程确认命令的数据。在1118处，控制器可进一步响应于最终编程确认命令而执行编程操作。
如图11D中在1120处所说明，控制器可进一步在执行擦除操作时接收对应于初始编程命令的第一数据。在1122处，控制器可进一步在擦除操作的执行暂时中止的情况下基于第一数据执行编程操作的一部分。在1124处，控制器可进一步接收对应于初始编程命令和最终编程确认命令的第二数据。在1126处，控制器可进一步响应于最终编程确认命令而执行编程操作的剩余部分。
如图11E中在1128处所说明，控制器可进一步在执行擦除操作时接收编程命令、对应于编程命令的数据和最终编程确认命令。在1130处，控制器可进一步在擦除操作的执行暂时中止的情况下执行编程操作。
如图11F中在1132处所说明，控制器可进一步在擦除操作的执行暂时中止的情况下接收进行相应多个编程操作的多个命令。在1134处，控制器可进一步响应于进行相应多个编程操作的多个命令而执行多个编程操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个编程操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个编程操作的次序执行所述多个编程操作。
如图11G中在1136处所说明，控制器可进一步响应于执行擦除操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在1138处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收进行编程操作的命令。在1140处，控制器可进一步响应于进行编程操作的命令而暂时中止擦除操作的执行，同时保持就绪/忙碌控制信号下拉。在1142处，控制器可进一步在擦除操作的执行暂时中止的情况下执行编程操作，同时保持就绪/忙碌控制信号下拉。
图12A至12D为根据另一实施例的操作存储器的方法1200的流程图。方法1200可至少部分地对应于图6A至6E。举例来说，图12A至12D可表示暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法1200可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图12A中在1202处所说明，控制器可接收进行擦除操作的命令。在1204处，控制器可响应于进行擦除操作的命令而开始擦除操作的执行。在1206处，控制器可接收暂时中止擦除操作的执行的命令。在1208处，控制器可响应于暂时中止擦除操作的执行的命令而暂时中止擦除操作的执行。在1210处，控制器可在擦除操作的执行暂时中止的情况下接收进行编程操作的命令。进行编程操作的命令可包含初始编程命令、最终编程确认命令、多平面编程确认命令、高速缓存编程确认命令或另一合适的编程命令。在1212处，控制器可响应于进行编程操作的命令而执行编程操作。在1214处，控制器可响应于编程操作的执行完成而恢复擦除操作的执行。控制器可在未接收到恢复命令的情况下恢复擦除操作的执行。
如图12B中在1216处所说明，控制器可进一步响应于暂时中止擦除操作的执行的命令而继续擦除操作的执行，直到到达执行断点为止。在1218处，控制器可进一步响应于到达执行断点而暂时中止擦除操作的执行。
如图12C中在1220处所说明，控制器可进一步在擦除操作的执行暂时中止的情况下接收进行相应多个编程操作的多个命令。在1222处，控制器可进一步响应于进行相应多个编程操作的多个命令而执行多个编程操作。在这一实施例中，存储器装置可进一步包含命令寄存器(例如，图1的124)以按接收到进行相应多个编程操作的多个命令的次序锁存所述多个命令。因此，控制器可进一步按接收到多个编程操作的次序执行所述多个编程操作。
如图12D中在1224处所说明，控制器可进一步响应于执行擦除操作而下拉就绪/忙碌控制信号以指示存储器装置正忙碌地执行擦除操作。在1226处，控制器可进一步在就绪/忙碌控制信号下拉的情况下接收暂时中止擦除操作的执行的命令。在1228处，控制器可进一步响应于暂时中止擦除操作的执行而释放就绪/忙碌控制信号以指示存储器装置就绪。在1230处，控制器可在就绪/忙碌控制信号释放的情况下接收进行编程操作的命令。在1232处，控制器可进一步响应于恢复擦除操作的执行而下拉就绪/忙碌控制信号。
图13为根据另一实施例的操作存储器的方法1300的流程图。方法1300可至少部分地对应于图6A至6E。举例来说，图13可表示暂时中止擦除操作以进行编程操作和一旦编程操作完成就恢复擦除操作的方法。所述方法可呈例如存储到图1的指令寄存器128的计算机可读指令的形式。这种计算机可读指令可由控制器(例如，控制逻辑116)执行，以使得存储器装置100进行所述方法。
方法1300可实施于存储器装置(例如，100)内，所述存储器装置包含存储器单元阵列(例如，104)和配置成存取存储器单元阵列的控制器(例如，116)，如先前至少参考图1至2C所描述。如图13中在1302处所说明，控制器可接收进行擦除操作的命令。在1304处，控制器可响应于进行擦除操作的命令而开始擦除操作的执行。在1306处，控制器可在执行擦除操作时接收进行编程操作的命令序列的至少一部分，所述命令序列包括至少初始编程命令、地址和数据。在1308处，控制器可响应于命令序列的至少一部分而暂时中止擦除操作的执行。在一个实施例中，控制器可响应于接收到地址而暂时中止擦除操作的执行。在另一实施例中，控制器可响应于接收到数据而暂时中止擦除操作的执行。控制器可在未接收到暂时中止命令的情况下暂时中止擦除操作的执行。在1310处，控制器可在擦除操作的执行暂时中止的情况下执行编程操作。控制器可进一步在未接收到恢复命令的情况下恢复擦除操作的执行。
结论
虽然本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，预计实现相同目的的任何布置可取代所展示的特定实施例。所属领域的一般技术人员将清楚实施例的许多调适。因此，本申请意图涵盖实施例的任何调适或变型。

Claims (24)

1.一种存储器装置，其包括：
存储器单元阵列；以及
控制器，其配置成存取所述存储器单元阵列，
其中所述控制器进一步配置成：
接收进行擦除操作的命令；
响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；
在执行所述擦除操作时，接收进行编程操作的命令；
响应于进行所述编程操作的所述命令，暂时中止所述擦除操作的所述执行；以及
在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
2.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成在未接收到暂时中止命令的情况下暂时中止所述擦除操作的所述执行。
3.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
响应于进行所述编程操作的所述命令，接受进行所述编程操作的所述命令且继续所述擦除操作的所述执行，直到到达执行断点为止；以及
响应于到达所述执行断点，暂时中止所述擦除操作的所述执行。
4.根据权利要求1所述的存储器装置，其中进行所述编程操作的所述命令包括初始编程命令，且
其中所述控制器进一步配置成：
在所述擦除操作的所述执行暂时中止的情况下，接收对应于所述初始编程命令以及最终编程确认命令的数据；以及
响应于所述最终编程确认命令而执行所述编程操作。
5.根据权利要求1所述的存储器装置，其中进行所述编程操作的所述命令包括初始编程命令，且
其中所述控制器进一步配置成：
在执行所述擦除操作时，接收对应于所述初始编程命令的第一数据；
在所述擦除操作的所述执行暂时中止的情况下，基于所述第一数据执行所述编程操作的一部分；
接收对应于所述初始编程命令以及最终编程确认命令的第二数据；以及
响应于所述最终编程确认命令而执行所述编程操作的剩余部分。
6.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
在执行所述擦除操作时，接收所述编程命令、对应于所述编程命令的数据以及最终编程确认命令；以及
在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
7.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
在所述擦除操作的所述执行暂时中止的情况下，接收进行相应多个编程操作的多个命令；以及
响应于进行所述相应多个编程操作的所述多个命令，执行所述多个编程操作。
8.根据权利要求6所述的存储器装置，其进一步包括：
命令寄存器，其用以按接收到进行所述相应多个编程操作的所述多个命令的次序锁存所述多个命令，
其中所述控制器进一步配置成按接收到所述多个编程操作的次序执行所述多个编程操作。
9.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
响应于执行所述擦除操作，下拉就绪/忙碌控制信号以指示所述存储器装置正忙碌地执行所述擦除操作；
在所述就绪/忙碌控制信号下拉的情况下，接收进行所述编程操作的所述命令；响应于进行所述编程操作的所述命令，暂时中止所述擦除操作的所述执行，同时保持所述就绪/忙碌控制信号下拉；以及
在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作，同时保持所述就绪/忙碌控制信号下拉。
10.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
响应于所述编程操作的所述执行完成，在未接收到恢复命令的情况下恢复所述擦除操作的所述执行。
11.根据权利要求1所述的存储器装置，其中所述控制器进一步配置成：
响应于所述编程操作的所述执行完成，响应于接收到恢复命令而恢复所述擦除操作的所述执行。
12.根据权利要求1所述的存储器装置，其中进行所述编程操作的所述命令包括初始编程命令、最终编程确认命令、多平面编程确认命令以及高速缓存编程确认命令中的一个。
13.一种存储器装置，其包括：
存储器单元阵列；以及
控制器，其配置成存取所述存储器单元阵列，
其中所述控制器进一步配置成：
接收进行擦除操作的命令；
响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；
接收暂时中止所述擦除操作的所述执行的命令；
响应于暂时中止所述擦除操作的所述执行的所述命令，暂时中止所述擦除操作的所述执行；
在所述擦除操作的所述执行暂时中止的情况下，接收进行编程操作的命令；
响应于进行所述编程操作的所述命令，执行所述编程操作；以及
响应于所述编程操作的所述执行完成，恢复所述擦除操作的所述执行。
14.根据权利要求13所述的存储器装置，其中所述控制器进一步配置成在未接收到恢复命令的情况下恢复所述擦除操作的所述执行。
15.根据权利要求13所述的存储器装置，其中所述控制器进一步配置成：
响应于暂时中止所述擦除操作的所述执行的所述命令，继续所述擦除操作的所述执行，直到到达执行断点为止；以及
响应于到达所述执行断点，暂时中止所述擦除操作的所述执行。
16.根据权利要求13所述的存储器装置，其中所述控制器进一步配置成：
在所述擦除操作的所述执行暂时中止的情况下，接收进行相应多个编程操作的多个命令；以及
响应于进行所述相应多个编程操作的所述多个命令，执行所述多个编程操作。
17.根据权利要求16所述的存储器装置，其进一步包括：
命令寄存器，其用以按接收到进行所述相应多个编程操作的所述多个命令的次序锁存所述多个命令，
其中所述控制器进一步配置成按接收到所述多个编程操作的次序执行所述多个编程操作。
18.根据权利要求13所述的存储器装置，其中所述控制器进一步配置成：
响应于执行所述擦除操作，下拉就绪/忙碌控制信号以指示所述存储器装置正忙碌地执行所述擦除操作；
在所述就绪/忙碌控制信号下拉的情况下，接收暂时中止所述擦除操作的所述执行的所述命令；
响应于暂时中止所述擦除操作的所述执行，释放所述就绪/忙碌控制信号以指示所述存储器装置就绪；
在所述就绪/忙碌控制信号释放的情况下，接收进行所述编程操作的所述命令；以及
响应于恢复所述擦除操作的所述执行，下拉所述就绪/忙碌控制信号。
19.根据权利要求13所述的存储器装置，其中进行所述编程操作的所述命令包括初始编程命令、最终编程确认命令、多平面编程确认命令以及高速缓存编程确认命令中的一个。
20.一种存储器装置，其包括：
存储器单元阵列；以及
控制器，其配置成存取所述存储器单元阵列，
其中所述控制器进一步配置成：
接收进行擦除操作的命令；
响应于进行所述擦除操作的所述命令，开始所述擦除操作的执行；
在执行所述擦除操作时，接收进行编程操作的命令序列的至少一部分，所述命令序列包括至少初始编程命令、地址以及数据；
响应于所述命令序列的至少一部分，暂时中止所述擦除操作的所述执行；以及
在所述擦除操作的所述执行暂时中止的情况下，执行所述编程操作。
21.根据权利要求20所述的存储器装置，其中所述控制器进一步配置成响应于接收到所述地址而暂时中止所述擦除操作的所述执行。
22.根据权利要求20所述的存储器装置，其中所述控制器进一步配置成响应于接收到所述数据而暂时中止所述擦除操作的所述执行。
23.根据权利要求20所述的存储器装置，其中所述控制器进一步配置成在未接收到暂时中止命令的情况下暂时中止所述擦除操作的所述执行。
24.根据权利要求20所述的存储器装置，其中所述控制器进一步配置成在未接收到恢复命令的情况下恢复所述擦除操作的所述执行。
CN202111635918.XA 2020-12-30 2021-12-29 用于暂时中止和恢复操作的存储器装置 Pending CN114694722A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063131830P 2020-12-30 2020-12-30
US63/131,830 2020-12-30
US17/382,619 US11735268B2 (en) 2020-12-30 2021-07-22 Memory devices for suspend and resume operations
US17/382,619 2021-07-22

Publications (1)

Publication Number Publication Date
CN114694722A true CN114694722A (zh) 2022-07-01

Family

ID=82118985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111635918.XA Pending CN114694722A (zh) 2020-12-30 2021-12-29 用于暂时中止和恢复操作的存储器装置

Country Status (2)

Country Link
US (1) US11735268B2 (zh)
CN (1) CN114694722A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11748027B2 (en) * 2021-12-30 2023-09-05 Western Digital Technologies, Inc. Storage system and method for avoiding clustering of reads during a program suspend

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257868B1 (ko) * 1997-12-29 2000-06-01 윤종용 노어형 플래시 메모리 장치의 소거 방법
KR20190120966A (ko) * 2018-04-17 2019-10-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220021761A (ko) * 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20220208273A1 (en) 2022-06-30
US11735268B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US11031081B2 (en) Apparatus having memory arrays and having trim registers associated with memory array access operation commands
US10872676B2 (en) Methods of performing read count leveling for multiple portions of a block of memory cells
CN111179982B (zh) 用于在对存储器单元执行存取操作之后将控制栅极放电的设备及方法
US10824336B2 (en) Sequential memory access operations
CN110825657A (zh) 用于读取对应于与读取命令相关联的多个地址的数据的存储器
US11551758B2 (en) Memories configured to perform concurrent access operations on different groupings of memory cells
CN114694722A (zh) 用于暂时中止和恢复操作的存储器装置
US11538535B2 (en) Apparatus for rapid data destruction
US11676668B2 (en) Responding to changes in available power supply
US11907574B2 (en) Memory devices for suspend and resume operations
US20230325085A1 (en) Apparatus having segmented data lines and methods of their operation
US20230298680A1 (en) Apparatus and methods for performing successive array operations in a memory
CN110827876B (zh) 用于解码用于存取操作的存储器存取地址的设备和方法
CN114694733A (zh) 分裂栅极存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination