CN114679167A - 一种高速无静态功耗的电平位移电路 - Google Patents

一种高速无静态功耗的电平位移电路 Download PDF

Info

Publication number
CN114679167A
CN114679167A CN202210380261.5A CN202210380261A CN114679167A CN 114679167 A CN114679167 A CN 114679167A CN 202210380261 A CN202210380261 A CN 202210380261A CN 114679167 A CN114679167 A CN 114679167A
Authority
CN
China
Prior art keywords
transistor
pmos
electrode
tube
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210380261.5A
Other languages
English (en)
Other versions
CN114679167B (zh
Inventor
周泽坤
彭栎郴
龚州
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202210380261.5A priority Critical patent/CN114679167B/zh
Publication of CN114679167A publication Critical patent/CN114679167A/zh
Application granted granted Critical
Publication of CN114679167B publication Critical patent/CN114679167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于模拟集成电路技术领域，具体涉及一种高速无静态功耗的电平位移电路。本发明提出的高速无静态功耗的电平位移电路，采用电容耦合的方式，实现了电平信号从低电源轨到高侧电源轨的快速切换，因此该电路可以广泛应用于低功耗，高速的应用场景。本发明的有益效果为，减小了传统电平位移打破锁存稳态所需的电流大小，从而减小动态功耗并实现快速的逻辑翻转。

Description

一种高速无静态功耗的电平位移电路
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种高速无静态功耗的电平位移电路。
背景技术
数字信号在多电压域之间的传递必须采用电平位移电路，以保证输出逻辑正确。传统的无静态功耗电平位移电路，如图1，其工作原理是一侧下拉管打开，一侧下拉管关闭，从而产生足够的下拉电流，打破最上面交叉耦合的PMOS组成的正反馈，从而实现输出的翻转。该结构的延时主要是在产生足够的下拉电流从而打破锁存的稳态，从而限制了该结构的速度上限。
发明内容
针对上述问题，本发明提出了一种无静态功耗的电平位移电路，其利用电容耦合的方式，在实现无静态功耗的同时，利用电容电压不能突变的特性，产生大的瞬态电流，从而使得输出快速翻转，实现了高速的电平位移。
本发明的技术方案为：
一种高速无静态功耗的电平位移电路，包括电容C、偏置电流源IBIAS、第一LDMOS管HM1、第二LDMOS管HM2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8；其中，
第一LDMOS管HM1的栅极接输入信号的反相信号，其漏极接第一PMOS管MP1的漏极和第七NMOS管MN7的源极，第一LDMOS管HM1的源极接第一NMOS管MN1的漏极，第一NMOS管M1的栅极接输入信号，其源极接地；
第一PMOS管MP1的源极接电源，其栅极接第三PMOS管MP3的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管MP3的源极接电源，其栅极和漏极互连；第四PMOS管MP4的源极接第三PMOS管MP3的漏极，第四PMOS管MP4的栅极和漏极互连，其漏极接偏置电流源IBIAS的输入端，偏置电流源IBIAS的输出端接地；
第二LDMOS管HM2的栅极接输入信号，其漏极接第八NMOS管MN8的源极，第二LDMOS管HM2的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接输入信号的反相信号，其源极接地；
第一LDMOS管HM1源极、第一NMOS管MN1漏极的连接点与第二LDMOS管HM2源极、第二NMOS管MN2漏极的连接点自己通过电容C连接；
第七NMOS管MN7的漏极接电源，其栅极接第八NMOS管的栅极；第八NMOS管的漏极接电源，其栅极接第四PMOS管MP4的漏极；
定义第一PMOS管MP1漏极、第一LDMOS管HM1漏极和第七NMOS管MN7源极的连接点为电路一级第一输出端，第二PMOS管MP2漏极、第二LDMOS管HM2漏极、第八NMOS管MN8源极的连接点为电路一级第二输出端；
第五PMOS管MP5的源极接电源，其栅极接电路一级第一输出端，其漏极接第六PMOS管漏极、第五NMOS管MN5的漏极、第六NMOS管的栅极和第七PMOS管MP7的栅极；第六PMOS管MP6的源极接电源；第五NMOS管MN5的源极接第三NMOS管MN3的漏极，第三NMOS管MN3的栅极接电路一级第一输出端，其源极接地；第七PMOS管MP7的源极接电源，其漏极接第六NMOS管MN6的漏极；
第四NMOS管MN4的栅极接电路一级第二输出端，其源极接地，其漏极接第六NMOS管MN6的源极；
第八PMOS管MP8的源极接电源，其栅极接第四NMOS管MN4的栅极，第八PMOS管MP8的漏极接第七PMOS管MP7的漏极；
第五PMOS管MP5漏极、第六PMOS管MP6漏极、第五NMOS管MN5漏极的连接点为电平位移电路的第一输出端，第七PMOS管MP7漏极、第八PMOS管MP8漏极、第六NMOS管MN6漏极的连接点为电平位移电路的第二输出端。
本发明提出的高速无静态功耗的电平位移电路，采用电容耦合的方式，实现了电平信号从低电源轨到高侧电源轨的快速切换，因此该电路可以广泛应用于低功耗，高速的应用场景。
本发明的有益效果为，减小了传统电平位移打破锁存稳态所需的电流大小，从而减小动态功耗并实现快速的逻辑翻转。
附图说明
图1传统的电平位移电路。
图2本发明提出的电平位移电路。
具体实施方式
下面结合附图对本发明进行详细的描述；
传统的电平位移电路如图1所示。其工作过程为：
假设输入由低电平变为高电平，则第一MOS管M1导通，第二MOS管M2关断，由于之前状态为第三MOS管M3线性区，第四MOS管M4截止区，第五MOS管M5线性区，此时第一MOS管M1的导通将产生很大的电流，开始拉低第三MOS管M3的漏极。在该过程中，由于第四MOS管M4漏极变化不大，因此第三MOS管M3仍然处于较强的导通状态。只有当第一MOS管M1的下拉电流大于第三MOS管M3的上拉电流，导致第三MOS管M3的漏极电压小于第四MOS管M4的阈值电压后，第四MOS管M4的漏极才会比较明显的升高，从而使得第三MOS管M3的电流能力减弱，加速第一MOS管M1的下拉，从而起到让输出实现快速翻转。可见，第三MOS管M3和第四MOS管M4两个PMOS构成的交叉耦合结构所形成的正反馈在加速翻转过程的同时，也增加了打破这一正反馈所需要的时间，从而限制了其最小延时。
本发明针对以上限制，提出了图2的电平位移电路。其中第一NMOS管MN1，第二NMOS管MN2，第一NLMOS管HM1，第二NLDMOS管HM2，电容C，偏置电流IBIAS，第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第七NMOS管MN7，第八NMOS管MN8构成了该电平位移结构的第一级，输入信号IN为输入电平信号，INB为IN的反相，输出信号为LS_Pre1,LS_Pre2，为该电平位移电路的第一级输出。第三NMOS管MN3，第四NMOS管MN4，第五NMOS管MN5，第六NMOS管MN6，第五PMOS管MP5，第六PMOS管MP6，第七PMOS管MP7，第八PMOS管MP8构成该电平位移电路的第二级，产生输出信号LS_out1和LS_out2。
具体而言，其工作原理为：
假设输入信号IN为高，则电容C两端的电压将接近低侧电源轨；此时，输入信号IN由高电平变为低电平，由于电容电压不能突变，则第一NMOS管MN1的漏极将从地电位切换到接近到负电位，从而使得第一NLDMOS管HM1栅源电压增大，产生很大的下拉电流，同时，由于第一PMOS管MP1为电流镜，其电流能力有限，相比于该下拉电流能力，可以忽略，因此可以实现对LS_Pre1的快速下拉；与此同时，右侧通路由于第二NLDMOS管HM2关断，所以基本维持稳态，即LS_Pre2仍为高电平。为避免LS_Pre点的电压降得过低，导致低压管发生击穿从而降低可靠性，第七NMOS管MN7,第八NMOS管MN8起到粗糙的电压箝位作用。
由于LS_Pre2为高电平，LS_Pre1经过了从高到低的切换，对于第二级来说，第三NMOS管MN3、第五PMOS管MP5的电流能力将出现相反变化，即第五PMOS管MP5的电流能力变强，第三NMOS管MN3变弱直至关断，在该过程中，由于第三NMOS管MN3关断，从而衰减了第五NMOS管MN5的下拉电流能力，使得第五PMOS管MP5的上拉电流打破交叉耦合的锁存所需的电流减小，从而实现了LS_out1更快的翻高，而另一侧，由于第四NMOS管MN4始终导通，第七PMOS管MP7和第六NMOS管MN6退化为反相器，因此，只要LS_out1实现翻转，经过反相器延时之后即可认为LS_out2翻转。之后，LS_Pre1和LS_Pre2将回到稳态(高电平)，锁存结构再将输出逻辑进行保存。
综上所述，本发明所提出的电平位移电路具有高速，无静态功耗的特点，适用于低侧电平信号往高侧电压轨的切换。

Claims (1)

1.一种高速无静态功耗的电平位移电路，其特征在于，包括电容C、偏置电流源IBIAS、第一LDMOS管HM1、第二LDMOS管HM2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8；其中，
第一LDMOS管HM1的栅极接输入信号的反相信号，其漏极接第一PMOS管MP1的漏极和第七NMOS管MN7的源极，第一LDMOS管HM1的源极接第一NMOS管MN1的漏极，第一NMOS管M1的栅极接输入信号，其源极接地；
第一PMOS管MP1的源极接电源，其栅极接第三PMOS管MP3的漏极；第二PMOS管MP2的源极接电源，其栅极接第三PMOS管MP3的漏极；第三PMOS管MP3的源极接电源，其栅极和漏极互连；第四PMOS管MP4的源极接第三PMOS管MP3的漏极，第四PMOS管MP4的栅极和漏极互连，其漏极接偏置电流源IBIAS的输入端，偏置电流源IBIAS的输出端接地；
第二LDMOS管HM2的栅极接输入信号，其漏极接第八NMOS管MN8的源极，第二LDMOS管HM2的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接输入信号的反相信号，其源极接地；
第一LDMOS管HM1源极、第一NMOS管MN1漏极的连接点与第二LDMOS管HM2源极、第二NMOS管MN2漏极的连接点自己通过电容C连接；
第七NMOS管MN7的漏极接电源，其栅极接第八NMOS管的栅极；第八NMOS管的漏极接电源，其栅极接第四PMOS管MP4的漏极；
定义第一PMOS管MP1漏极、第一LDMOS管HM1漏极和第七NMOS管MN7源极的连接点为电路一级第一输出端，第二PMOS管MP2漏极、第二LDMOS管HM2漏极、第八NMOS管MN8源极的连接点为电路一级第二输出端；
第五PMOS管MP5的源极接电源，其栅极接电路一级第一输出端，其漏极接第六PMOS管漏极、第五NMOS管MN5的漏极、第六NMOS管的栅极和第七PMOS管MP7的栅极；第六PMOS管MP6的源极接电源；第五NMOS管MN5的源极接第三NMOS管MN3的漏极，第三NMOS管MN3的栅极接电路一级第一输出端，其源极接地；第七PMOS管MP7的源极接电源，其漏极接第六NMOS管MN6的漏极；
第四NMOS管MN4的栅极接电路一级第二输出端，其源极接地，其漏极接第六NMOS管MN6的源极；
第八PMOS管MP8的源极接电源，其栅极接第四NMOS管MN4的栅极，第八PMOS管MP8的漏极接第七PMOS管MP7的漏极；
第五PMOS管MP5漏极、第六PMOS管MP6漏极、第五NMOS管MN5漏极的连接点为电平位移电路的第一输出端，第七PMOS管MP7漏极、第八PMOS管MP8漏极、第六NMOS管MN6漏极的连接点为电平位移电路的第二输出端。
CN202210380261.5A 2022-04-12 2022-04-12 一种高速无静态功耗的电平位移电路 Active CN114679167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210380261.5A CN114679167B (zh) 2022-04-12 2022-04-12 一种高速无静态功耗的电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210380261.5A CN114679167B (zh) 2022-04-12 2022-04-12 一种高速无静态功耗的电平位移电路

Publications (2)

Publication Number Publication Date
CN114679167A true CN114679167A (zh) 2022-06-28
CN114679167B CN114679167B (zh) 2023-05-05

Family

ID=82078503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210380261.5A Active CN114679167B (zh) 2022-04-12 2022-04-12 一种高速无静态功耗的电平位移电路

Country Status (1)

Country Link
CN (1) CN114679167B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
EP1901430A2 (en) * 2006-08-23 2008-03-19 STMicroelectronics Pvt. Ltd. High speed level shifter
CN203537367U (zh) * 2011-12-22 2014-04-09 英特尔公司 用于进行电平移位的装置和具有该装置的系统
WO2014138033A1 (en) * 2013-03-06 2014-09-12 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
CN109818608A (zh) * 2019-01-28 2019-05-28 电子科技大学 一种高速高共模噪声抗扰的电平位移电路
CN109905111A (zh) * 2019-03-06 2019-06-18 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路
EP3540737A1 (en) * 2018-03-15 2019-09-18 STMicroelectronics S.r.l. Level shifter circuit having improved efficiency and two-domain level shifting capability, in particular for use in a memory device
CN111357202A (zh) * 2017-12-28 2020-06-30 德州仪器公司 瞬态不敏感电平移位器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040189A (zh) * 2004-10-19 2007-09-19 国际整流器公司 通过容性耦合的高电平位移
EP1901430A2 (en) * 2006-08-23 2008-03-19 STMicroelectronics Pvt. Ltd. High speed level shifter
CN203537367U (zh) * 2011-12-22 2014-04-09 英特尔公司 用于进行电平移位的装置和具有该装置的系统
WO2014138033A1 (en) * 2013-03-06 2014-09-12 Qualcomm Incorporated Voltage level shifter with a low-latency voltage boost circuit
CN111357202A (zh) * 2017-12-28 2020-06-30 德州仪器公司 瞬态不敏感电平移位器
EP3540737A1 (en) * 2018-03-15 2019-09-18 STMicroelectronics S.r.l. Level shifter circuit having improved efficiency and two-domain level shifting capability, in particular for use in a memory device
CN109818608A (zh) * 2019-01-28 2019-05-28 电子科技大学 一种高速高共模噪声抗扰的电平位移电路
CN109905111A (zh) * 2019-03-06 2019-06-18 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YUE SHI, ET. AL.: "A low-power high-speed level shifter suitable for Synchronous Switching Power Converters", 2016 13TH ICSICT *
王佳妮;周泽坤;李颂;石跃;王卓;: "一种低功耗高稳态电平位移电路", 微电子学 *

Also Published As

Publication number Publication date
CN114679167B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
US6489828B1 (en) Level shifter for ultra-deep submicron CMOS designs
US6556061B1 (en) Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US7683668B1 (en) Level shifter
US4695744A (en) Level shift circuit including source follower output
US4501978A (en) Level shift interface circuit
EP0608489B1 (en) Low-to-high voltage translator with latch-up immunity
US5969542A (en) High speed gate oxide protected level shifter
CN108155903B (zh) 应用于GaN栅极驱动的高速高压电平转换电路
US7504862B2 (en) Level shifter translator
US20070257724A1 (en) Level conversion circuit and input-output device using same
CN111917408B (zh) 高压电平转换电路及高压电平转换系统
CN109818608B (zh) 一种高速高共模噪声抗扰的电平位移电路
US10848154B2 (en) Level shifter and driver circuit including the level shifter
KR100559406B1 (ko) 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
US11050424B1 (en) Current-mirror based level shifter circuit and methods for implementing the same
US10833678B1 (en) Performance CMOS voltage level-up shifter circuit topology using pre-drive pull-up transistors
CN109921769B (zh) 一种高速低功耗电平位移电路
US5311075A (en) Level shifting CMOS integrated circuits
CN114679167A (zh) 一种高速无静态功耗的电平位移电路
KR101910280B1 (ko) 레벨 시프터
CN214959494U (zh) 电平转换电路
CN113114214A (zh) 电平转换电路
CN113726330A (zh) 一种电平转换电路及芯片
US10707871B1 (en) Capacitive level shifter
CN113826325A (zh) 电压电平移位器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant