CN114679100A - 正余弦编码器的解码装置、驱动设备及其参数确定方法 - Google Patents

正余弦编码器的解码装置、驱动设备及其参数确定方法 Download PDF

Info

Publication number
CN114679100A
CN114679100A CN202210296404.4A CN202210296404A CN114679100A CN 114679100 A CN114679100 A CN 114679100A CN 202210296404 A CN202210296404 A CN 202210296404A CN 114679100 A CN114679100 A CN 114679100A
Authority
CN
China
Prior art keywords
signal
sine
cosine
module
square wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210296404.4A
Other languages
English (en)
Inventor
胡余生
王长恺
区均灌
张敏
谭章德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202210296404.4A priority Critical patent/CN114679100A/zh
Publication of CN114679100A publication Critical patent/CN114679100A/zh
Priority to PCT/CN2022/126143 priority patent/WO2023179004A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P21/00—Arrangements or methods for the control of electric machines by vector control, e.g. by control of field orientation
    • H02P21/14—Estimation or adaptation of machine parameters, e.g. flux, current or voltage
    • H02P21/18—Estimation of position or speed
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/14—Estimation or adaptation of motor parameters, e.g. rotor time constant, flux, speed, current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

本发明公开了一种正余弦编码器的解码装置、驱动设备及其参数确定方法，该装置包括：正余弦编码器，对电机的转子位置信息进行检测，输出正余弦差分信号；差分运放单元，对正余弦差分信号进行差分运放处理，得到正余弦模拟信号；正余弦模拟信号被分为两路；交错触发单元，对第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号；ADC单元，对第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号；控制单元，根据正余弦方波信号和正余弦数字信号，确定电机的转子位置信息。该方案，通过利用交错触发单元消除干扰对脉冲计数的影响，进而提高伺服驱动器获取的电机的角位置信息的准确性，提高伺服驱动器的控制精度。

Description

正余弦编码器的解码装置、驱动设备及其参数确定方法
技术领域
本发明属于电机控制技术领域，具体涉及一种正余弦编码器的解码装置、驱动设备及其参数确定方法，尤其涉及一种能够抗干扰的正余弦编码器解码电路、具有该正余弦编码器解码电路的驱动设备(如变频器、伺服驱动器、电机控制器等)、以及该驱动设备的参数确定方法。
背景技术
在高精度、高动态性能要求的伺服系统中，必须实时和精确地测量电机中转子的位置和转速。正余弦编码器以其分辨率高、精度高等优点，被广泛用于精密测量和实时控制等科技领域。
相关方案中，利用正余弦编码器对电机的角度位置信息(如电机角位置、角速度等信息)的获取，主要采用四倍频计数和精插补细分结合的方式。采用四倍频计数和精插补细分结合的方式，具体是将正余弦编码器的信号进行滤波放大处理后，分为两路信号：一路信号用于生成TTL(晶体管-晶体管逻辑电平)脉冲信号，进行倍频计数，得到编码器粗码信息；另一路信号传输到AD 转换单元(即模数转换单元)，得到数字信号后采用细分算法，得到正余弦编码器精码信号，作为精插补信息；最后将基于两路信号得到的编码粗码信息和精插补信息整合，就得出了精确的电机角位置、角速度等信息。
但在伺服驱动设备中，尤其在大功率伺服驱动设备中，伺服驱动器中的开关电源与功率模块都工作在高频开关状态，会产生很强的传导干扰和辐射；以及功率传输线和电机的交变电流也会在空间产生强烈的辐射干扰。这些干扰都将导致正余弦编码器的信号质量受到一定的影响，从而导致脉冲计数错误。脉冲计数错误时，会导致伺服驱动器获取的电机的角位置信息(如电机角位置、角速度)偏差较大，从而导致伺服驱动器的控制精度较差。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的目的在于，提供一种正余弦编码器的解码装置、驱动设备及其参数确定方法，以解决伺服驱动设备的伺服驱动器中开关电源、功率模块、功率传输线和电机的交变电流等都会产生干扰，正余弦编码器会因这些干扰导致脉冲计数错误，进而导致伺服驱动器获取的电机的角位置信息偏差较大，影响了伺服驱动器的控制精度的问题，达到通过提高正余弦编码器解码电路的抗干扰性能，以消除干扰对脉冲计数的影响，进而提高伺服驱动器获取的电机的角位置信息的准确性，提高伺服驱动器的控制精度的效果。
本发明提供一种正余弦编码器的解码装置，包括：差分运放单元、交错触发单元、ADC单元和控制单元；其中，所述正余弦编码器，被配置为对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号；所述差分运放单元，被配置为对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号；所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号；所述交错触发单元，被配置为对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号；所述ADC单元，被配置为对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号；所述控制单元，被配置为根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
在一些实施方式中，所述交错触发单元，包括：第一信号生成模块和第二信号生成模块，第一信号变换模块、第二信号变换模块，以及第一信号触发模块和第二信号触发模块；其中，所述交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号，包括：所述第一信号生成模块，被配置为基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号；所述第一信号变换模块，被配置为基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；所述第二信号生成模块，被配置为基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号；所述第二信号变换模块，被配置为基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号；所述第一信号触发模块，被配置为在所述第二脉冲信号的上升沿进行D触发，输出所述第一方波信号，得到第一TTL信号，记为第一触发方波信号；所述第一触发方波信号，作为所述正余弦方波信号中的正弦方波信号；所述第二信号触发模块，被配置为在所述第一脉冲信号的上升沿进行D触发，输出所述第二方波信号，得到第二TTL信号，记为第二触发方波信号；所述第二触发方波信号，作为所述正余弦方波信号中的余弦方波信号。
在一些实施方式中，其中，所述第一信号生成模块，包括：第一比较器；所述第一信号生成模块，基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号，包括：所述第一比较器，被配置为基于所述第一路正余弦模拟信号中的正弦信号、以及预设的第一基准信号进行比较，得到第一比较结果，将所述第一比较结果记为第一方波信号；所述第二信号生成模块，包括：第二比较器；所述第二信号生成模块，基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号，包括：所述第二比较器，被配置为基于所述第一路正余弦模拟信号中的余弦信号、以及预设的第二基准信号进行比较，得到第二比较结果，将所述第二比较结果记为第二方波信号。
在一些实施方式中，其中，所述第一信号变换模块，包括：第一RC模块、第一异或模块和第一反相模块；所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，包括：所述第一RC模块，被配置为基于所述第一方波信号，产生一个具有设定宽度的脉冲信号；所述第一异或模块，被配置为基于所述第一方波信号、以及所述第一RC模块产生的脉冲信号进行异或处理，得到第一异或处理结果；所述第一反相模块，被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；所述第二信号变换模块，包括：第二RC模块、第二异或模块和第二反相模块；所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，包括：所述第二RC 模块，被配置为基于所述第二方波信号，产生一个具有设定宽度的脉冲信号；所述第二异或模块，被配置为基于所述第二方波信号、以及所述第二RC模块产生的脉冲信号进行异或处理，得到第二异或处理结果；所述第二反相模块，被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
在一些实施方式中，其中，所述第一信号变换模块，还包括：第三反相模块；所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，还包括：所述第三反相模块，被配置为对所述第一方波信号进行反相处理，得到第一反相方波信号；所述第一RC模块，还被配置为基于所述第一反相方波信号，产生一个具有设定宽度的脉冲信号；所述第一异或模块，还被配置为基于所述第一反相方波信号、以及所述第一RC模块产生的脉冲信号进行异或处理，得到第一异或处理结果；所述第一反相模块，还被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；所述第二信号变换模块，还包括：第四反相模块；所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，还包括：所述第四反相模块，被配置为对所述第二方波信号进行反相处理，得到第二反相方波信号；所述第二RC模块，还被配置为基于所述第二反相方波信号，产生一个具有设定宽度的脉冲信号；所述第二异或模块，还被配置为基于所述第二反相方波信号、以及所述第二RC模块产生的脉冲信号进行异或处理，得到第二异或处理结果；所述第二反相模块，还被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
在一些实施方式中，其中，所述第一信号触发模块，包括：第一D触发器；所述第二信号触发模块，包括：第二D触发器。
在一些实施方式中，所述控制单元，包括：QEP模块、细分算法模块和参数确定模块；所述控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息，包括：所述QEP模块，被配置为对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息；所述细分算法模块，被配置为对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息；所述参数确定模块，被配置为将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息；所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
在一些实施方式中，其中，所述QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，得到所述正余弦编码器的粗码信息；所述参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
与上述装置相匹配，本发明再一方面提供一种驱动设备，包括：以上所述的正余弦编码器的解码装置。
与上述电机相匹配，本发明再一方面提供一种驱动设备的参数确定方法，包括：通过正余弦编码器，对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号；通过差分运放单元，对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号；所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号；通过交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号；通过ADC单元，对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号；通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
在一些实施方式中，通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息，包括：通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息；通过细分算法模块，对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息；通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息；所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
在一些实施方式中，其中，通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，得到所述正余弦编码器的粗码信息；通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
由此，本发明的方案，通过在正余弦编码器解码电路中增加交错触发电路，在利用差分运放电路对正余弦编码器输出的差分信号进行差分放大后，利用该交错触发电路对差分放大后的一路信号进行采用正余弦信号交错触发的方式生成方波信号，能够保证该方波信号在最稳定的时刻输出，以消除干扰对方波信号的影响；从而，通过提高正余弦编码器解码电路的抗干扰性能，以消除干扰对脉冲计数的影响，进而提高伺服驱动器获取的电机的角位置信息的准确性，提高伺服驱动器的控制精度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为相关方案中正余弦编码器解码电路的一实施例的结构示意图；
图2为本发明的正余弦编码器的解码装置的一实施例的结构示意图；
图3为本发明的正余弦编码器解码电路的一实施例的结构示意图；
图4为本发明的正余弦编码器解码电路中交错触发电路的一实施例的结构示意图；
图5为本发明的正余弦编码器解码电路的一实施例的具体波形示意图；
图6为本发明的参数确定方法的一实施例的流程示意图；
图7为本发明的参数确定方法中确定电机的转子位置信息的一实施例的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为相关方案中正余弦编码器解码电路的一实施例的结构示意图。如图 1所示，正余弦编码器解码电路，包括：差分运放电路、滞回比较器、ADC芯片(即模数转换芯片)和MCU。MCU，包括：QEP电路(正交编码脉冲电路)、电机角速度或角位置确定模块、细分算法模块。正余弦编码器的输出端，连接至差分运放电路的输入端。差分运放电路的第一输出端连接至滞回比较器的输入端，差分运放电路的第二输出端连接至ADC芯片的输入端。滞回比较器的输出端，输入至MCU的第一输入端。ADC芯片的输出端，输入至MCU的第二输入端。在MCU中，QEP电路基于滞回比较器的输出信号进行处理后，输出至电机角速度或角位置确定模块的第一输入端。在MCU中，细分算法模块基于ADC芯片的输出信号进行处理后，输出至电机角速度或角位置确定模块的第二输入端。电机角速度或角位置确定模块的输出端，能够输出电机角速度或角位置。
如图1所示的正余弦编码器解码电路，首先对正余弦编码器输出的差分信号即sin+信号、sin-信号、cos+信号、cos-信号，经过差分运放电路差分滤波和放大后得到sin1信号和cos1信号，sin1信号和cos1信号分为两路信号。一路 sin1信号和cos1信号直接接入ADC芯片后，经模数转换后得到数字信号即 ADC_sin信号和ADC_cos信号，ADC_sin和ADC_cos经细分算法模块采用细分算法后，得到编码器精码信号；另一路sin1信号和cos1信号经过滞回比较器后，将另一路sin1信号和cos1信号转换为TTL脉冲信号即sin_TTL信号、 cos_TTL信号，再用MCU的QEP电路对sin_TTL信号、cos_TTL信号的边沿进行计数，得到编码器粗码信息。最后，将编码器粗码信息和编码器精插补信息(即编码器精码信号)加在一起，就得出了准确的电机角速度、角位置等信息。其中，细分算法，如求反正切法、闭环跟踪法、查表法等。
但是，图1所示的正余弦编码器解码电路，采用滞回比较器生成方波的方式。滞回比较器会设置一个滞回电压，但这个滞回比较器的滞回电压不能设置太大，不然会造成sin1信号、cos1信号和sin_TTL信号和cos_TTL信号之间存在较大的延时。所以，一般滞回比较器的滞回电压设置值都较小，使得采用滞回比较器生成方波的方式，只能消除比较点附近小幅波动的影响。可见，图 1所示的正余弦编码器解码电路的抗干扰能力较差，使得伺服驱动器的控制精度也较低。
另一些方案中，通过根据原始正余弦信号的模拟量象限，对正交方波信号的计数值进行校正，不仅软件计算量大，且当AD转换芯片获取的模拟量存在干扰时，就无法保证方波的准确性。
根据本发明的实施例，提供了一种正余弦编码器的解码装置。参见图2所示本发明的装置的一实施例的结构示意图。该正余弦编码器的解码装置可以包括：差分运放单元、交错触发单元、ADC单元和控制单元，差分运放单元如差分运放电路，交错触发单元如交错触发电路，ADC单元如ADC芯片，控制单元如MCU。所述差分运放电路如差分运算放大器。
其中，所述正余弦编码器，被配置为对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号。所述正余弦编码器输出的正余弦差分信号，具体是sin+信号、sin-信号、 cos+信号、cos-信号。
所述差分运放单元，被配置为对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号。所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号。所述正余弦模拟信号，具体是sin1信号和cos1信号。
所述交错触发单元，被配置为对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号。所述正余弦方波信号，具体是TTL脉冲信号即sin_TTL信号、cos_TTL信号。
所述ADC单元，被配置为对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号。所述正余弦数字信号，具体是ADC_sin信号和 ADC_cos信号。
所述控制单元，被配置为根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
本发明的方案提出一种新型的正余弦编码器解码电路，涉及伺服驱动器、变频器等电机控制领域，具体是提供一种正余弦编码器解码电路的抗干扰设计方案，通过在正余弦编码器解码电路中增加交错触发电路，利用交错触发电路，对方波信号的形成采用正余弦信号交错触发的方式，即对方波信号的形成采用 sin信号与cos信号交错触发的方式，通过硬件电路对信号的处理，使方波信号在最稳定的时刻输出，从而消除了信号抖动和尖峰干扰对脉冲计数的影响，提高了解码电路的抗扰性。这样，通过在正余弦编码器解码电路中增加交错触发电路，保证方波信号在最稳定的时刻输出，消除了信号抖动和尖峰干扰对方波信号的影响，提高了正余弦编码器解码电路的抗干扰能力，保证编码器粗码计数的准确性，提高了伺服驱动器的控制精度。其中，信号抖动，是指输入信号存在抖动会造成方波信号错误。
图3为本发明的正余弦编码器解码电路的一实施例的结构示意图。如图3 所示，为增强正余弦编码器解码电路的抗干扰能力，在正余弦编码器解码电路的方波生成电路中增加交错触发电路。
具体地，在图3所示的例子中，正余弦编码器解码电路，包括：差分运放电路、交错触发电路、ADC芯片(即模数转换芯片)和MCU。正余弦编码器的输出端，连接至差分运放电路的输入端。差分运放电路的第一输出端连接至交错触发电路的输入端，差分运放电路的第二输出端连接至ADC芯片的输入端。交错触发电路的输出端，输入至MCU的第一输入端。ADC芯片的输出端，输入至MCU的第二输入端。
如图3所示的正余弦编码器解码电路，首先对正余弦编码器输出的差分信号即sin+信号、sin-信号、cos+信号、cos-信号，经过差分运放电路差分滤波和放大后得到sin1信号和cos1信号，sin1信号和cos1信号分为两路信号。一路 sin1信号和cos1信号直接接入ADC芯片后，经模数转换后得到数字信号即 ADC_sin信号和ADC_cos信号。另一路sin1信号和cos1信号经过交错触发电路后，将另一路sin1信号和cos1信号转换为TTL脉冲信号即sin_TTL信号、cos_TTL信号。最后，MCU根据ADC_sin信号和ADC_cos信号、以及sin_TTL 信号、cos_TTL信号，得出了准确的电机角速度、角位置等信息。
在一些实施方式中，所述交错触发单元，包括：第一信号生成模块和第二信号生成模块，第一信号变换模块、第二信号变换模块，以及第一信号触发模块和第二信号触发模块。
其中，所述交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号，包括：
所述第一信号生成模块，被配置为基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号。所述第一信号生成模块如比较器U1，所述第一方波信号如方波信号sin2。
所述第一信号变换模块，被配置为基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号。所述第一脉冲信号如sin3信号。
所述第二信号生成模块，被配置为基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号。所述第二信号生成模块如比较器U5，所述第二方波信号如方波信号cos2。
所述第二信号变换模块，被配置为基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。所述第二脉冲信号如cos 3信号。
所述第一信号触发模块，被配置为在所述第二脉冲信号的上升沿进行D触发，输出所述第一方波信号，得到第一TTL信号，记为第一触发方波信号。所述第一触发方波信号，作为所述正余弦方波信号中的正弦方波信号。
所述第二信号触发模块，被配置为在所述第一脉冲信号的上升沿进行D触发，输出所述第二方波信号，得到第二TTL信号，记为第二触发方波信号。所述第二触发方波信号，作为所述正余弦方波信号中的余弦方波信号。也就是说，所述第一触发方波信号和第二触发方波信号，形成所述交错触发单元得到的所述正余弦方波信号。
相关方案中，软件对于消除干扰对方波信号的影响主要措施一般为增加信号的滤波，这种方式存在一些缺陷，例如：增加信号延时。尖峰干扰频率在输入信号的频率段内，采用滤波器可以消除干扰。本发明的方案，通过在正余弦编码器解码电路中增加了基于D触发器的交错触发方式，抑制了信号抖动和尖峰干扰对脉冲计数的影响，从而提高编码器的位置信息的准确性、提升了伺服驱动器的控制精度。这样，本发明的方案，主要通过纯硬件电路对干扰进行消除，减少软件的计算量，也解决了正余弦编码器信号因干扰导致脉冲计数错误的问题。
在一些实施方式中，所述第一信号生成模块，包括：第一比较器，如比较器U1。
所述第一信号生成模块，基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号，包括：
所述第一比较器，被配置为基于所述第一路正余弦模拟信号中的正弦信号、以及预设的第一基准信号进行比较，得到第一比较结果，将所述第一比较结果记为第一方波信号。
所述第二信号生成模块，包括：第二比较器，如比较器U5。
所述第二信号生成模块，基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号，包括：
所述第二比较器，被配置为基于所述第一路正余弦模拟信号中的余弦信号、以及预设的第二基准信号进行比较，得到第二比较结果，将所述第二比较结果记为第二方波信号。
图4为本发明的正余弦编码器解码电路中交错触发电路的一实施例的结构示意图。如图4所示，交错触发电路包括：比较器U1、比较器U5。在图4所示的例子中，比较器U1和比较器U5的作用，就是输入信号和一个基准电压进行比较，当输入信号的电压值高于基准电压则输出高电平，当输入信号的电压值低于基准电压则输出低电平。sin1信号和cos1信号，输入到比较器U1、比较器U5中，生成方波信号sin2、方波信号cos2。
在一些实施方式中，所述第一信号变换模块，包括：第一RC模块、第一异或模块和第一反相模块。第一RC模块，具体包括电阻R1和电容C1，第一异或模块如异或门U2，第一反相模块如反相器U3。
所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，包括：
所述第一RC模块，被配置为基于所述第一方波信号，产生一个具有设定宽度的脉冲信号。
所述第一异或模块，被配置为基于所述第一方波信号、以及所述第一RC 模块产生的脉冲信号进行异或处理，得到第一异或处理结果。
所述第一反相模块，被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号。
所述第二信号变换模块，包括：第二RC模块、第二异或模块和第二反相模块。第二RC模块，具体包括电阻R2和电容C2，第二异或模块如异或门 U6，第二反相模块如反相器U7。
所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，包括：
所述第二RC模块，被配置为基于所述第二方波信号，产生一个具有设定宽度的脉冲信号。
所述第二异或模块，被配置为基于所述第二方波信号、以及所述第二RC 模块产生的脉冲信号进行异或处理，得到第二异或处理结果。
所述第二反相模块，被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
如图4所示，交错触发电路还包括：异或门U2、异或门U6，反相器U3、反相器U7，电阻R1、电阻R2，电容C1、电容C2。在方波信号sin2、方波信号cos2的非跳变沿处时，异或门U2、异或门U6保持低电平，经反相器U3、反相器U7后输出为高电平。其中，在方波信号sin2发生跳变时，异或门U2 的输入由于电容C1的存在电平不会突变，所以异或门U2输出高电平，经过反相器U3变成低电平。方波信号cos2的情况与之相同。
在图4所示的例子中，电阻R1、电容C1，电阻R2、电容C2的作用，是为了利用电容的充放电产生一个窄的脉冲信号。利用电容的充放电产生一个窄的脉冲信号，能够使sin_TTL和cos_TTL方波条边沿都产生的发生在sin1、cos1 信号最稳定的区域，即sin1、cos1信号的波峰或者波谷处，所以该方法可以提高电路的抗干扰能力，能够消除信号抖动和尖峰干扰对脉冲计数的影响，从而提高编码器的位置信息的准确性、提升了伺服驱动器的控制精度。
其中，电阻R1与电容C1、电阻R2和电容C2构成的RC电路，RC的设计要满足其时间常数远小于最高运行频率时的正弦信号周期要求，例如：RC 的时间常数小于最高运行频率时的正弦信号周期的1/15。具体地，在电阻R1 与电容C1构成的RC电路中，由于电容C1放电时间较短，异或门U2和反相器U3相当于产生了一个下降沿的脉冲信号。在电阻R2与电容C2构成的RC 电路中，由于电容C2放电时间较短，异或门U6和反相器U7相当于产生了一个下降沿的脉冲信号。方波信号sin2和方波信号cos2在脉冲形成时输出对应相方波信号。
在一些实施方式中，所述第一信号变换模块，还包括：第三反相模块。第三反相模块如另一反相器U3。所述第三反相模块，设置在所述第一信号生成模块的输出端，具体是设置在所述第一信号生成模块与所述第一异或模块之间。通过在比较器U1和异或门U2之间再增加一个反相器(如另一反相器U3)，这样可使不用在程序上再进行脉冲补偿。
所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，还包括：
所述第三反相模块，被配置为对所述第一方波信号进行反相处理，得到第一反相方波信号。
所述第一RC模块，还被配置为基于所述第一反相方波信号，产生一个具有设定宽度的脉冲信号。
所述第一异或模块，还被配置为基于所述第一反相方波信号、以及所述第一RC模块产生的脉冲信号进行异或处理，得到第一异或处理结果。
所述第一反相模块，还被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号。
所述第二信号变换模块，还包括：第四反相模块。第四反相模块如另一反相器U7。所述第四反相模块，设置在所述第二信号生成模块的输出端，具体是设置在所述第二信号生成模块与所述第二异或模块之间。
所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，还包括：
所述第四反相模块，被配置为对所述第二方波信号进行反相处理，得到第二反相方波信号。
所述第二RC模块，还被配置为基于所述第二反相方波信号，产生一个具有设定宽度的脉冲信号。
所述第二异或模块，还被配置为基于所述第二反相方波信号、以及所述第二RC模块产生的脉冲信号进行异或处理，得到第二异或处理结果。
所述第二反相模块，还被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
在一些可替代实施方式中，参见图4所示的例子，也可以在比较器(如比较器U1、比较器U5)和异或门(如异或门U2、异或门U4)之间增加另一反相器，如在比较器U1和异或门U2之间增加另一反相器，在比较器U5和异或门U4之间增加另一反相器U4。
在一些实施方式中，所述第一信号触发模块，包括：第一D触发器，如D 触发器U4。所述第二信号触发模块，包括：第二D触发器，如D触发器U8。
如图4所示，交错触发电路还包括：D触发器U4、D触发器U8。
参见图3和图4所示的例子，正余弦编码器输出的差分信号即sin+信号、 sin-信号、cos+信号、cos-信号，经过差分运放电路差分滤波和放大后得到sin1 信号和cos1信号，sin1信号和cos1信号分为两路信号。一路sin1信号和cos1 信号直接接入ADC芯片后，经模数转换后得到数字信号即ADC_sin信号和 ADC_cos信号，ADC_sin和ADC_cos经细分算法模块采用细分算法后，得到编码器精码信号。另一路sin1信号和cos1信号，经交错触发电路和QEP模块后，得到编码器粗码信号。其中，编码器精码信号和编码器粗码信号，是基于信号精度相对而言的。
具体地，另一路sin1信号和cos1信号，输入到比较器U1、比较器U5中，生成方波信号sin2、方波信号cos2。在方波信号sin2、方波信号cos2的非跳变沿处时，异或门U2、异或门U6保持低电平，经反相器U3、反相器U7后输出为高电平，D触发器U4、D触发器U8保持上一时刻输出。在方波信号sin2 发生跳变时，异或门U2的输入由于电容C1的存在电平不会突变，所以异或门U2输出高电平，经过反相器U3变成低电平，跳变触发的D触发器U8输出当前端口D的电平状态。方波信号cos2的情况与之相同。
在一些实施方式中，所述控制单元，包括：QEP模块、细分算法模块和参数确定模块，所述参数确定模块如电机角速度或角位置确定模块。
所述控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息，包括：
所述QEP模块，被配置为对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，即编码器粗码信息。
所述细分算法模块，被配置为对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息，即编码器精码信号。
所述参数确定模块，被配置为将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息。所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
参见图3所示的例子，MCU，包括：QEP电路(正交编码脉冲电路)、电机角速度或角位置确定模块、细分算法模块。在MCU中，QEP电路基于交错触发电路的输出信号进行处理后，输出至电机角速度或角位置确定模块的第一输入端。在MCU中，细分算法模块基于ADC芯片的输出信号进行处理后，输出至电机角速度或角位置确定模块的第二输入端。电机角速度或角位置确定模块的输出端，能够输出电机角速度或角位置。
如图3所示的正余弦编码器解码电路，ADC_sin和ADC_cos经细分算法模块采用细分算法后，得到编码器精码信号。用MCU的QEP电路对sin_TTL 信号、cos_TTL信号的边沿进行计数，得到编码器粗码信息。最后，将编码器粗码信息和编码器精插补信息(即编码器精码信号)加在一起，就得出了准确的电机角速度、角位置等信息。
在一些实施方式中，所述QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，如补偿一个脉冲数即将计数值加1，得到所述正余弦编码器的粗码信息。
具体地，参见图4所示的例子，由于D触发器U4、D触发器U8的交错触发，造成方波信号sin_TTL和方波信号cos_TTL的输出相对于正余弦信号 sin1和cos1滞后，因此需要在脉冲计数时补偿一个脉冲数，如增加一个固定脉冲数，如计数加1。
在所述交错触发单元中的第一信号生成模块由第三反相模块、第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第四反相模块、第二RC模块、第二异或模块和第二反相模块构成的情况下，不需要补偿设定脉冲，而是直接对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息。
参见图4所示的例子，在第一信号变换模块还包括第三反相模块、第二信号变换模块还包括第四反相模块的情况下，将反相器(如反相器U3、反相器 U4)的输出信号作为D触发器(如D触发器U4、D触发器U8)D端口的输入信号，方波信号sin_TTL和方波信号cos_TTL方波的输出相对于正余弦信号 sin1和cos1不存在滞后的现象，不需要再进行软件的脉冲补偿。
在一些实施方式中，所述参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
参见图4所示的例子，RC造成的滞后修正方法如增加一个固定角速度或角位置，与图1所示的例子中滞回比较器的修正方法一致。
由于RC或滞回比较器都会造成sin1与sin_TTL、cos1与cos_TTL之间相位不一致，故增量计数器不会立即更新，从而导致细分算法得到的相位与计数得到的区间不一致，为消除这种区间判断造成偏差造成的影响，会在软件算法上进行相应的修正处理。
图5为本发明的正余弦编码器解码电路的一实施例的具体波形示意图。如图5所示，正余弦编码器输出的差分信号经差分运放电路差分滤波和放大后得到的sin1信号和cos1信号两者相差90度，是经差分运放调理后的信号。sin2 信号是sin1信号经过比较器U1输出的方波信号，sin3信号是sin2信号在跳变沿时产生的脉冲信号，sin_TTL信号是在cos3信号上升沿触发输出的sin2信号。 cos2信号是cos1信号经过比较器U5输出的方波信号，cos3信号是cos2信号在跳变沿时产生的脉冲信号，cos_TTL信号是在sin3信号上升沿触发输出的 cos2信号。
从图5所示的波形图可以看出，sin_TTL信号和cos_TTL信号的方波条边沿，都产生在sin1信号、cos1信号最稳定的区域，即sin1信号、cos1信号的波峰或者波谷处，所以该方法可以提高正余弦编码器解码电路的抗干扰能力，能够消除信号抖动和尖峰干扰对脉冲计数的影响，从而提高编码器的位置信息的准确性、提升了伺服驱动器的控制精度。这样，通过硬件电路消除干扰信号的影响，从而保证编码器粗码计数的准确性，增强了伺服驱动器的可靠性，提高了伺服驱动器的控制精度。
采用本发明的技术方案，通过在正余弦编码器解码电路中增加交错触发电路，在利用差分运放电路对正余弦编码器输出的差分信号进行差分放大后，利用该交错触发电路对差分放大后的一路信号进行采用正余弦信号交错触发的方式生成方波信号，能够保证该方波信号在最稳定的时刻输出，以消除干扰对方波信号的影响。从而，通过提高正余弦编码器解码电路的抗干扰性能，以消除干扰对脉冲计数的影响，进而提高伺服驱动器获取的电机的角位置信息的准确性，提高伺服驱动器的控制精度。
根据本发明的实施例，还提供了对应于正余弦编码器的解码装置的一种驱动设备。该驱动设备可以包括：以上所述的正余弦编码器的解码装置。
由于本实施例的电机所实现的处理及功能基本相应于装置的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
采用本发明的技术方案，通过在正余弦编码器解码电路中增加交错触发电路，在利用差分运放电路对正余弦编码器输出的差分信号进行差分放大后，利用该交错触发电路对差分放大后的一路信号进行采用正余弦信号交错触发的方式生成方波信号，能够保证该方波信号在最稳定的时刻输出，以消除干扰对方波信号的影响，提高了正余弦编码器解码电路的抗干扰能力，保证编码器粗码计数的准确性，提高了伺服驱动器的控制精度。
根据本发明的实施例，还提供了对应于电机的一种驱动设备的参数确定方法，如图6所示本发明的方法的一实施例的流程示意图。该驱动设备的参数确定方法可以包括：步骤S110至步骤S150。
在步骤S110处，通过正余弦编码器，对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号。所述正余弦编码器输出的正余弦差分信号，具体是sin+信号、sin-信号、cos+信号、cos-信号。
在步骤S120处，通过差分运放单元，对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号。所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号。所述正余弦模拟信号，具体是sin1信号和cos1信号。
在步骤S130处，通过交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号。所述正余弦方波信号，具体是TTL脉冲信号即sin_TTL信号、cos_TTL信号。
在步骤S140处，通过ADC单元，对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号。所述正余弦数字信号，具体是ADC_sin信号和ADC_cos信号。
在步骤S150处，通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
本发明的方案提出一种新型的正余弦编码器解码电路，涉及伺服驱动器、变频器等电机控制领域，具体是提供一种正余弦编码器解码电路的抗干扰设计方案，通过在正余弦编码器解码电路中增加交错触发电路，利用交错触发电路，对方波信号的形成采用正余弦信号交错触发的方式，即对方波信号的形成采用 sin信号与cos信号交错触发的方式，通过硬件电路对信号的处理，使方波信号在最稳定的时刻输出，从而消除了信号抖动和尖峰干扰对脉冲计数的影响，提高了解码电路的抗扰性。这样，通过在正余弦编码器解码电路中增加交错触发电路，保证方波信号在最稳定的时刻输出，消除了信号抖动和尖峰干扰对方波信号的影响，提高了正余弦编码器解码电路的抗干扰能力，保证编码器粗码计数的准确性，提高了伺服驱动器的控制精度。其中，信号抖动，是指输入信号存在抖动会造成方波信号错误。
在一些实施方式中，步骤S150中，通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息的具体过程，参见以下示例性说明。
下面结合图7所示本发明的方法中确定电机的转子位置信息的一实施例流程示意图，进一步说明步骤S150中确定电机的转子位置信息的具体过程，包括：步骤S210至步骤S230。
步骤S210，通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，即编码器粗码信息。
步骤S220，通过细分算法模块，对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息，即编码器精码信号。
步骤S230，通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息。所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
参见图3所示的例子，MCU，包括：QEP电路(正交编码脉冲电路)、电机角速度或角位置确定模块、细分算法模块。在MCU中，QEP电路基于交错触发电路的输出信号进行处理后，输出至电机角速度或角位置确定模块的第一输入端。在MCU中，细分算法模块基于ADC芯片的输出信号进行处理后，输出至电机角速度或角位置确定模块的第二输入端。电机角速度或角位置确定模块的输出端，能够输出电机角速度或角位置。
如图3所示的正余弦编码器解码电路，ADC_sin和ADC_cos经细分算法模块采用细分算法后，得到编码器精码信号。用MCU的QEP电路对sin_TTL 信号、cos_TTL信号的边沿进行计数，得到编码器粗码信息。最后，将编码器粗码信息和编码器精插补信息(即编码器精码信号)加在一起，就得出了准确的电机角速度、角位置等信息。
在一些实施方式中，步骤S210中通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，得到所述正余弦编码器的粗码信息。
具体地，参见图4所示的例子，由于D触发器U4、D触发器U8的交错触发，造成方波信号sin_TTL和方波信号cos_TTL的输出相对于正余弦信号 sin1和cos1滞后，因此需要在脉冲计数时补偿一个脉冲数，如增加一个固定脉冲数，如计数加1。
在所述交错触发单元中的第一信号生成模块由第三反相模块、第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第四反相模块、第二RC模块、第二异或模块和第二反相模块构成的情况下，不需要补偿设定脉冲，而是直接对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息。
参见图4所示的例子，在第一信号变换模块还包括第三反相模块、第二信号变换模块还包括第四反相模块的情况下，将反相器(如反相器U3、反相器 U4)的输出信号作为D触发器(如D触发器U4、D触发器U8)D端口的输入信号，方波信号sin_TTL和方波信号cos_TTL方波的输出相对于正余弦信号 sin1和cos1不存在滞后的现象，不需要再进行软件的脉冲补偿。
在一些实施方式中，步骤S230中通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
参见图4所示的例子，RC造成的滞后修正方法如增加一个固定角速度或角位置，与图1所示的例子中滞回比较器的修正方法一致。
图5为本发明的正余弦编码器解码电路的一实施例的具体波形示意图。如图5所示，正余弦编码器输出的差分信号经差分运放电路差分滤波和放大后得到的sin1信号和cos1信号两者相差90度，是经差分运放调理后的信号。sin2 信号是sin1信号经过比较器U1输出的方波信号，sin3信号是sin2信号在跳变沿时产生的脉冲信号，sin_TTL信号是在cos3信号上升沿触发输出的sin2信号。 cos2信号是cos1信号经过比较器U5输出的方波信号，cos3信号是cos2信号在跳变沿时产生的脉冲信号，cos_TTL信号是在sin3信号上升沿触发输出的 cos2信号。
从图5所示的波形图可以看出，sin_TTL信号和cos_TTL信号的方波条边沿，都产生在sin1信号、cos1信号最稳定的区域，即sin1信号、cos1信号的波峰或者波谷处，所以该方法可以提高正余弦编码器解码电路的抗干扰能力，能够消除信号抖动和尖峰干扰对脉冲计数的影响，从而提高编码器的位置信息的准确性、提升了伺服驱动器的控制精度。这样，通过硬件电路消除干扰信号的影响，从而保证编码器粗码计数的准确性，增强了伺服驱动器的可靠性，提高了伺服驱动器的控制精度。
由于本实施例的方法所实现的处理及功能基本相应于前述电机的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
采用本实施例的技术方案，通过在正余弦编码器解码电路中增加交错触发电路，在利用差分运放电路对正余弦编码器输出的差分信号进行差分放大后，利用该交错触发电路对差分放大后的一路信号进行采用正余弦信号交错触发的方式生成方波信号，能够保证该方波信号在最稳定的时刻输出，以消除干扰对方波信号的影响，能够消除信号抖动和尖峰干扰对脉冲计数的影响，提高解码电路的抗扰性。
综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (12)

1.一种正余弦编码器的解码装置，其特征在于，包括：差分运放单元、交错触发单元、ADC单元和控制单元；其中，
所述正余弦编码器，被配置为对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号；
所述差分运放单元，被配置为对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号；所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号；
所述交错触发单元，被配置为对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号；
所述ADC单元，被配置为对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号；
所述控制单元，被配置为根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
2.根据权利要求1所述的正余弦编码器的解码装置，其特征在于，所述交错触发单元，包括：第一信号生成模块和第二信号生成模块，第一信号变换模块、第二信号变换模块，以及第一信号触发模块和第二信号触发模块；其中，
所述交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号，包括：
所述第一信号生成模块，被配置为基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号；
所述第一信号变换模块，被配置为基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；
所述第二信号生成模块，被配置为基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号；
所述第二信号变换模块，被配置为基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号；
所述第一信号触发模块，被配置为在所述第二脉冲信号的上升沿进行D触发，输出所述第一方波信号，得到第一TTL信号，记为第一触发方波信号；所述第一触发方波信号，作为所述正余弦方波信号中的正弦方波信号；
所述第二信号触发模块，被配置为在所述第一脉冲信号的上升沿进行D触发，输出所述第二方波信号，得到第二TTL信号，记为第二触发方波信号；所述第二触发方波信号，作为所述正余弦方波信号中的余弦方波信号。
3.根据权利要求2所述的正余弦编码器的解码装置，其特征在于，其中，
所述第一信号生成模块，包括：第一比较器；
所述第一信号生成模块，基于所述第一路正余弦模拟信号中的正弦信号，生成第一方波信号，包括：
所述第一比较器，被配置为基于所述第一路正余弦模拟信号中的正弦信号、以及预设的第一基准信号进行比较，得到第一比较结果，将所述第一比较结果记为第一方波信号；
所述第二信号生成模块，包括：第二比较器；
所述第二信号生成模块，基于所述第一路正余弦模拟信号中的余弦信号，生成第二方波信号，包括：
所述第二比较器，被配置为基于所述第一路正余弦模拟信号中的余弦信号、以及预设的第二基准信号进行比较，得到第二比较结果，将所述第二比较结果记为第二方波信号。
4.根据权利要求2所述的正余弦编码器的解码装置，其特征在于，其中，
所述第一信号变换模块，包括：第一RC模块、第一异或模块和第一反相模块；
所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，包括：
所述第一RC模块，被配置为基于所述第一方波信号，产生一个具有设定宽度的脉冲信号；
所述第一异或模块，被配置为基于所述第一方波信号、以及所述第一RC模块产生的脉冲信号进行异或处理，得到第一异或处理结果；
所述第一反相模块，被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；
所述第二信号变换模块，包括：第二RC模块、第二异或模块和第二反相模块；
所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，包括：
所述第二RC模块，被配置为基于所述第二方波信号，产生一个具有设定宽度的脉冲信号；
所述第二异或模块，被配置为基于所述第二方波信号、以及所述第二RC模块产生的脉冲信号进行异或处理，得到第二异或处理结果；
所述第二反相模块，被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
5.根据权利要求4所述的正余弦编码器的解码装置，其特征在于，其中，
所述第一信号变换模块，还包括：第三反相模块；
所述第一信号变换模块，基于所述第一方波信号进行信号变换，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号，还包括：
所述第三反相模块，被配置为对所述第一方波信号进行反相处理，得到第一反相方波信号；
所述第一RC模块，还被配置为基于所述第一反相方波信号，产生一个具有设定宽度的脉冲信号；
所述第一异或模块，还被配置为基于所述第一反相方波信号、以及所述第一RC模块产生的脉冲信号进行异或处理，得到第一异或处理结果；
所述第一反相模块，还被配置为对所述第一异或处理结果进行反相处理，得到所述第一方波信号在跳变沿产生的脉冲信号，记为第一脉冲信号；
所述第二信号变换模块，还包括：第四反相模块；
所述第二信号变换模块，基于所述第二方波信号进行信号变换，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号，还包括：
所述第四反相模块，被配置为对所述第二方波信号进行反相处理，得到第二反相方波信号；
所述第二RC模块，还被配置为基于所述第二反相方波信号，产生一个具有设定宽度的脉冲信号；
所述第二异或模块，还被配置为基于所述第二反相方波信号、以及所述第二RC模块产生的脉冲信号进行异或处理，得到第二异或处理结果；
所述第二反相模块，还被配置为对所述第二异或处理结果进行反相处理，得到所述第二方波信号在跳变沿产生的脉冲信号，记为第二脉冲信号。
6.根据权利要求2所述的正余弦编码器的解码装置，其特征在于，其中，
所述第一信号触发模块，包括：第一D触发器；
所述第二信号触发模块，包括：第二D触发器。
7.根据权利要求1至6中任一项所述的正余弦编码器的解码装置，其特征在于，所述控制单元，包括：QEP模块、细分算法模块和参数确定模块；
所述控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息，包括：
所述QEP模块，被配置为对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息；
所述细分算法模块，被配置为对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息；
所述参数确定模块，被配置为将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息；所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
8.根据权利要求7所述的正余弦编码器的解码装置，其特征在于，其中，
所述QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：
在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，得到所述正余弦编码器的粗码信息；
所述参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：
将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
9.一种驱动设备，其特征在于，包括：如权利要求1至8中任一项所述的正余弦编码器的解码装置。
10.一种如权利要求9所述的驱动设备的参数确定方法，其特征在于，包括：
通过正余弦编码器，对电机的转子位置信息进行检测，输出正余弦差分信号；所述正余弦差分信号，包括：正弦差分信号和余弦差分信号；
通过差分运放单元，对所述正余弦编码器输出的正余弦差分信号进行差分运放处理，得到正余弦模拟信号；所述正余弦模拟信号被分为两路，即第一路正余弦模拟信号和第二路正余弦模拟信号；
通过交错触发单元，对所述第一路正余弦模拟信号中的正弦信号和余弦信号进行交错触发，得到正余弦方波信号；
通过ADC单元，对所述第二路正余弦模拟信号进行模数转换处理，得到正余弦数字信号；
通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息。
11.根据权利要求10所述的驱动设备的参数确定方法，其特征在于，通过控制单元，根据所述正余弦方波信号和所述正余弦数字信号，确定所述电机的转子位置信息，包括：
通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息；
通过细分算法模块，对所述正余弦数字信号进行细分计算，得到所述正余弦编码器的细码信息；
通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息；所述电机的转子位置信息，包括：所述电机的角速度、所述电机的角位置中的至少之一。
12.根据权利要求11所述的驱动设备的参数确定方法，其特征在于，其中，
通过QEP模块，对所述正余弦方波信号的边沿进行计数，得到所述正余弦编码器的粗码信息，包括：
在所述交错触发单元中的第一信号生成模块由第一RC模块、第一异或模块和第一反相模块构成、且所述交错触发单元中的第二信号生成模块由第二RC模块、第二异或模块和第二反相模块构成的情况下，对所述正余弦方波信号的边沿进行计数，并补偿设定脉冲数，得到所述正余弦编码器的粗码信息；
通过参数确定模块，将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，通过细分算法进行计算，得到所述电机的转子位置信息，包括：
将所述正余弦编码器的粗码信息、以及所述正余弦编码器的细码信息相结合，对所述细分算法进行修正处理，并通过修正后的所述细分算法进行计算，得到所述电机的转子位置信息。
CN202210296404.4A 2022-03-24 2022-03-24 正余弦编码器的解码装置、驱动设备及其参数确定方法 Pending CN114679100A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210296404.4A CN114679100A (zh) 2022-03-24 2022-03-24 正余弦编码器的解码装置、驱动设备及其参数确定方法
PCT/CN2022/126143 WO2023179004A1 (zh) 2022-03-24 2022-10-19 正余弦编码器的解码装置、驱动设备及其参数确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210296404.4A CN114679100A (zh) 2022-03-24 2022-03-24 正余弦编码器的解码装置、驱动设备及其参数确定方法

Publications (1)

Publication Number Publication Date
CN114679100A true CN114679100A (zh) 2022-06-28

Family

ID=82073421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210296404.4A Pending CN114679100A (zh) 2022-03-24 2022-03-24 正余弦编码器的解码装置、驱动设备及其参数确定方法

Country Status (2)

Country Link
CN (1) CN114679100A (zh)
WO (1) WO2023179004A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023179004A1 (zh) * 2022-03-24 2023-09-28 珠海格力电器股份有限公司 正余弦编码器的解码装置、驱动设备及其参数确定方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202041221U (zh) * 2011-03-02 2011-11-16 西安交通大学 一种正余弦编码器细分装置
US11187558B2 (en) * 2019-07-18 2021-11-30 e1ectr0n, Inc. Incremental encoder position interpolation
CN113916267A (zh) * 2021-09-13 2022-01-11 浙江西子富沃德电机有限公司 正余弦信号处理方法、装置、系统和正余弦编码器
CN113949225B (zh) * 2021-10-15 2022-10-25 深圳市海浦蒙特科技有限公司 一种正余弦编码器的信号处理装置
CN114679100A (zh) * 2022-03-24 2022-06-28 珠海格力电器股份有限公司 正余弦编码器的解码装置、驱动设备及其参数确定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023179004A1 (zh) * 2022-03-24 2023-09-28 珠海格力电器股份有限公司 正余弦编码器的解码装置、驱动设备及其参数确定方法

Also Published As

Publication number Publication date
WO2023179004A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
US8466672B2 (en) Method of processing encoder signals
US5095264A (en) Frequency counter and method of counting frequency of a signal to minimize effects of duty cycle modulation
CN107588793B (zh) 基于离散正余弦变换的磁性角度传感器校准方法
CN114679100A (zh) 正余弦编码器的解码装置、驱动设备及其参数确定方法
US7015832B2 (en) Pulse width modulation based digital incremental encoder
CN112985325B (zh) 正余弦编码器的位置解码方法、装置及计算机可读介质
US10024688B2 (en) Angle detection device and angle detection method
WO2018190019A1 (ja) 位置検出装置及び位置検出方法
US3990062A (en) Resolver to digital converter
US6963820B2 (en) Analog encoder method for determining distance moved
CN102933970B (zh) 包括科斯塔斯环的速度传感器
JPH07229910A (ja) パルスカウンタ回路
CN115950345A (zh) 测量数据处理器、位置测量设备和计算机实现的方法
CN114001768B (zh) 一种磁电编码器的自校准装置
CN110296722B (zh) 一种磁编码器的编码方法和磁编码器
JP2967622B2 (ja) 周波数測定回路
JP2003130686A (ja) 位置検出装置
JP2795443B2 (ja) 位置検出信号の処理方式
JPH07210249A (ja) デジタルサーボ装置
US5177770A (en) Linear scale measuring device
CN108551282A (zh) 双通道旋转变压器解算校正方法、模块及电机控制系统
SU752425A1 (ru) Преобразователь угла поворота вала в код
JPH0529045B2 (zh)
JP4029449B2 (ja) 速度検出方法
JPH1123319A (ja) 増分形エンコーダによる位置検出装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination